Experiencia N_ 7_1er Semestre 2013.pdf

LABORATORIO DE ELECTRONICA CODIGO : 11021-0-A

Todas las Coordinaciones

EXPERIENCIA N° 7 1er Semestre 2013.- PROFESOR: Héctor Lira A.

Página: 1 de 14

Titulo: Sistemas Digitales Combinacionales

Puertas Lógicas, Implementación Funciones Lógicas, sumadores, Comparadores de magnitud.

1. OBJETIVOS:

1.1. Verificar, en base a la tabla de verdad eléctrica, la tabla de verdad lógica para las compuertas lógicas básicas: AND, OR. NOT, NAND, NOR, OR-EXCLUSIVO.

1.2. Implementar circuitos combinacionales a partir de su expresión lógica. 1.3. Resolver problemas básicos usando circuitos lógicos combinacionales. 1.4. Armar y probar circuitos sumadores. 1.5. Armar y probar Comparador de magnitud de 4 bits

2. INFORMACION PREVIA:

2.1. En Anexo 1 se indican los elementos que componen la “MAQUETA DIGITAL”,

“ElettronicaVenetta, Mod. E18/EV” y el diagrama frontal de ésta. La “MAQUETA DIGITAL” cuenta, además de lo indicado en el listado de componentes, con interruptores “1” y “0” lógico (+5V y 0V), para aplicar a la entrada, pulsadores con eliminador de rebote “1” y “0” lógico (+5V y 0V) y LED indicadores de 1 lógico (encendido) y 0 lógico (apagado) para conectar en salidas. Además set de cables para realizar las conexiones que el usuario requiera. (Ver Anexo 1).

2.2. En Anexo 2 se encuentran las tablas básicas de funciones Lógicas. En base a lo anterior el alumno tendrá las opciones para realizar los diagramas lógicos que se solicitan en esta experiencia. PUERTAS LOGICAS BASICAS de la Maqueta DIGITAL

QUAD 2-INPUT AND GATE

AND SN54/74LS08

QUAD 2-INPUT OR GATE OR 74LS32

QUAD 2-INPUT NAND GATE NAND SN54/74LS00




Página: 2 de 14

QUAD 2-INPUT NOR GATE

NOR SN54/74LS02

HEX INVERTER NOT o INVERSOR SN54/74LS04

XOR 74LS86

2.3. El alumno deberá conocer el funcionamiento teórico de las compuertas lógicas y traer las tablas lógicas y diagramas correspondientes para el trabajo en laboratorio.

2.4. SUMADOR de 1 bit, con puertas lógicas DE LA MAQUETA más otros componentes.

a.- SUMADOR COMPLETO de 1 bit

SUMADOR COMPLETO DE 1 BIT (Suma de 2 números x,y de 1 bit c/u)

TABLA DE VERDAD

acarreo anterior

Nuevo acarreo

Cn x + y = z Cn+1

0 0 + 0 = 0 0

0 0 + 1 = 1 0

0 1 + 0 = 1 0

0 1 + 1 = 0 1

1 0 + 0 = 1 0

1 0 + 1 = 0 1

1 1 + 0 = 0 1

1 1 1 = 1 1

z = x y cn+ +

MAPA DE KARNAUGH

1

1 1

1

Cnx y

0 1

0 0

0 1

1 1

1 0

= Cn+1 = xy + ycn + xcn




Página: 3 de 14

2.5. SUMADOR 4 bits, con C.I. 74LS83.

4-BIT BINARY FULL ADDER WITH FAST CARRY

1/4

74LS08

1/4

74LS08

1/4

74LS08

1/4 de 74LS32

1

2

3

4

56

Cn+1

Z

X

Y

1

23

4

Cn5

6

1/4 de74LS86

2

13

4

5

9

10

6

8

XOR

XOR

ANDOR

SUMADOR COMPLETO DE 2 BIT

ENTRADAS

SALIDAS1/4 de74LS86

1/4 de 74LS32

Diagrama lógico del sumador de 1 bit




Página: 4 de 14

2.6. COMPARADOR DE MAGNITUD de 4 bits 74LS85

4-BIT MAGNITUDE COMPARATOR

TABLA DE VERDAD

3. PRE INFORME

Usar solamente los elementos (puertas) disponibles en “MAQUETA DIGITAL”: NOTA: Para usar adecuadamente cada circuito integrado ver y estudiar cada hoja de datos incluida en CD que se entrega a cada alumno. Desarrollar en pre informe los siguientes puntos 3.1 a 3.7 3.1. PUERTAS LOGICAS y Otros CIRCUITOS Digitales: Datos básicos.

a.- Detallar los de rangos de niveles de voltaje para “0” lógico y “1” lógico de la serie TTL “74LSxx”, así como las corrientes máximas de entrada y salida. Se solicita tabla con valores máximos y mínimos de VIL, VIH, IIL, IIH, VOL, VOH, I0L e I0H.




Página: 5 de 14

b.- Indicar el rango de voltaje, en torno a los 5 VDC, que la lógica TTL serie 74LSxx exige para la fuente de alimentación VCC

c.- ¿Qué se entiende por FAN IN?. d.- ¿Cuánto es el FAN IN de las puertas lógicas de la maqueta ElettronicaVenetta,

Mod. E18/EV? e.- ¿Qué se entiende por FAN OUT?. f.- Usando los datos de la puerta 74LS02 determinar el FAN OUT.

3.2. PUERTAS LOGICAS:Tablas de Verdad y datos eléctricos.

Para las puertas lógicas “a” hasta “f”, que siguen, indicar las tablas lógicas traer preparadas para la experiencia las hojas con las tablas lógicas y columnas en blanco para medir los voltajes correspondientes a “0” lógico y “1” lógico.

Las puertas lógicas se implementaran en maqueta digital.

a.- AND ( C.I. 74LS08), b.- OR ( C.I. 74LS 32) c.- NAND ( C.I. 74LS00) d.- NOR ( C.I. 74LS02) e.- NOT (o INVERSOR) ( C.I. 74LS04) f.- OR EXCLUSIVO (EX0R) ( C.I. 74LS86)

3.3. Funciones lógicas básicas:

Usando solamente los elementos (puertas) disponibles en “MAQUETA DIGITAL”: que sólo de 2 entradas por cada puerta y se

dispone de 4 puertas de cada tipo como máximo.

El alumno deberá desarrollar y traer los diagramas lógicos para solucionar

las funciones lógicas que se indican más abajo. Si es factible, minimizar las funciones usando leyes de DeMorgan para obtener el diagrama lógico mínimo.

a.- F(A,B,C) = ( (A+B)C )

b.- F(A,B,C,D) =(A+D)(BC)

En los diagramas lógicos se deberá indicar las puertas lógicas y pines de éstas a usar en cada caso.

3.4. Funciones lógicas para resolver problemas básicos:

En una empresa de 4 socios cada uno de ellos tiene distinta participación de capital y por ello distinto peso para tomar decisiones:




Página: 6 de 14

Al asociarse han acordado que cualquier resolución deberá contar al menos con un 55% para ser aprobada.

El peso porcentual de cada socio en la toma de decisiones es el siguiente

Socio A = 35% Socio B = 25% Socio C = 20% Socio D = 20%. Cada socio dispone de un botón con su peso asociado en la mesa del directorio, para votar SI o NO. Usando solamente los elementos (puertas) disponibles en la “MAQUETA DIGITAL”, diseñe un circuito combinacional mínimo, que detecte e indique cuando una resolución es aprobada. INDICACIÓN: Asuma “1” cuando el socio vota SI y “0” cuando vota NO. Haga la tabla de las 16 combinaciones de A, B, C y D, asignando “1” a la función aprobación cuando la suma sea igual o superior a la mayoría requerida para aprobación. Luego lleve la función al Mapa de Karnaugh y la minimiza: Determinar la función APROBACION minimizad, esto es:

F(A,B,C,D) = ¿ ?

3.5. SUMADOR Completo de 1bit (Con puertas 74LS08, 74LS32 y 74LS86, Ver punto 2.4. de información previa

a.- Indicar porque se le llama sumador completo b.- ¿Qué función cumple el acarreo anterior? c.- ¿Qué función cumple el acarreo de salida Cn+1?

3.6. SUMADOR completo integrado (FULL ADDER) de 2 palabras digitales de 4

bits cada una. (C.I. 74LS83 más otros elementos). Ver punto 2.5. de información previa Incluir en pre informe lo siguiente:

a.- Descripción de entradas y salidas del Diagrama LOGIC SYMBOL

b.- Descripción funcional de este C.I. c.- Diagrama lógico extraído del datasheet d.- Explicar la Tabla de verdad funcional de este C.I.

3.7. Comparador de magnitud de 4 bits 74LS85. Ver punto 2.6. de información

previa

Incluir en pre informe lo siguiente: a.- Descripción de entradas y salidas del Diagrama LOGIC SYMBOL




Página: 7 de 14

b.- Descripción de las funciones que realiza este circuito integrado. c.- Diagrama lógico extraído del datasheet d.- Explicar las distintas opciones que se presentan en la TABLA DE VERDAD

funcional de este C.I..

4. DESARROLLO EXPERIMENTAL:

Usando la “MAQUETA DIGITAL” 4.1. Implementar los circuitos de punto 3.2 precedente “a” al “f” y comprobar la

tabla de verdad lógica y eléctrica (niveles de voltaje):

a.- AND ( C.I. 74LS08), b.- OR ( C.I. 74LS 32) c.- NAND ( C.I. 74LS00) d.- NOR ( C.I. 74LS02) e.- NOT (o INVERSOR) ( C.I. 74LS04) f.- OR EXCLUSIVO (EX0R) ( C.I. 74LS86)

4.2. En base a puertas lógicas Implementar cada función lógica de punto 3.3 del preinforme y comprobar su resultado.

a.- F(a,b,c) = ¿? b.- F(a,b,c,d) = ¿?

4.3. En base a puertas lógicas Implementar el diagrama lógico del preinforme para

FUNCION APROBACION del punto 3.4 y comprobarla :

F(A,B,C,D) = ¿? 4.4. Armar y probar SUMADOR Completo de 1bit (Con puertas 74LS08, 74LS32 y

74LS86, más otros elementos). Ver detalles en página 6.

4.5. Armar y probar SUMADOR completo integrado (FULL ADDER) de palabra digital de 4 bits (C.I. 74LS83 más otros elementos).

4.6. Armar y probar comparador de magnitud 74 LS85

4.7. ANALIZAR LOS RESULTADOS en indicar conclusiones parciales de cada

punto 4.1 a 4.6 del trabajo experimental. También hacer conclusiones finales sobre la experiencia INCLUIR EN INFORME Todo este análisis.




Página: 8 de 14

4. COMPONENTES e INSTRUMENTOS:

“MAQUETA DIGITAL”, “ElettronicaVenetta, Mod. E18/EV”,

Cables y conectores de la maqueta digital,

Multitester. 5. INFORME:

Entregar y analizar todos los resultados, punto por punto, del trabajo

experimental (puntos 4.1 a 4.6). Dar conclusiones particulares de cada caso probado

Analizar la experiencia en forma global y dar conclusiones generales. (punto 4.7 de trabajo experimental)

6. BIBLIOGRAFIA

7.1. Apuntes y bibliografía de asignatura “SISTEMAS DIGITALES”, del mismo nivel

que la presente asignatura de Laboratorio.

7.2. Apuntes de materias entregadas por profesor de la asignatura Laboratorio de Electrónica.

7.3. Datos de “MAQUETA DIGITAL”, “ElettronicaVenetta, Mod. E18/EV”,




Página: 9 de 14

ANEXO 1 Elementos de maqueta digital,

“ElettronicaVenetta, Mod. E18/EV”.

El módulo didáctico E18 (fig. 1) está constituido por un circuito impreso en el que están montados los circuitos lógicos digitales (TTL y CMOS) que realizan las funciones siguientes:

- 6 Inversores ................................... 74LS04 - 4 Puertas AND de 2 entradas .................... 74LS08 - 4 Puertas NAND de 2 entradas ................... 74LSOO - 4 Puertas OR de 2 entradas ..................... 74LS32 - 4 Puertas ÑOR de 2 entradas .................... 74LS02 - 4 Puertas EX-OR de 2 entradas .................. 74LS86 - 2 Interfaces TTL-CMOS y CMOS-TTL ............... MM74C906 - 4 Flip-Flop J-K ................................ 74LS76 - 1 Full Adder de 4 bit .......................... 74LS83 - 1 Shift Register a 4 bit ....................... 74LS95 - 1 Contador BCD síncrono ........................ 74LS160 - 1 Decodificador BCD y Display-Driver ........... 74LS247 - 1 Visualizador de 7 segmentos .................. HDSP5301 - 1 Sync up/down counter ......................... 74LS192 - 1 9 bit parity generator ....................... 74LS280 - 1 Monoestable .................................. 74LS221 - 1 Multiplexador ................................ 74LS153 - 1 Demultiplexador .............................. 74LS155 - 1 BCD to decimal decoder ....................... 74LS42 - 1 Encoder ...................................... 74LS147 - 1 Three state buffer ........................... 74LS125 - 1 Latch ........................................ 74LS75 - 1 Comparador de 4 bits ......................... 74LS85 - 1 Preselector de 4 bits ........................ PICO-D-137-AK-1 - 1 Generador de reloj (1 Hz, 10 KHz) ............ 74LS14 - 2 Pulsadores ................................... 4/6417 - 8 Interruptores ................................ 4/7201 - 10 Led ......................................... TIL210 - 4 Puertas NAND de dos entradas CMOS ............ CD4011 - 2 zócalos de 20 pin




Página: 10 de 14

ANEXO 1(continuación) “MAQUETA DIGITAL”, “ElettronicaVenetta, Mod. E18/EV”

FOTO PANEL FRONTAL




Página: 11 de 14

ANEXO 1(continuación) IDENTIFICACION DE CIRCUITOS EN PANEL FRONTAL




Página: 12 de 14

ANEXO 1(continuación

“MAQUETA DIGITAL”, “ElettronicaVenetta, Mod. E18/EV” Switches de “1” y “0” para entradas (I0 a I7) Pulsadores con eliminación rebote (P0 y P1)

LED indicadores Entradas o Salidas (LD0 a LD9)




Página: 13 de 14

ANEXO 2 FUNCIONES LOGICAS BASICAS




Página: 14 de 14

Experiencia N_ 7_1er Semestre 2013.pdf

Documents

Transcript of Experiencia N_ 7_1er Semestre 2013.pdf