Lectura 08 Circuitos Combinacionales
-
Upload
vicejunior -
Category
Documents
-
view
296 -
download
1
Transcript of Lectura 08 Circuitos Combinacionales
-
7/25/2019 Lectura 08 Circuitos Combinacionales
1/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
LECTURA 08
TEMA: CIRCUITOS COMBINACIONALES
CIRCUITOS DIGITALES.
Los circuitos digitales se construyen con compuertas lgicas y pueden dividirse en dos grandes
grupos:
Los circuitos combinacionales
Los circuitos secuenciales
Los circuitos combinacionales son aquellos en el que el valor instantneo de sus salidas,depende de los valores instantneos de sus entradas. Por ello sus salidas pueden serexpresadas mediante funciones booleana y pueden representarse mediante tablas deverdad.
Los circuitos secuenciales son aquellos en los que los estados de las salidas adems dedepender de los estados de sus entradas, tambin dependen del valor anterior de sussalidas. Por ese motivo para poder representar su funcionamiento estos circuitosadems de utilizar funciones booleana y tablas de verdad tambin requieren dediagramas de tiempos.
CIRCUITOS COMBINACIONALES
Los circuitos combinacionales comprenden una amplia variedad de tipos de circuitos que realizan
funciones distintas como el clculo aritmtico, operaciones lgicas, la seleccin de datos, y la
conversin de cdigos entre otras tareas.
Se les llama circuitos combinacionales por que los estados de sus salidas dependen de la
combinacin de estados instantneos que tienen sus entradas. Y en los circuitos
combinacionales no se toma en cuenta el tiempo o el estado anterior de la salida (como se hace
en los circuitos secuenciales).
-
7/25/2019 Lectura 08 Circuitos Combinacionales
2/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
COMPARADORES
Los comparadores tienen la funcin de comparar las magnitudes de las cantidades binarias para
determinar su relacin (A = B, A > B, A < B). En su funcin ms sencilla un comparador
determina si dos nmeros son iguales. Son circuitos muy utilizados en los computadores y en la
ingeniera electrnica digital.
Existen comparadores de 1 bit, de 4 bits y de 8 bits. Adems existen comparadores que disponen
de entradas para resultados de comparadores previos, de modo que se puedan conectar en
cascada y hacer por consecuencia comparacin de nmeros de ms bits.
Tabla 01. Tabla de verdad y smbolo de un comparador de dos variables de 1 bit.
En la tabla anterior se observa los estados de las variables de entrada y los correspondientes
estados de salidas para un comparador de 1 bit. Al lado derecho se observa el smbolo del
comparador de 1 bit.
De la tabla de vedad se puede hallar las funciones booleana de cada una de las salidas del
comparador y a partir de estas funciones el circuito digital interno de este comparador, tal como
se ve en la siguiente figura.
_
F(AB)= A . B
-
7/25/2019 Lectura 08 Circuitos Combinacionales
3/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Figura 01 Circuito digital para un comparador de 1 bit
Existe en la familia TTL un circuito integrado comparador de nmeros de 4bits, este integrado es
el 7485. Es un comparador que tiene adems de las entradas de los nmeros A y B entradas de
comparacin previa, por lo cual se puede conectar en cascada para formar circuitos capaces de
comparar nmeros de ms de 4 bits.
Tabla 02. Tabla de verdad del comparador de 4 bits 7485
Figura 02. Smbolo del comparador de 4bits 7485
-
7/25/2019 Lectura 08 Circuitos Combinacionales
4/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Figura 03. Circuito comparador de 8 bits con comparadores 7485
SUMADORES
El sumador digital es un circuito combinacional que realiza la operacin aritmtica de sumar dos
o ms datos. La operacin suma es la base de las unidades de cmputo en un sistema de
procesamiento digital debido a que las operaciones de resta, multiplicacin y divisin pueden
crearse a partir de sta. Por ejemplo, la resta de dos nmeros binarios se puede expresar comola suma del minuendo ms el complemento a dos del sustrayendo; por otra parte el producto y
la divisin de dos nmeros se obtienen realizando operaciones recursivas de sumas y restas
respectivamente.
Debemos tener presente que un sumador realiza la suma aritmtica y no la suma booleana por
lo cual un sumador de 2 bits no es equivalente a la funcin OR.
La suma aritmtica binaria est basada en la suma decimal que ya conocemos:
Como vemos la suma de nmeros binarios de un bit nos puede dar un nmero binario de tres
bits. As un sumador de dos bits debera tener 2 entradas y tres salidas.
A este bit ms significativo en la salida se le conoce como el acarreo (parecido al me llevo una
de la suma decimal).
-
7/25/2019 Lectura 08 Circuitos Combinacionales
5/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Figura 04. Tabla de verdad y smbolo de un medio sumador (half adder)
A partir de la tabla de verdad de un medio sumador se puede calcular las funciones de sus salidas
_ _
F(A+B) = A . B + A . B
F(Cout) = A . B
Figura 05. Circuito digital de un medio sumador
En la figura 04 se observa la salida de la suma A+B y el acarreo de salida Cout, se le conoce
tambin como media suma (HA).
Cout, indica el acarreo de salida (carry out). Esta salida se puede usar para conectar en cascada
distintos sumadores, de manera que podamos sumar palabras de ms de un bit. Para ello
necesitamos que el circuito disponga de una entrada extra por donde podamos informarle de la
suma de los bits anteriores. A este dispositivo se le denomina sumador completo (Full Adder)
Tabla 03. Tabla de verdad y smbolo de un sumador completo de un bit Full Adder
La figura 06 muestra un sumador serie para nmeros de tres bits realizado con bloquessumadores completos de un bit.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
6/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Co es la entrada de acarreo anterior y C3 es la salida de acarreo de la suma.
Figura 06. Sumador de nmeros de 3 bits formado por sumadores de 1 bit en serie
Existen circuitos integrados sumadores de la familia TTL que pueden sumar dos nmeros
binarios de cuatro bits cada uno; a su vez, cada chip puede ser acoplado a travs de los acarreos
de entrada y salida para realizar expansin de los bits del circuito sumador.
Los circuitos integrados 7483 y 74283 son equivalentes y realizan sta operacin aritmtica de
cuatro bits.
Los sumandos son: A3 A2 A1 A0, B3 B2 B1 B0 y el acarreo de entrada Co que es el bit menos
significativo; la salida del chip se obtiene en S3 S2 S1 S0 adems del bit ms significativo de la
suma llamado acarreo de salida C4.
Figura 07 Sumador completo de 4 bits 7483
Figura 08. Sumador de nmeros de 12 bits formado por tres sumadores de 4 bits en cascada.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
7/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
DECODIFICADORES.
Son circuitos integrados digitales combinacionales que poseen n lneas de entrada y, a lo sumo,
2 lneas de salida, adems de poseer una o ms lneas de entrada para la habilitacin del
bloque; las cuales puede desactivar todas las lneas de salida.
La caracterstica fundamental de este circuito es que solamente activa una lnea de salida, por
cada combinacin binaria en las lneas de entrada. Tambin pueden ser especificados
atendiendo a la relacin: n a m; donde m es la cantidad de salidas.
Por ejemplo un decodificador de 2 a 4 lneas tendra las siguientes funciones para suscorrespondientes salidas.
__ __
Oo = E . A2 . A1
__
O1 = E . A2 . A1
__
O2 = E . A2 . A1
O2 = E . A1 . A2
Tabla 04. Tabla de verdad y circuito digital de un decodificador de 2 a 4
-
7/25/2019 Lectura 08 Circuitos Combinacionales
8/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
En la tabla 04 se puede observar la tabla de verdad y el circuito digital de un decodificador de 2
a 4 lneas con su habilitador E. Cuando la lnea de habilitacin E (Enable) se encuentra en nivel
lgico uno se activar solamente una salida (O3, O2, O1, O0) y esta corresponder a la
combinacin en binario que tengan las lneas de entrada (A1, A0). Si la habilitacin E pasa a unnivel bajo, todas las salidas se pondrn a cero lgico (se desactivan) sin importar el valor de las
entradas.
Tabla 05. Tabla de verdad para un decodificador de 3 a 8 lneas
Figura 09. Circuito digital de un decodificador de 3 a 8 lneas
-
7/25/2019 Lectura 08 Circuitos Combinacionales
9/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Los decodificadores se consiguen en el mercado en circuitos integrados con tecnologa TTL y
CMOS. A continuacin se nombran algunos.
Tabla 06. Caractersticas de algunos de los decodificadores disponibles comercialmente.
Figura 10. Smbolo de algunos decodificadores TTL
En la figura 10 se puede observar que algunos de los terminales de salida y de entradas aparece
un crculo representado que la seal se niega al ingresar o al salir, por lo cual su funcionamiento
se dar en el nivel lgico opuesto. Por ejemplo el decodificador 74139 de la figura su habilitacin
se hace realmente con un nivel lgico 0, por lo tanto si colocamos un 1 en la entrada de
habilitacin el decodificador queda inhabilitado.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
10/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
CODIFICADORES
Son circuitos que convierten una informacin no codificada, como puede ser un nmero decimal,
en una informacin codificada, como puede ser un nmero binario.
Un codificador de decimal a binario tiene 2entradas y n salidas.
Por lo tanto son circuitos lgicos combinacionales que, esencialmente, realizan la funcin
inversadel decodificador.
Estructura:
- m entradas de datos- n salidas de datos
Un codificador se indica entonces como de m a n lneas
Por ejemplo un codificador de 8 a 3 tiene 8 lneas de entrada en las que cualquiera de ellas
(solamente una) se pondr a 1 en un determinado momento y en su salida se presentar un
cdigo BCD que representa el valor binario de la entrada activa.
Tabla 07. Tabla de verdad y circuito codificador de 8 a 3.
Un codificador de decimal a binario comercial es el TTL 74148. Posee ocho entradas activas en
baja, y tres salidas activas en baja. Adems, tiene una entrada de habilitacin.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
11/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Tabla 08. Tabla de verdad y smbolo del decodificador 74138
MULTIPLEXORES
Es un circuito combinacional que selecciona una lnea de entrada de datos y la coloca en la
salida, Posee 2lneas de entrada de datos y n lneas de seleccin. Cada lnea de entrada es
conmutada hacia la salida por intermedio de las lneas de seleccin, formando stas ltimas una
combinacin binaria que determinarn cual lnea de entrada (In), equivalente en decimal, le
corresponder colocarse en la salida (F) del multiplexor (MUX).
El multiplexor bsico posee varias lneas de entrada de datos y una nica lnea de salida.
Tambin posee entradas de seleccin de datos, que permite realizar la transmisin de datosdesde una entrada seleccionable hacia una salida nica. Tambin se denomina Selector de
Datos
Figura 11. Smbolo general de un multiplexor de 2entradas a 1 salida.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
12/15
-
7/25/2019 Lectura 08 Circuitos Combinacionales
13/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Multiplexores para seleccionar palabras. Ejemplo: Multiplexor cudruple de dos lneas a 1.
Figura 13. Circuito selector de dos nmeros de cuatro bits a una nica salida de 4 bits
Un multiplexor comercial cudruple de 2 lneas a 1 es el 74157.
-
7/25/2019 Lectura 08 Circuitos Combinacionales
14/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
DEMULTIPLEXOR
Un demultiplexor toma datos de 1 lnea y los distribuye a un determinado nmero de lneas de
salida. Por ello, se denomina tambin distribuidor de datos.
Un demultiplexor (DMUX) es un circuito que permite dirigir la informacin proveniente de una
nica lnea a distintos canales.
Denominacin: DEMUX de 1 a m, con m=nmero de canales (2) y n el nmero de bits del
selector.
Propsito: transfiere el valor presente en la entrada E al canal de salida indicado por las lneas
de seleccin (realiza la funcin inversa a la del multiplexor)
Figura 14. Circuito elctrico equivalente de un demultiplexor como distribuidor
Un multiplexor con dos bits en su bus de seleccin, permitir entonces hacer que una nica
entrada I puede salir por cualquiera de sus cuatro salidas.
Tabla 10. Tabla de verdad y circuito digital de un Demultiplexor de 1 a 4
-
7/25/2019 Lectura 08 Circuitos Combinacionales
15/15
Escuela de Ingeniera Mecatrnica
_____________________________________________________________________________
Electrnica Digital 2015- I Ing. Luis Vargas Daz
Un demultiplexor comercial TTL de 1 a 8 es el 74138.
Figura 15. Smbolo del demultiplexor 74138
Utilidad de los multiplexores y demultiplexores.
Una de sus aplicaciones puede ser la optimizacin de uso de recursos como los canales de
comunicacin, permiten que varias fuentes de informacin puedan hacer uso de un mismo canal
para ser transmitidas, es decir hacen una multiplexacin en el tiempo.
Figura 16. Esquema de un sistema para la transferencia de datos de tres fuentes distintas a
travs de un mismo medio utilizando multiplexores y demultiplexores.