Circuitos Digitales Combinacionales

SERVICIO NACIONAL DE ADIESTRAMIENTO EN TRABAJO INDUSTRIAL

FASCCULO DE APRENDIZAJE

Tcnico de Nivel Medio

CIRCUITOS DIGITALES CONBINACIONALES

PROGRAMA:

TECNICOS INDUSTRIALES Curso Electrnica Industrial

DOCUMENTO APROBADO POR EL GERENTE TCNICO DEL SENATI

N de Pgina134 Firma .. Nombre: Jorge Saavedra Gamn Fecha: 04.09.14.

MATERIAL DIDCTICO ESCRITO

FAMILIA OCUPACIONAL ELECTROTECNIA ESPECIALIDAD ELECTRNICA INDUSTRIAL NIVEL TCNICO MEDIO Con la finalidad de facilitar el aprendizaje en el desarrollo de la formacin y capacitacin en la especialidad de ELECTRNICA INDUSTRIAL a nivel nacional y dejando la posibilidad de un mejoramiento y actualizacin permanente, se autoriza la APLICACIN Y DIFUSIN de material didctico escrito referido a CIRCUITOS DIGITALES COMBINACIONALES. Los Directores Zonales y Jefes de Unidades Operativas son los responsables de su difusin y aplicacin oportuna. Registro de derecho de autor:

AUTORIZACIN Y DIFUSIN

No ORDEN DE EJECUCIN HERRAMIENTAS / INSTRUMENTOS 01

Comprobar el funcionamiento de las puertas lgicas.

Protoboard. Alicate de punta redonda. Fuente DC. Multmetro digital. Punta Lgica

PZA CANT DENOMINACIN NORMA / DIMENSIONES MATERIAL OBSERVACIONES

RECONOCIMIENTO DE PUERTAS LGICAS HT REF. HT - 01 Tiempo: 15 Horas HOJA 1/1 ELECTRNICA INDUSTRIAL Escala: 2003

VCC= 5V

SAB

D3D2

2,2K

12

330R

12330R x 2

12

D1

SW DIP-2

12

43

122,2K

12

74LS86

1

23

LISTA DE MATERIALES

ITEM UNID.DE MEDIDA CANTIDAD DESCRIPCIN CDIGO

01 02 03 04 05 06 07 08

09 10 11 12 13

Pieza Pieza Pieza Pieza Pieza Pieza Pieza Pieza

Pieza Pieza Pieza Pieza

Metros

01 01 01 01 01 01 01 01

01 04 04 04 01

CI. Puertas lgicas AND CI. Puertas lgicas OR CI. Puertas lgicas NOT CI. Puertas lgicas NAND CI. Puertas lgicas NOR CI. Puertas lgicas XOR CI. Puertas lgicas XNOR CI. Puertas lgicas NAND Colector abierto Dip switch de 4 bits Resistores de 2,2K W Resistores de 330 - W Diodos LED Cable telefnico.

74LS08 74LS32 74LS04 74LS00 74LS02 74LS86 74LS266

74LS01

- - - - -

CIRCUITOS DIGITALES COMBINACIONALES

ELECTRNICA INDUSTRIAL REF HT 01 HCT 1 / 14 HOJAS

PUERTAS LGICAS INTRODUCCIN Las puertas lgicas o compuertas lgicas, son elementos decisorios que reciben un determinado nmero de seales de entrada y proporcionan una seal de salida que depende de las condiciones de entrada y que puede asumir solamente dos estados lgicos diferenciados; 1 lgico que significa presencia de un nivel de tensin determinado y 0 lgico que implica un nivel de tensin cero ( lgica positiva ), o 1 lgico que significa nivel de tensin cero y 0 lgico que implica la presencia de un nivel de tensin determinado (lgica negativa). Las puertas lgicas constituyen los dispositivos lgicos elementales cuyo funcionamiento nos permite comprender circuitos lgicos ms complejos, por tanto es necesario entender a plenitud el funcionamiento de cada una de ellas. Debido al uso de slo dos estados 1 y 0 se dice que la lgica digital es binaria por naturaleza, es por ello necesario tambin comprender los sistemas de numeracin utilizados en la electrnica digital como son el binario y el hexadecimal. 1. SISTEMAS DE NUMERACIN 1.1 Sistema binario: Est basado en la utilizacin exclusiva de dos nmeros el 0 y el 1 para expresar cualquier magnitud. El sistema binario es compatible con los dispositivos utilizados en electrnica digital puesto que todos los dispositivos utilizados trabajan con dos estados lgicos 1 y 0 asimilables al 1 y 0 binarios. Por ejemplo el nmero 110012 = 2510, lo cual se puede obtener de la forma siguiente: 110012 = 1x24 + 1x23 + 0x22 + 0x21 + 1x20 = 16 + 8 + 0 + 0 + 1 = 25. En la siguiente tabla se muestra los pesos de las sucesivas posiciones de un nmero binario cualquiera as como la forma de obtener el nmero decimal que ste representa: PESOS 64 32 16 8 4 2 1 No Binario 1 0 1 1 1 0 0 El nmero binario del cuadro representa el siguiente nmero decimal: 10111002 = 64 + 16 + 8 + 4 = 9210. Este nmero se obtiene de la suma de los pesos asociados a los dgitos 1 del nmero binario en cuestin. Ahora bien, para convertir un nmero decimal a binario se realiza divisiones sucesivas del nmero decimal entre la base binaria 2. El residuo de cada divisin se convierte en parte del nmero binario: Por ejemplo: Para convertir el nmero 50 decimal a binario se procede de la siguiente forma:



50 2 0 25 2 1 12 2 0 6 2 0 3 2 1 1 Sentido de formacin del nmero binario. Esto implica que: El nmero 5010 = 1100102 1.2 Sistema Hexadecimal: Se trata de un sistema de numeracin en base 16 que utiliza los siguientes cdigos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F. Este sistema es ampliamente utilizado simplifica notablemente la escritura de los nmeros binarios. Todos los nmeros del sistema hexadecimal se pueden expresar con cuatro dgitos o bits binarios, lo que facilita la transposicin entre estos dos sistemas. Por ejemplo el nmero 4F716 = 0100 1111 01112. DECIMAL HEXADECIMAL BINARIO

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 1 2 3 4 5 6 7 8 9 A B C D E F

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111

Representacin de nmeros en el sistema hexadecimal. Para convertir un nmero binario en hexadecimal se agrupan los dgitos de 4 en 4 de izquierda a derecha, aadiendo los ceros que sean necesarios. Por ejemplo: El nmero 01001011101112 = 0000 1001 0111 01112 = 097716. Para convertir un nmero hexadecimal en decimal se emplea el sistema de sumar el valor que representa cada dgito segn su posicin multiplicando por las diversas potencias de la base que en este caso es 16. Por ejemplo: 6E416 = 6x162 + 14x161 + 4x160 = 1536 + 224 + 64 = 182410



Para convertir un nmero decimal a hexadecimal, se efectuarn divisiones sucesivas entre 16, cuando no sea posible continuar dividiendo, se formar el nmero hexadecimal con el ltimo cociente seguido de los residuos obtenidos. Por ejemplo: 225 16 224 1 14 22510 = E116 . 1.3 Cdigo BCD: Cdigo decimal codificado en binario. Este cdigo representa los nmeros decimales del 0 al 9 utilizando 4 dgitos binarios para cada nmero decimal. Por ejemplo: El nmero 45910 = 0100 0101 1001 (BCD) Este cdigo es ampliamente utilizado en las mquinas y computadoras.

DECIMAL BCD 0 1 2 3 4 5 6 7 8 9

0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

2. PUERTAS LGICAS 2.1 Puerta AND Y: Dispositivo lgico cuyo nivel de salida representa el producto lgico de los niveles lgicos presentes en sus entradas. La salida de una puerta lgica AND es un nivel lgico 1 solamente si todas sus entradas poseen nivel lgico 1 , de lo contrario el nivel lgico de salida es 0 . El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente se muestran a continuacin:

A B BAS .= 0 0 1 1

0 1 0 1

0 0 0 1

Smbolo S

AB S

CIA

7408

1

23

A B S

Circuito Equivalente BA.= 2.2 Puerta OR O: Dispositivo lgico cuyo nivel de salida representa la suma lgica de los estados lgicos presentes en sus entradas.. La salida de una puerta lgica OR es un nivel lgico 1 si por lo menos una de sus entradas o ambas presenta nivel lgico 1, por el contrario la salida de una puerta OR es un nivel lgico 0 si todas sus entradas presentan nivel lgico 0. El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente se muestran a continuacin:



A B BAS += 0 0 1 1

0 1 0 1

0 1 1 1

Smbolo BAS += Circuito Equivalente

A

BS

AB S

CIA

7432

1

23

2.3 Puerta NOT NO: Dispositivo lgico cuyo estado de salida representa la negacin del estado lgico presente en la entrada. La salida de una puerta NOT es un nivel lgico 1 cuando su entrada presenta nivel lgico 0 y viceversa. El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente se muestran a continuacin:

A AS = 0 1

1 0

Smbolo AS = Circuito Equivalente

A

S

A SCIA

7404

1 2

2.4 Puerta NAND NO Y: Dispositivo lgico cuyo estado de salida representa la negacin de los estados lgicos de salida de una puerta AND. La salida de una puerta NAND es un 1 lgico cuando por lo menos una de sus entradas o todas presentan nivel lgico 0 , por el contrario la salida asume el estado lgico 0 cuando todas sus entradas presentan estado lgico 1. El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente se muestran a continuacin:

A B

S

A B BAS .= 0 0 1 1

0 1 0 1

1 1 1 0

Smbolo

AB S

CIA

7400

1

23

Circuito Equivalente BAS .= 2.5 Puerta NOR NO O: Dispositivo lgico cuyo estado de salida representa la negacin de los estados lgicos de salida de una puerta OR. La salida de una puerta NOR es un 0 lgico cuando por lo menos una de sus entradas o todas presentan nivel lgico 1 , por el contrario la salida asume el estado lgico 1 cuando todas sus entradas presentan estado lgico 0. El smbolo lgico, la tabla de verdad y el circuito elctrico equivalente se muestran a continuacin:

S

B

AA B BAS += 0 0 1 1

0 1 0 1

1 0 0 0

Smbolo

AB S

CIA

7400

1

23

Circuito Equivalente BAS +=Puerta XOR OR Exclusiva:

2.6 Dispositivo lgico cuyo estado de salida es un nivel lgico 1 cuando sus dos entradas presentan niveles lgicos diferentes, por el contrario



su salida asume el estado lgico 0 cuando sus dos entradas presentan estado lgicos iguales. El smbolo lgico, la tabla de verdad y el circuito lgico equivalente se muestran a continuacin:

A B S = AB0 0 0 0 1 1

1 0 1

1 1 0

Smbolo S = A

ircuito Lgico Equivalente

clusiva:

B C 2.7 Puerta XNOR NOR Ex Dispositivo lgico cuyo estado de salida representa

negacin del estado de salida de una puerta OR exclusiva. La salida de una puerta laNOR exclusiva asume el estado lgico 0 cuando sus dos entradas presentan niveles lgicos diferentes, por el contrario su salida asume el estado lgico 1 cuando sus dos entradas presentan estado lgicos iguales. El smbolo lgico, la tabla de verdad y el circuito lgico equivalente se muestran a continuacin:

A B BAS =0 0 1 0 1 0 1 1

0 1

0 1

Smbolo BA

B

CIA

A

7486

1

S2 3

S

AB

CIB

7432

4

56

CIACIC

S = Circuito Lgico Equivalente

7408

1

23

7404

CIA

7408

1

23

5 6

CIC

7404

5 6

B SA

CIA

74AHCT266

1

23

AB

CIB

7432

4

56

CIA

7408

1

23

CIA

7408

1

23

CIC

7404

5 6

CIC

7404

5 6

S



3. ALGEBRA DE BOOLE

.1 AXIOMAS PARA LA RESOLUCIN DE ECUACIONES LGICAS: 3

rimer Axioma: P El producto lgico de 1 por una funcin lgica cualquiera, es igual a la

. 1 = Afuncin. A CIA A 1

egundoS Axioma: El producto lgico de una funcin lgica cualquiera, por 0, es igual cero. . 0 = 0

aA Tercer Axioma: El producto lgico de una funcin lgica cualquiera por la misma funcin, s igual a la misma funcin. . A = A

eA Cuarto Axioma: El producto lgico de una funcin lgica cualquiera por la negacin de la

isma es igual a cero. . = 0

mA Quinto Axioma: La suma lgica de 1 mas una funcin lgica cualquiera, es igual a 1.

+ 1 = 1 A Sexto Axioma: La suma lgica de una funcin lgica cualquiera, mas 0, es igual a la

A31 27408

A0 0

CIA

7408

1

23

AA A

CIA

408

1

23

7

funcin. A + 0 = A

AA 0

CIA1

23

7408

A1 1

CIA

2

13

2

743



A0 A

CIA

432

1

23

7 Stimo Axioma: La suma lgica de una funcin lgica cualquiera, mas la misma funcin es igual a la misma funcin. A + A = A

A AA

CIA1

23

7432 Octavo Axioma: La suma lgica de una funcin lgica cualquiera, mas la negacin de la

isma funcin es igual a 1. + = 1

mA

AA 1

CIA1

23

7432 Noveno Axioma: A + B = B + A

. B = B . A

cimo Axioma:

A D

C) = (A + B) + C = (A + C) + B . C) = (A . B) C = (A . C) B

ndcimo Axioma:

A + B + C = A + (B +A . B . C = A (B U

. C A (B + C) = A .B + A Duodcimo Axioma: A + B . C = (A + B) . (A + C) Treceavo Axioma: A + A.B = A Catorceavo Axioma: A + . B = A + B

AS DE MORGAN: 3.2 TEOREM

er Teorema: 1 La inversa de la suma lgica de dos o ms variables es igual al producto e dichas variables. lgico de los inversos d

A + B = A . B

A AB B SS

P1A

7402

2P2A

7408

2

31

31



2do Teorema: La inversa de un producto lgico de dos o ms variables equivale a la uma lgica de las inversas de dichas variables. s

4. FAMILIAS LGICAS Todos los dispositivos lgicos son encapsulados en circuitos integrados, los cuales onstituyen circuitos electrnicos funcionales fabricados en un mismo proceso sobre un

HIP y dentro de una misma cpsula.

inologas y parmetros en

a

nductor con Transistores Complementarios.

itales:

csustrato comn llamado C En un principio el CI poda solamente contener una o dos puertas lgicas, en la actualidad con el avance de la tecnologa en su fabricacin, se ha conseguido que un CI pueda contener miles de puertas lgicas. Con el fin de expresar el grado de complejidad capacidad de los CI digitales se han utilizado diferentes termy

funcin de la cantidad de compuertas lgicas que puede contener un CI: SSI: Pequea Escala de Integracin, CI que contienen no ms de 12 puertas lgicas. MSI: Mediana Escala de Integracin, CI que contiene de 12 a 99 puertas lgicas. LSI y VLSI: Alta Escala de Integracin y Muy alta escala de integracin, CI que contiene decenas de miles de puertas lgicas. ULSI: Ultra alta escala de integracin, CI que contiene ms de 100 000 puertas lgicas. Todos los CI digitales a excepcin de algunos tipos LSI y VLSI como las memorias, se dividen en familias lgicas. Ahora bien todos los elementos o dispositivos que pertenecen a una familia son compatibles entre si, esto quiere decir que poseen las mismaractersticas de funcionamiento. c

Las familias lgicas ms importantes son: TTL: Logica Transistor-Transistor.

MOS: Lgica Metal-Oxido SemicoC

.1 Trminos y Parmetros de los CI Dig

IH ra un 1

imo nivel de voltaje requerido para un

S

. B = A + BA

A ABSB

P1A

7400

1

23

P2A

7432

1

23

4 Parmetros de voltaje y corriente: V (min): voltaje de entrada de nivel alto; mnimo nivel de voltaje requerido pa

lgico en una entrada. VIL(max): voltaje de entrada de nivel bajo, mx

0 lgico en una entrada. VOH(min): voltaje de salida de nivel alto, mnimo nivel de voltaje requerido para un 1

lgico en una salida. VOL(max): voltaje de salida de nivel bajo, mximo voltaje de salida requerido para un

0 lgico en una salida. IIH: corriente de entrada de nivel alto, corriente que fluye en una entrada al aplicrsele

un nivel alto.



IIL: corriente de entrada de nivel bajo, corriente que fluye en una entrada al aplicrsele un nivel bajo.

IOH: corriente de salida de nivel alto, corriente que fluye desde una salida en nivel alto en determinadas condiciones de carga.

as condiciones de carga.

Fac -out, Fan-in)

gicos que puede aceptar una entrada:

or lo general estos tiempos de retardo son distintos y dependen de las condiciones de

e ICC consumida por la fuente de alimentacin y el voltaje que suministra VCC. La otencia real es el producto de ambas cantidades. Sin embargo, en muchos CI el

n los estados lgicos de los circuitos en el encapsulado,

jos.

:

ICC(prom) =(ICCH + ICCL) / 2

o de potencia promedio ser:

PD (prom) = ICC(prom) x VCC

roducto Velocidad-Potencia: n general, es deseable que un CI tenga menores retardos en la propagacin (mayor

ia. Un medio para comparar medir el desempeo global de una familia de CI en este aspecto es el producto

define multiplicando el retardo de propagacin de una

IIH: corriente de salida de nivel bajo, corriente que fluye desde una salida en nivel bajo en determinad

tor de Carga de Salida y Entrada (Fan

Fan-out: Mximo nmero de elementos lgicos que pueden conectarse a una salida. Fan-in: Mximo nmero de elementos l

Retardos en la propagacin: TPLH: Tiempo de retardo de una puerta lgica al pasar de 0 a 1 lgico. TPHL: Tiempo de retardo de una puerta lgica al pasar de 1 a 0 lgico. Pcarga. Requerimientos de Potencia: La cantidad de potencia que necesita un CI se especifica por lo general en trminos de corrientpconsumo de corriente varia segde ah que: ICCH: Es el consumo de corriente de la fuente de alimentacin cuando los niveles lgicos del CI son altos, y ICCL: Es el consumo de corriente de la fuente de alimentacin cuando los niveles lgicos del CI son baPor lo general estos dos valores son distintos siendo necesario calcular la corriente promedio la cual es Con lo cual el consum PEvelocidad), as como bajos valores en la disipacin de potencyvelocidad-potencia, el cual se compuerta por la potencia que disipa. Por ejemplo una compuerta que tiene un retardo de propagacin de 10 ns y disipa una potencia de 10 mW, tendr un producto velocidad-potencia igual a: 10 ns x 10 mW = 100 x 10-12 W-s. lo que equivale a 100 pj (picojoules). Obviamente es deseable que un CI tenga un valor bajo de producto velocidad-potencia.



Inmunidad al Ruido:

se especifica en mV (milivoltios) o en V (voltios). odemos distinguir:

permisible en una entrada que se encuentra en nivel bajo.

Se refiere a la capacidad de un CI para tolerar voltajes de entrada ruidosos sin alterar su funcionamiento. La inmunidad al ruidoP VNL: Voltaje de ruido VNH: Voltaje de ruido permisible en una entrada que se encuentra en nivel alto. 4.2 Familia Lgica TTL: La familia de CI TTL (Lgica de Transistor a Transistor) en la actualidad es de amplia tilizacin, para su fabricacin se utilizan transistores bipolares o BJT, y comprende las iguientes series:

R)

CHOTTKY): (transistor barrera Schottky = 0,25v) DE BAJO CONSUMO DE POTENCIA).

JO CONSUMO DE POTENCIA).

cada serie TTL: GICA TTL

usSERIE 74 (TTL ESTNDASERIE 74H (TTL DE BAJO CONSUMO DE POTENCIA): (Obsoleta) SERIE 74H (TTL DE ALTA VELCIDAD): (Obsoleta) SERIE 74S (TTL SSERIE 74LS (TTL SCHOTTKYSERIE 74AS (TTL SCHOTTKY AVANZADA). SERIE 74ALS (TTL AVANZADA SCHOTTKY DE BA A continuacin se muestra una tabla comparativa de los parmetros de

FAMILIA LRangos de Voltaje de Vnominal = 5v Alimentacin ( V ) Vmin = 4,45v CC

Mmax = 5,25V Parmetros de S 74LS 74AS 74ALS voltaje 74 74L 74H 74VOH(min) V (max)

4

2,4 0,4

2,7 0,5

2,7 0,5

2,5 0,5

2,5 0,4 OL

VIH(min) VIL(max)

2,4 2,0,4 0,42,0 0,8

2,0 0,7

2,0 0,8

2,0 0,8

2,0 0,8

2,0 0,8

2,0 0,8

Parmetros de iento 7 7 74ALS funcionam 74 74L 74H 74S 4LS 4AS

Retardo de n (ns) propagaci 9 33 6 3 9,5 1,7 4

Disipacin de potencia (mW) 10 1 23 20 2 8 1

Producto velocidad-potencia (pj) 9 0 33 1 6 4,8 38 0 19 13,6

Factor de carga de salida para la misma 2serie (Fan-out)

10 20 10 20 20 40 0

Inmunidad al ruido 400 (mV) Otras caractersticas de la familia TTL:

as Flotantes, Cualquier entrada de un c onectada acta como si stuviera conectada a un nivel lgico alto, es necesario tener ello en consideracin a la

TL.

Entrad ircuito TTL no cehora de realizar circuitos con compuertas T



Entradas Interconectadas, Si dos o mas entradas TTL se interconectan, estas tendrn un Fan-out que ser la suma de los Fan-out de cada una de las entradas que intervienen en la conexin a excepcin de las compuertas NAND y AND, en estos casos el Fan-out er el mismo en estado bajo.

ido a un exceso en la corriente de salida de uno de ellos al ncontrarse stos con diferentes niveles de salida. Con el fin de poder efectuar la

mbos circuitos son equivalentes, pero para que la conexin AND alambrada se efecte in problemas, es necesario que las puertas del circuito de la derecha sean de colector

or abierto interconectadas entre si.

alidas TTLTriestado, Salida que permite tres estados de salida posibles: Alta, Baja y lta impedancia (Alta Z). El estado de alta impedancia es una condicin en la que el

l de tierra y a CC. Es decir, el terminal de salida est flotante y no presenta nivel alto ni nivel bajo.

terminal de habilitacin EN y puede ser activado en nivel alto o en nivel bajo. Por ejemplo,

D

B

CS S

S = A.B . C.D = A.B . C.D

s Salidas TTL de Colector Abierto, En CI TTL convencionales es imposible interconectar terminales de salida entre s , ello podra producir el deterioro de los circuitos que intervienen en la conexin, debeconexin AND alambrada utilizando CI TTL , stos se han diseado con salidas de colector abierto que permite la conexin de un resistor exterior que limite la corriente de salida cuando se efecta la conexin de terminales de salida entre s. A A B C D SConexin con circuitos convencionales Conexin AND alambrada Asabierto. Representacin de las salidas de colect SAterminal de salida de un CI presenta alta impedancia en relacin al terminaVLos CI triestado presentan adems de sus terminales normales, un terminal adicional cuyo estado lgico determina el funcionamiento del circuito, el cual es denominado

P1A

7400

1

23

P1B

7400

4

56

P1C

7400

9

108

P1D

7400

12

1311

P1A

7408

1

23

Puerta APuerta B

R

Vcc

12



veamos el funcionamiento del siguiente circuito inversor triestado a travs de su tabla de verdad

EN A S O X Alta Z

EN

1 1

0 1

1 0

4.3 Familia Lgica CMOS:

mplementario) en la actualidad es tambin ampliamente tilizada, para su fabricacin se utilizan transistores MOSFET canal N y P, y comprende s siguientes series:

DE ALTA VELOCIDAD): Versin que mejora a la serie 74C, ompatible en terminales y en funciones con los dispositivos TTL de la serie 74LS.

: De la serie CMOS de alta velocidad, compatible elctricamente con los

CMOS

La familia de CI CMOS (MOS Coula SERIE 4000. SERIE 74C: Compatible en terminales y en funciones con los dispositivos TTL que tienen el mismo nmero. SERIE 74HC(CMOS cSERIE 74HCTdispositivos TTL. A continuacin se muestra una tabla comparativa de algunas de las caractersticas de la series CMOS: FAMILIA LGICA

40 74C 74HC 74HCT Voltaje de Alimentacin 3 a 15v 3 a 15v 2 a 6v 2 a 6v

Niveles de Voltaje 40 74C 74HC 74HCT VOH(min)

V (max)

VDD 0

70%

VDD 0

703

4,9 0,1

4,9 0,1

v)

VOL(max) VIH(min)

IL

VDD30% VDD

% VDD0% VDD

3.5 1,0

(VDD=5v)

2,0 0,8

(VDD=5Parmetros de funcionamiento 40 74C 74H 74HCC T Disipasin de potencia (mW)

Depende de la frecuencia

Depende de la frecuenciaEsttica. A 100MHz

- 0,001 0,1

- 0,0025 0,17

Velocidad-potencia a 100 KHz 5 .4 (pj) 1 - -

Retardo de propagacin (ns) 50 8 Ms veloz Ms veloz Factor de carga Depende del retard ibleo permis en la propagacin Margen de ruido en el peor de los - - casos (V) 1,5 0,9

Otras caractersticas de la familia CMO

S

S:

A

P1A74125

3

1

2



Entradas flotantes, las entradadesconecta

s no izadas en OS nunca deben deja das, todas debes estar cone as a un nivel fijo de voltaje. Una entrada

MOS flotante, es susceptible al ruido y a cargas estticas que fcilmente podran activar

osible sobrecalentamiento.

ctor abierto de TTL. Para interconectar salidas CMOS entre es necesaria la conexin de un resistor externo.

Varios CI CMOS tienen salidas triestado, su operacin es imilar a los dispositivos triestado TTL.

. SIMBOLOGIA IEEE:

utilctad

CM rse

Clos canales MOSFET al estado conductor, produciendo mayor disipacin de potencia y p Salidas CMOS de Drenador Abierto, las salidas CMOS convencionales nunca deben interconectarse, ello producira un funcionamiento errneo del circuito. Algunos dispositivos CMOS estn disponibles con salidas de drenador abierto, que son la contra parte de los circuitos de coles Salidas CMOS Triestado, s 5 En 1984 se introdujo un nuevo conjunto de smbolos estndar ue proporcionan informacin ms til respecto al la funcin de un dispositivo digital

la que se puede distinguir las caractersticas de ncionamiento de un dispositivo digital complejo.

qdeterminado. La ventaja que representa este tipo de simbologa respecto a la simbologa tradicional es la facilidad confu A continuacin mostramos el significado de algunos de los smbolos empleados por la simbologa IEEE que ser necesario identificar a fin de familiarizarnos con esta simbologa cuya aceptacin es cada vez mayor.

A

Vcc

P1A

1 2

B

C

P1B

3 4

P1C

5 6

500R

12

Amplificador Izquierda

Amplificador Derecha

Salida Triestado

T bajo Izq.

T rminal activo en nivel bajo Izq.

S

S lida de colector abierto nivel bajo.

erminal activo en nivel

e

alida de colector abierto nivel alto.

a

Amplificador Izquierda Amplificador derecha Salida triestado Terminal activo en nivel bajo derecha

erminal activo en nivel bajo izquierda

alida de colector abierto nivel alto

alida de colector abierto nivel bajo

T S S



6. CUESTIONARIO:

.- Efectuar las siguientes conversiones: ) 105 10 a Binario ) 101101 a Decimal

al ) AF47 16 a Binario

es nmeros en cdigo BCD:

) 30134

ere los tipos de puertas lgicas estudiadas.

ere los catorce axiomas del lgebra de Boole y establezca la relacin de cada la compuerta lgica correspondiente.

oremas de Morgan respecto a las ompuertas lgicas.

tes de los CI digitales.

antes en las tecnologas TTL y CMOS.

tajas presentan specto a una salida normal tanto en la tecnologa TTL como CMOS.

triestado.

1ab 2 c) 165 10 a Hexadecimde) 011110101012 a Hexadecimal 2.- Exprese los siguienta) 467 b) 6599 c) 765 d 3.- Enum 4.- Enumaxioma con 5.- Mencione cules son las implicancias de los tec 6.- Defina los trminos y parmetros ms importan 7.- Que consideraciones es necesario tener en cuenta cuando se trata de entradas interconectadas y flot 8.- Como deben conectarse las salidas de colector abierto y que venre 9.- Explique el fundamento y aplicaciones de las compuertas 10.- Investigue el funcionamiento y aplicaciones de las compuertas Schmitt Trigger.


Armar y probar circuito combinacional con puertas lgicas.

Protoboard. Alicate de punta redonda. Fuente DC. Multmetro digital. Punta lgica


MONTAJE DE CIRCUITOS DIGITALES COMBINACIONALES HT REF. HT - 02

Tiempo: 12 Horas HOJA 1/1 ELECTRNICA INDUSTRIAL Escala: 2003

VCC= 5V

SD

C

AB

Circuito LgicoD1

2,2K

x 4

12

330R

12

12

SW DIP-41234

8765

12

12

LISTA DE MATERIALES


01 02 03 04 05 06

Pieza Pieza Pieza Pieza Pieza

Metros

02 04 01 01 01 0.5

CI. Puertas lgicas NAND Resistores de 2,2 K W Resistores de 330R W Dip switch de 4 bits LED Cable telefnico

74LS00 - - - - -


OPERACIN: Armar y probar circuito combinacional con puertas lgicas. Consiste en aplicar los principales axiomas y teoremas del lgebra de Boole para el diseo armado y prueba de un circuito combinacional sencillo que satisfaga una aplicacin particular, a partir de ciertas condiciones establecidas y a travs de las siguientes fases: Planteamiento del problema Obtencin de la tabla de verdad Obtencin de la ecuacin lgica Simplificacin de la ecuacin obtenida Implantacin del circuito original e Implantacin con puertas NAND PROCESO DE EJECUCIN: 1er Paso Planteamiento del problema, definicin de las condiciones de operacin del

circuito lgico: Un nmero binario de cuatro bits D C B A , donde D, es el bit MSB (Bit ms significativo) y A , es el LSB (Bit menos significativo). Disee un circuito lgico que produzca una salida de nivel alto siempre que el cdigo binario de entrada sea mayor que 0011 y menor que 1001.

2do Paso Obtenga la tabla de verdad en funcin del enunciado anterior :

D C B A S 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Tabla de verdad No 1 3er Paso Obtenga la ecuacin lgica de la tabla de verdad No 1utilizando los 1

lgicos, de modo que la ecuacin obtenida quede expresada en la forma de sumatoria de productos:

ELECTRNICA INDUSTRIAL REF HT - 02 HO 1 / 3 HOJAS


4to Paso Simplifique la ecuacin lgica utilizando los axiomas y teoremas del lgebra de Boole o el mapa de Karnaung:

5to Paso Implante el circuito lgico en funcin de la ecuacin anterior y complete la

figura No 1

Figura No 1

VCC= 5V

SD

C

AB

Circuito LgicoD1

2,2K

x 4

12

330R

12

12

SW DIP-41234

8765

12

12

6to Paso Implante el circuito con puertas NAND y complete la figura No 2.

ELECTRNICA INDUSTRIAL REF HT - 02

HO 2 / 3 HOJAS


Figura No 2

VCC= 5V

SD

C

AB

Circuito LgicoD1

2,2K

x 4

12

330R

12

12

SW DIP-41234

8765

12

12

7mo Paso Conecte el circuito de la figura No 2, y verifique las conexiones realizadas. 8vo Paso Ajuste la fuente de alimentacin a 5 voltios. Tenga la precaucin de no

sobrepasar la mxima especificacin de voltaje de alimentacin y cuide de aplicar la polaridad correcta.

9no Paso Utilizando el dip switch aplique a las entradas del circuito D C B A , los

cdigos consignados en la tabla de verdad No 1, y verifique los estados de salida, stos deben coincidir con los de dicha tabla.

10mo Paso Compare los resultados obtenidos con lo estudiado en la teora y obtenga

sus conclusiones.



ELECTRNICA IND

CIRCUITOS LOGICOS COMBINACIONALES INTRODUCCIN En el apartado anterior estudiamos las diferentes compuertas lgicas y las relaciones que stas tienen con el lgebra de Boole . Ahora es necesario empezar a estudiar las caractersticas de diseo y de funcionamiento de circuitos constituidos por combinaciones de las compuertas lgicas ya estudiadas, a estos circuitos se les conoce como circuitos lgicos combinatorios o combinacionales, puesto que el nivel lgico a la salida depende en todo momento de los niveles lgicos de entrada. Un circuito combinacional no posee caractersticas de memoria su salida slo depende del valor que se presenta en sus entradas. En este apartado esfuncin determinada

- Planteamiento- Obtencin de - Simplificacin - Implantacin d

1. OBTENCIN DE U Una tabla de verdadcuando trabajamos cde entrada en las qquedan expresadas obtenida representa adems ser sometidde verdad, obtener la A B C S 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0

2. SIMPLICACIN D Una vez que se ha procede a la reducciy teoremas del lgebpara implantar un cirPor ejemplo el circuit tudiaremos la forma como realizar circuitos lgicos que cumplan una a travs de las siguientes fases: del problema y/o elaboracin de la tabla de verdad. la ecuacin lgica. de la ecuacin lgica. el circuito lgicos.

NA ECUACIN LOGICA A PARTIR DE UNA TABLA DE VERDAD USTRIAL REF HT - 02 HCT 1 / 9 HOJAS

representa las condiciones de entrada y salida de un circuito lgico, on lgica positiva, son consideradas solamente aquellas condiciones ue la salida es un 1 lgico, en cuyo caso las funciones lgicas en la forma de sumatoria de productos, la expresin lgica as

el circuito lgico solucin para dicha tabla de verdad, el cual puede o a un proceso de simplificacin. Por ejemplo dada la siguiente tabla ecuacin lgica:

Puesto que en la tabla de verdad se registran tres entradas A, B, C, el nmero de posibles de estados de entrada se puede expresar en funcin de: 2n , donde n representa el nmero de entradas. (23 = 8) Para expresar la ecuacin lgica tomaremos aquellas estados en los que S =1. Por tanto La ecuacin lgica ser:

CBACBACBAS ++= La cual representa la sumatoria de los productos de los estados lgicos de las entradas para las cuales el valor de S = 1. Es decir: S = 0 0 1 + 0 1 0 + 0 1 1

E FUNCIONES Y CIRCUITOS LGICOS

obtenido la expresin lgica para un determinado circuito lgico, se n algebraica de la expresin a travs de la utilizacin de los axiomas ra de Boole. La nueva expresin lgica simplificada se podr utilizar

cuito equivalente al original pero con menos puertas y conexiones. o lgico de la expresin lgica anterior es el siguiente:


ELECTRNICA INDUSTRIAL REF HT - 02 HCT 2 / 9 HOJAS

A B C

S

CIA

7411

12

1312

CIA

7411

12

1312

CIA

7411

12

1312

CIA

7404

1 2

CIA

7404

1 2

CIA

7404

1 2C1A

7427

12

1312

Si simplificamos la expresin anterior utilizando los axiomas del lgebra de Boole tendremos:

CBACBACBAS ++= Utilizando el dcimo axioma: A(B + C) = A . B + A . C, tendremos: ( )CBCBCBAS ++= Utilizando el mismo teorema anterior: ( )( )CCBCBAS ++= Utilizando el octavo axioma 1=+ AA : ( )( )1BCBAS += Utilizando el quinto axioma AA =1 : ( )BCBAS += Utilizando el noveno axioma A + B = B + A: ( )CBBAS += Utilizando el catorceavo axioma BABAA +=+ : ( )CBAS += Por ltimo utilizando el dcimo axioma A(B + C) = A . B + A . C , tendremos:

CABAS += Por lo que el circuito equivalente ser:



A B C

S

C2A

7408

1

23

C2B

7408

4

56

C3A

7432

1

23

C1A

7404

1 2

3. SIMPLIFICACIN DE FUNCIONES LGICAS UTILIZANDO EL MAPA DE KARNAUGH La simplificacin de funciones lgicas utilizando el mapa de Karnaugh se realiza a travs de los siguientes pasos: 1.- Dibujando el mapa en funcin al nmero de variables.

a. Cuando se trata de dos variables (A, B)

B B

A

A

B B

A

A

b. Cuando se trata de tres variables (A, B, C)

C

C

BB B c. Cuando se trata de cuatro variables (A, B, C, D)

C C

A

A

B

B

B

DD



2.- Cada cuadrado, de cada una de las figuras geomtricas, est definido por la interseccin de las variables convergentes. Por ejemplo, en el caso de 4 variables, el cuadrado sombreado est representado y definido por ABCD.

C C

A

A

DD D

B

B

B

3.- Colocar el dgito 1, para cada valor de salida 1 de la funcin lgica a simplificar, en los recuadros respectivos. 4.- Agrupar los dgitos 1 en la siguiente secuencia (siempre que sean trminos adyacentes):

Grupos de 16 Octetos Cuadros Pares, o Individualmente

5.- Unir los grupos, para eliminar aquellos que se superponen. 6.- Unir los resultados obtenidos mediante signos +. Ejemplo 1: Dada la siguiente tabla de verdad, obtener la ecuacin lgica y simplificarla utilizando el mapa de Karnaugh: A B S 0 0 1 1

0 1 0 1

1 0 1 1

BABABAf ++= Una vez obtenida la ecuacin lgica de la tabla de verdad procedemos a la simplificacin: 1 Paso: Desarrollar la funcin en binario y colocar las variables en orden

ABBABAf ++=++= 111000

2 Paso: Construir el Mapa de Karnaugh, con 2 variables.



B B

A

A

3 Paso: Colocar dgitos 1 por cada sumando de la funcin lgica obtenida en los recuadros correspondientes. Como ABBABAf ++= :

1

B B

A

AA B =

1

B B

A

AA B =

1

B B

A

AA B = AB

Luego ABBABAf ++= , graficada en el Mapa de Karnaugh.

1 1

1

B B

A

A

4 Paso: Agrupar los dgitos 1. En este caso, se hace por pares.

1 1

1

B B

A

A

5 Paso: Obtener el resultado de los grupos, as: El grupo horizontal est definido por A, en este grupo B queda eliminado por pertenecer

a: ByB

El grupo vertical est definido por B, en este grupo A queda eliminado por pertenecer a: AyA

Luego el resultado ser



BAf += Podemos comprobar el resultado anterior efectuando la minimizacin, mediante los teoremas del lgebra de Boole. Luego:

BAABAfBBABAABBABAf

ff

+=+=++=++=

++== )(

111000)3,2,0(

Ejemplo 2: Minimizar la siguiente funcin:

DCBADCBADCBADCBADCBADCBAf

f

f

+++++=

+++++=

= 111011001011100101100100

)14,12,11,9,6,4(

Como hay 4 variables, se tendrn en cuenta para ubicar los dgitos. Ejemplo:

C C

A

A

1

DD D

B

B

B

C C

A

A

DD D

1B

B

B

ABCD =ABCD =

Luego, la funcin graficada y agrupada por pares y/o cuadros en el Mapa de Karnaugh, es:

1

C C

A

A

1

DD D

1

1 1

1B

B

B

1

C C

A

A

1

DD D

1

1 1

1B

B

B

a sea :

La agrupacin tomada da como resultado: Grupo de cuatro 11, =+=+ CCyAAporqueDB (Se eliminan) Grupo horizontal de dos 1=+ CCporqueDBA (Se elimina)



Luego, la funcin minimizada es: DBDBAf += 4. IMPLANTACIN DE CIRCUITOS LGICOS: Cuando una ecuacin lgica esta expresada en la forma de sumatoria de productos para su implantacin se requieren una o mas compuertas AND y una sola compuerta OR. Una de las razones por las que se utiliza la forma de sumatoria de productos es que se puede implantar usando solo puertas NAND . lo que incrementa en casi nada o muy poco la complejidad del circuito en relacin con las implantaciones AND / OR . Esta e s una caracterstica importante puesto que las compuertas NAND son el tipo de compuerta ms comercial de la familia TTL. A fin de implantar un circuito lgico utilizando puertas NAND, la expresin lgica del mismo debe necesariamente estar expresada en la forma sumatoria de productos, de esta manera la implantacin con NAND consiste slo en reemplazar cada compuerta del circuito original por una compuerta NAND . La nica excepcin se da cuando la expresin de la forma sumatoria de productos contiene trminos con una sola variable como por ejemplo S = A + AB , en este caso la implantacin requiere de una compuerta NAND que actu como inversor para el trmino que posee una sola variable. Por ejemplo sea la funcin lgica:

CABAS +=

El circuito lgico correspondiente a la implantacin con puertas lgicas AND OR y NOT y la implantacin con puertas NAND se muestran en la figura siguiente: A B C

S

A

S

B C

C1A

7404

1 2C2A

7408

1

23

C2B

7408

4

56

C3A

7432

1

23

U?A

7400

1

23

U?A

7400

1

23

U?A

7400

1

23

U?A

7400

1

23



5. SIMBOLOGA IEEE

&

7400

12

45

910

1213

3

6

8

11

1

7432

12

45

910

1213

3

6

8

11

&

7408

12

45

910

1213

3

6

8

11

1

7402

23

56

89

1112

1

4

10

13

1

7404

1

3

5

9

11

13

2

4

6

8

10

12



6. CUESTIONARIO 1.- Dadas las siguientes ecuaciones lgicas, realizar el circuito lgico correspondiente, utilizando puertas lgicas AND. OR y NOT:

( )( )

( )NPMNSDCBEDCBAS

DCABSCBACBACBAS

+=+++=

+=++=

2.- Dado el circuito de la figura siguiente, obtener la ecuacin lgica correspondiente:

AB

CD

S7408

1

23

7408

4

56 7486

1

23

3.- Simplificar las siguientes funciones utilizando el lgebra de Boole:

( )( )ABCDDCABDCABDCABDCBADCBADCBABCDAS

PQRQRPRQPRQPRQPSQPQPS

CBAS

+++++++=++++=

++==

4.- Utilizando el mapa de Karnaugh disee un circuito lgico que convierta el cdigo BCD al formato siete segmentos. Investigue respecto a las condiciones NO IMPORTA utilizadas para la simplificacin de funciones con mapa de Karnaugh. 5.- Implemente el circuito anterior utilizando puestas lgicas NAND. 6.- Realice la interpretacin de la simbologa IEEE para puertas lgicas y explique las ventajas en relacin a la simbologa tradicional.

No ORDEN DE EJECUCIN HERRAMIENTAS / INSTRUMENTOS 01 02

Armar y probar circuitos decodificadores Armar y probar circuito decodificador BCD a 7 segmentos.



MONTAJE DE CIRCUITOS DECODIFICADORES HT REF. HT - 03

Tiempo: 12 Horas HOJA 1/1 ELECTRNICA INDUSTRIAL Escala: 2003

Vcc= 5v

74LS138

A1

B2

C3

G16

G2A4

G2B5

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

D1D2D7 D6 D4D8 D5 D3

SW DIP-6123456

121110987

12

12

12

12

12

12

123

30R

x 8

12

12

12

12

12

12 2

,2K

x 6

12

LISTA DE MATERIALES

ITEM UNID.DE MEDIDA CANTIDAD DESCRIPCIN-ESPECIFICACIONES CDIGO

01 02 03 04 05 06 07 08 09

Pieza Pieza Pieza Pieza Pieza Pieza Pieza Pieza

Metros

01 01 01 01 06 08 01 04 01

CI. Decodificador de 2 a 4 CI. Decodificador de 3 a 8 CI. Decodifcador BCD a 7 segmentos Display nodo comn Resistores 2,2 K W Resistores 330 - W Dip switch 8 bits Diodos LED Cable telefnico.

74LS139 74LS138 74LS47

- - - - - -


OPERACIN: Armar y probar circuitos decodificadores. Consiste en conectar circuitos sencillos con la finalidad de comprobar experimentalmente el funcionamiento de los circuitos decodificadores binarios, utilizando para ello las tablas de verdad que resumen su funcionamiento y comprendiendo previamente la funcin de cada uno de sus terminales. Los decodificadores se emplean siempre que es necesario activar una salida o conjunto de ellas cuando se presenta un determinado cdigo en la entrada, estos niveles provienen con frecuencia de un contador binario o un registro. Los decodificadores se emplean con frecuencia en los sistemas de memoria de una computadora, respondiendo a las direcciones provenientes de la unidad de procesamiento central para activar la localidad de memoria sealada por la direccin, denominndose en este caso como decodificador de direcciones. PROCESO DE EJECUCIN: 1.- ARMAR Y PROBAR CIRCUITO DECODIFICADOR DE 2 A 4: 1er Paso Identificar el CI 74LS139 utilizando el manual ECG o el diagrama que

mostramos a continuacin, identifique tambin los dems dispositivos empleados en el circuito y compruebe su estado de operacin.

2do Paso Conecte el circuito de la figura No 1 y revise las conexiones efectuadas. 3er Paso Ajuste la fuente de alimentacin a 5 voltios y alimente el circuito. Tenga la

precaucin de no superar la mxima especificacin de tensin de alimentacin y cuide adems de aplicar la polaridad correcta.

4to Paso Utilizando los dip switch, aplique a los terminales de entradas A, B y al

terminal de habilitacin G (activo en nivel bajo) los niveles lgicos consignados en la tabla de verdad No 1 y verifique y anote los niveles lgicos observados en los terminales de salida.

Tenga presente que el terminal de entrada B es el MSB (Bit ms significativo) del cdigo binario de entrada y el terminal de entrada A es el LSB (Bit menos significativo) del mismo cdigo.




Figura No 1

Vcc= 5v

D2D3D4 D1

74LS139

A2

B3

G1

Y0 4

Y1 5

Y2 6

Y3 7

SW DIP-3123

654

12

122,2K

X 3

12

12330R

x 4

12

12

12

T. Habilitacin T. de Entrada T. de Salida

G B A Y3 Y2 Y1 Y0 1 0 0 0 0

X 0 0 1 1

X 0 1 0 1

Tabla de verdad No 1 5to Paso Compare los resultados obtenidos con lo estudiado en la teora y obtenga

sus conclusiones. 2.- ARMAR Y PROBAR CIRCUITO DECODIFICADOR DE 3 A 8:

1er Paso Identificar el CI 74LS138 utilizando el manual ECG o el diagrama anterior, identifique tambin los dems dispositivos empleados en el circuito y compruebe su estado de operacin.

2do Paso Conecte el circuito de la figura No 2 y revise las conexiones efectuadas.



Figura No 2

Vcc= 5v

74LS138

A1

B2

C3

G16

G2A4

G2B5

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

D1D2D7 D6 D4D8 D5 D3

SW DIP-6123456

121110987

12

12

12

12

12

12

123

30R

x 8

12

12

12

12

12

12 2

,2K

x 6

12

3er Paso Ajuste la fuente de alimentacin a 5 voltios y alimente el circuito. Tenga la


4to Paso Utilizando los dip switch, aplique a los terminales de entradas A, B, C y a

los terminales de habilitacin G21, G2A, G2B los niveles lgicos consignados en la tabla de verdad No 2 y verifique y anote los niveles lgicos observados en los terminales de salida.

Tenga presente que el terminal de entrada C es el MSB (Bit ms significativo) del cdigo binario de entrada y el terminal de entrada A es el LSB (Bit menos significativo) del mismo cdigo.

T. Habilitacin T. de Entrada T. de salida

G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y00 X X 1 1 1 1 1 1 1 1

X 1 X 0 0 0 0 0 0 0 0

X X 1 0 0 0 0 0 0 0 0

X X X 0 0 0 0 1 1 1 1

X X X 0 0 1 1 0 0 1 1

X X X 0 1 0 1 0 1 0 1

Tabla de verdad No 2



5to Paso Compare los resultados obtenidos con lo estudiado en la teora y obtenga sus conclusiones.


OPERACIN: Armar y probar circuito decodificador BCD a 7 segmentos. Consiste en conectar circuitos sencillos con la finalidad de comprobar experimentalmente el funcionamiento de un circuito decodificador BCD a 7 segmentos, utilizando para ello las tablas de verdad que resumen su funcionamiento y comprendiendo previamente la funcin de cada uno de sus terminales. Una gran parte de estos decodificadores utilizan una configuracin de 7 segmentos para presentaciones numricas. Estos dispositivos acompaados de los visualizadores de 7 segmentos son utilizados para la visualizacin decimal de datos procesados en cdigo BCD, los cuales proviene normalmente de un contador o un registro. PROCESO DE EJECUCIN: 1er Paso Identificar el CI 74LS47 utilizando el manual ECG o el diagrama que

mostramos a continuacin, identifique tambin los dems dispositivos empleados en el circuito y compruebe su estado de funcionamiento.

NOTA: El visualizador utilizado debe ser del tipo nodo comn, utilizando un multmetro o el manual ECG identifique sus terminales.



4to Paso Utilizando los dip switch, aplique a los terminales de entradas D, C, B, A, LT

y RBI, los niveles lgicos consignados en la tabla de verdad No 1 y verifique utilizando un multmetro los niveles lgicos que aparecen en los terminales de salida A,B,C,D,E,F,G Y RBO as como el nmero visualizado. Anote estos datos en dicha tabla.



Tenga presente que el terminal de entrada D es el MSB (Bit ms significativo) del cdigo BCD de entrada y el terminal de entrada A es el LSB (Bit menos significativo) del mismo cdigo.


Figura No 1

DC

BA

Vcc = 5v

5 v

74LS47

17

21

42

86

BI/RBO4

RBI5

LT3

A 13

B 12

C 11

D 10

E 9

F 15

G 14

1 21 21 21 21 21 2

330R x 7

1 2

SW DIP-6123456

121110987

2,2K

x 6

12

12

12

12

12

12

330R

12

D1

ENTRADAS SALIDAS N LT RBI D C B A BI/RBO A B C D E F G

1 1 1 1

1 1 1 1

0 0 0 0

0 0 0 0

0 0 1 1

0 1 0 1

1 1 1 1

1 1 1 1

0 0 0 0

1 1 1 1

0 0 1 1

0 1 0 1

1 1 1 1

1 1 1 1

1 1 1 1

0 0 0 0

0 0 1 1

0 1 0 1

1 1 1 1

1 1 1 1

1 1 1 1

1 1 1 1

0 0 1 1

0 1 0 1

1 0 0 0 0 0 0 X X X X X

Tabla de verdad No 1 5to Paso Compare los resultados obtenidos con lo estudiado en la teora y obtenga

sus conclusiones.



CIRCUITOS DECODIFICADORES INTRODUCCIN: Los sistemas digitales trabajan con datos e informaciones codificadas en binario que son continuamente utilizados de alguna manera. Una operacin de las ms utilizadas para el procesamiento de datos binarios es la decodificacin, operacin que se realiza a travs de un CI MSI capaz de convertir un tipo de cdigo en otro. Los circuitos decodificadores se disean en base a compuertas lgicas mediante los procedimientos utilizados en el diseo de circuitos lgicos combinacionales, estudiados en el tema anterior. En esta parte estudiaremos la estructura bsica, el principio de funcionamiento, las caractersticas de interconexin con otros circuitos y las aplicaciones ms importantes de los circuitos decodificadores binarios y de aquellos circuitos decodificadores que convierte el cdigo BCD al l formato 7 segmentos para la visualizacin decimal o hexadecimal de datos. 1. DECODIFICADORES BINARIOS: Un decodificador es un circuito lgico que posee un nmero de terminales de entrada por lo general menor al nmero de terminales de salida. En un circuito decodificador el cdigo de entrada es convertido en la salida en otro tipo de cdigo, adems para cada cdigo de entrada existe un cdigo nico de salida correspondiente. Los decodificadores presentan por lo general tres tipos de terminales: Terminales de entrada, denotados por lo general con la letra I, o con letras maysculas como A, B, C... Terminales de salida, denotados por lo general con la letra On o Yn, donde n representa el nmero de salida y, Terminales de habilitacin o de control de CI, denotados por lo general con la letra G, o la sigla (Habilitacin). EN

DEC

OD

IFIC

AD

OR

Terminales de Control o de Habilitacin.

Ter

min

ales

de

Salid

a

Ter

min

ales

de

Ent

rada



Los decodificadores binarios constituyen el tipo de decodificador ms comnmente usado, este decodificador posee n entradas y 2n salidas por lo que se le conoce como decodificador de n a 2n o como decodificador 1 de 2n . Por ejemplo un decodificador binario que posee cuatro terminales de entrada, tendr 24 = 16 salidas y se le denominar, decodificador de 4 a 16. Al poseer cuatro entradas binarias, estas cuatro entradas soportarn solamente 24 = 16 cdigos binarios diferentes, cada uno de los cuales activar una nica salida, debido a ello a este decodificador tambin se le conocer como decodificador 1 de 16. A continuacin se muestra la tabla de verdad de un circuito decodificador binario de 2 a 4. T. Habilitacin T. de Entrada T. de Salida EN I1 I0 O3 O2 O1 O0 0 1 1 1 1

X 0 0 1 1

X 0 1 0 1

0 0 0 0 1

0 0 0 1 0

0 0 1 0 0

0 1 0 0 0

Las ecuaciones lgicas:

013012011010

IIOIIOIIOIIO

====

Circuito lgico.

I0

I1

EN

O0

O1

O2

O3

C1A

C1

12

1312

C1B

7411

345

6

C1C

7411

91011

8

C2A

7411

12

1312

C3A

7404

1 2

C3B

7404

3 4

El circuito decodificador anterior posee una entrada de habilitacin activa en nivel alto, de modo que si el terminal EN se encuentra en nivel bajo todas las salidas estarn inactivas



es decir estarn en nivel bajo sin importar el cdigo que est presente en las entradas I0 e I1, por el contrario si EN asume un nivel lgico alto el decodificador responder a los cdigos de entrada, es decir; activar con un nivel alto la salida O0 cuando el cdigo presente en las entradas I1 e I0 sea 0 0; activar con un nivel alto la salida O1 cuando el cdigo presente en las entradas I1 e I0 sea 0 1; activar con un nivel alto la salida O2 cuando el cdigo presente en las entradas I1 e I0 sea 1 0; y por ltimo activar con un nivel alto la salida O3 cuando el cdigo presente en las entradas I1 e I0 sea 1 1. 1.1 Decodificador Dual 74LS139: Es un decodificador binario dual de 2 a 4 (o decodificador 1 de 4), pertenece a la familia lgica TTL, Como la mayora de los decodificadores comerciales el 74LS139 tiene sus terminales de salida activos en nivel bajo debido a que las compuertas inversoras son ms rpidas que las no inversoras. As mismo su terminal de habilitacin es activo en nivel bajo, lo que significa que para que el 74LS139 trabaje normalmente es necesario llevar el terminal de habilitacin a nivel bajo, de lo contrario el CI no estar habilitado y sus terminales de salida estarn inactivos es decir en este caso todos estarn en nivel alto. A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS139. T. Habilitacin T. de Entrada T. de Salida

G B A Y3 Y2 Y1 Y0 1 0 0 0 0

X 0 0 1 1

X 0 1 0 1

1 1 1 1 0

1 1 1 0 1

1 1 0 1 1

1 0 1 1 1

Algunos fabricantes en las hojas de datos indican los niveles lgicos utilizando las letras H = 1 y L = 0.

C1A

74S139

A2

B3

G1

Y0 4

Y1 5

Y2 6

Y3 7

C1B

74S139

A14

B13

G15

Y0 12

Y1 11

Y2 10

Y3 9

Es importante hacer notar que el circulo marcado en los terminales de salida y habilitacin del CI indican que dichos terminales son activos en nivel bajo. 1.2 Decodificador 74LS138: : Es un decodificador binario de 3 a 8 (o decodificador 1 de 8), pertenece a la familia lgica TTL, Como la mayora de los decodificadores comerciales el 74LS138 tiene sus terminales de salida activos en nivel bajo. As mismo posee tres terminales de habilitacin de los cuales uno es activo en nivel alto y los otros dos son activos en nivel bajo, lo que significa que para que el 74LS138 trabaje normalmente es necesario llevar sus tres terminales de habilitacin a los niveles indicados, de lo contrario el CI no estar habilitado y sus terminales de salida estarn inactivos es decir en este caso todos estarn en nivel alto. A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS138.



T. Habilitacin T. de Entrada T. de salida G1 G2A G2B C B A Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 X X 1 1 1 1 1 1 1 1

X 1 X 0 0 0 0 0 0 0 0

X X 1 0 0 0 0 0 0 0 0

X X X 0 0 0 0 1 1 1 1

X X X 0 0 1 1 0 0 1 1

X X X 0 1 0 1 0 1 0 1

1 1 1 1 1 1 1 1 1 1 0

1 1 1 1 1 1 1 1 1 0 1

1 1 1 1 1 1 1 1 0 1 1

1 1 1 1 1 1 1 0 1 1 1

1 1 1 1 1 1 0 1 1 1 1

1 1 1 1 1 0 1 1 1 1 1

1 1 1 1 0 1 1 1 1 1 1

1 1 1 0 1 1 1 1 1 1 1

C1A

74LS138

A1

B2

C3

G16

G2A4

G2B5

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

1.3 Decodificadores Binarios en Cascada: Con la finalidad de decodificar palabras de cdigo mayores, es posible utilizar decodificadores binarios mltiples conectados en cascada. Por ejemplo es posible constituir un decodificador de 4 a 16 utilizando dos CI 74LS138 como se muestra a continuacin.

+V

+V

C1

74S138

A1

B2

C3

G16

G2A4

G2B5

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

C2

74S138

A1

B2

C3

G16

G2A4

G2B5

Y0 15

Y1 14

Y2 13

Y3 12

Y4 11

Y5 10

Y6 9

Y7 7

C3A

7404

1 2

D C B A En la figura anterior se ha conectado los terminales G1 G2A Y G2B de modo que para los ocho primeros cdigos de entrada est habilitado solamente el CI superior y para los ocho siguientes cdigos el CI inferior se encuentre habilitado. El terminal G2A constituye la cuarta entrada del nuevo decodificador, al mismo tiempo esta cuarta entrada constituye



el dgito ms significativo del cdigo de entrada, el cual es 0 para los primeros ocho cdigos de entrada, lo que habilita al CI C1 y a travs del negador deshabilita al CI C2. Durante los ocho ltimos cdigos de entrada, la entrada D vale 1, lo que permite la habilitacin del CI C2 a travs del negador y la inhabilitacin del CI C1. Los terminales de entrada CBA trabajan normalmente segn el CI habilitado y segn el cdigo presente en los mismos. 2. DECODIFICADORES DE 7 SEGMENTOS: Un decodificador de siete segmentos presenta cuatro entradas para cdigo BCD y siete salidas, las cuales nos permiten desplegar datos decimales utilizando adicionalmente un exhibidor como un display en base a diodos led o uno de cristal lquido en el formato 7 segmentos. Los decodificadores de siete segmentos trabajan asociados con displays del tipo nodo comn cuando las salidas de los mismos son activas en nivel bajo como es el caso de CI 74LS47, as mismo trabajan asociados con displays del tipo ctodo comn cuando las salidas de los decodificadores son activas en nivel alto como en el caso del CI 74LS48.

Decodificador De

Siete Segmentos

Display

Decodificador de Siete Segmentos 74LS47: Es un CI decodificador de siete segmentos, acepta seis entradas, cuatro de stas (DCBA) representan un nmero binario de cuatro bits entre 0 y 15. Los nmeros binarios entre 0 y 9 generan un despliegue que es el nmero decimal correspondiente al nmero, las seis combinaciones de entrada restantes generan smbolos que se pueden utilizar para llevar varios tipos de informacin por ejemplo sobreflujo. Las salidas (abcdefg) son activas en nivel bajo como se indica en el smbolo lgico y estn diseadas para excitar ya sea leds o lmparas incandescentes, puesto que son salidas de colector abierto. Adems este CI posee algunos terminales adicionales como: -LT = Lamp Test (Si LT = 0, provoca que todos los segmentos se enciendan a modo de prueba) -RBI = Ripple Blanking Input (Si RBI = 0, provoca que todos los segmentos se apaguen, puede ser utilizada para modular la brillantes del despliegue) -BI/RBO = Blanking Input / Ripple Blanking Output (Terminal de salida indicador del estado provocado por el terminal RBI al ser puesto ste en nivel bajo). A continuacin se muestra la tabla de verdad y el smbolo lgico del CI 74LS47



ENTRADAS SALIDAS N LT RBI D C B A BI/RBO a b c d e f g 0 1 2 3

1 1 1 1

1 X X X

0 0 0 0

0000

0 0 1 1

0 10 1

1 1 1 1

0 1 0 0

0 0 0 0

0 0 1 0

0 1 0 0

0 1 0 1

0 1 1 1

1 1 0 0

4 5 6 7

1 1 1 1

X X X X

0 0 0 0

1111

0 0 1 1

0 1 0 1

1 1 1 1

1 0 1 0

0 1 1 0

0 0 0 0

1 0 0 1

1 1 0 1

0 0 0 1

0 0 0 1

8 9

10 11

1 1 1 1

X X X X

1 1 1 1

0000

0 0 1 1

0 1 0 1

1 1 1 1

0 0 1 1

0 0 1 1

0 0 1 0

0 1 0 0

0 1 0 1

0 0 1 1

0 0 0 0

12 13 14 15

1 1 1 1

X X X X

1 1 1 1

1111

00 1 1

0 1 0 1

1 1 1 1

1 0 1 1

0 1 1 1

1 1 1 1

1 0 0 1

1 1 0 1

0 0 0 1

0 0 0 1

BI X X X X X X 0 1 1 1 1 1 1 1 RBI 1 0 0 0 0 0 0 1 1 1 1 1 1 1 LT 0 X X X X X 1 0 0 0 0 0 0 0

C1

7447

A7B1C2D6BI/RBO4RBI5LT3

a 13b 12c 11d 10e 9f 15g 14

A continuacin se muestran los caracteres visualizados para cada cdigo de entrada:

10 11 12 13 14 15

0 1 2 3 ................... 9



3. APLICACIONES DE LOS CIRCUITOS DECODIFICADORES: Los circuitos decodificadores se emplean siempre que es necesario activar una salida o grupo de stas cuando se presenta una combinacin especfica de niveles de entrada. Estos niveles son proporcionados con frecuencia por un contador o un registro. Cuando las entradas del decodificador provienen de un contador al que llegan pulsos de manera continua, las salidas del decodificador binario se activan en forma secuencial y pueden ser empleadas para temporizacin o para la activacin secuencial de dispositivos. Los decodificadores tambin son ampliamente empleados en sistemas de memoria, respondiendo a la direccin proveniente de la unidad de procesamiento central para activar o habilitar la direccin de memoria enviada, conocindosele en este caso como decodificador de direcciones. Otra rea de aplicacin para los decodificadores es la conversin de datos binarios a una forma de presentacin ms adecuada en dispositivos de visualizacin ya sea en decimal o en hexadecimal. 4. SIMBOLOGIA IEEE: A continuacin se muestra el smbolo lgico de los circuitos decodificadores estudiados en esta parte del manual utilizando la simbologa IEEE:

BIN/OCT0

7654321

EN&

421

74ALS138

123

645

15141312111097

12EN

X/Y

74ALS139

231

141315

4567

1211109

BIN/7-SEG

1[T1]

G21

a20,21b20,21c20,21d20,21e20,21f20,21g20,218

421

V20CT=0

&

7447

4

5

3

7126

131211109

1514



5. CUESTIONARIO: 1.- Utilizando puertas lgicas confeccione la tabla de verdad y grafique el circuito de un decodificador de 3 a 8, cuyas salidas sean activas en nivel alto y que posea adems un terminal de habilitacin EN activo en nivel bajo. 2.- Utilizando CI 74LS139, 74LS138 grafique el circuito de un decodificador 1 de 64. 3.- Realice la interpretacin de la simbologa IEEE en cuanto respecta a los CI empleados en esta parte del manual. 4.- Investigue respecto a la implementacin de un circuito para manejar un display LCD.


Armar y probar circuitos codificadores.



MONTAJE DE CIRCUITOS CODIFICADORES HT REF. HT - 04 Tiempo: 9 Horas HOJA 1/1 ELECTRNICA INDUSTRIAL Escala: 2003

Vcc = 5v

I6I5

I4I3

I2I1

I0

I7

74LS148

010

111

212

313

41

52

63

74

EI5

A0 9

A1 7

A2 6

GS 14

EO 15

SW DIP-8

12345678

161514131211109

SW DIP-212

43

D4 D3 D2 D1

2,2K

x10

12

12

12

12

12

12

12

12

12

12

12 33

0R x

4

12

12

12

LISTA DE MATERIALES


01 02 03 04 05 06 07

Pieza Pieza Pieza Pieza Pieza Pieza

Metros

02 10 04 01 01 04 0.5

CI. Codificador de 8 a 3 Resistores de 2,2 K W Resistores de 330R W Dip switch de 8 bits Dip switch de 2 bits LED Cable telefnico

74LS148 - - - - - -


OPERACIN: Armar y probar circuitos codificadores. Consiste en conectar circuitos sencillos con la finalidad de comprobar experimentalmente el funcionamiento de los circuitos codificadores binarios, utilizando para ello las tablas de verdad que resumen su funcionamiento y comprendiendo previamente la funcin de cada uno de sus terminales. Los codificadores son normalmente utilizados en circuitos de entrada para teclados, as mismo, se usan siempre que se requiere la conversin de un tipo de cdigo en otro. PROCESO DE EJECUCIN: 1er Paso Identificar el CI 74LS148 utilizando el manual ECG o el diagrama que

mostramos a continuacin, identifique tambin los dems dispositivos empleados en el circuito y compruebe su estado de operacin.



4to Paso Utilizando los dip switch, aplique a los terminales de entradas I7....I0 y a los

terminales de habilitacin EI (Enable Input) y EO (Enable Output) los niveles lgicos consignados en la tabla de verdad No 1 y verifique y anote los niveles lgicos observados en los terminales de salida A2, A1, A0 y GS.

NOTA :Tenga presente que el terminal de entrada I7 es el MSB (Bit ms

significativo) del cdigo binario de entrada y el terminal de entrada I1 es el LSB (Bit menos significativo) del mismo cdigo. As mismo observe que los terminales de salida GS, A2, A1 y A0 son activos en nivel bajo, al igual que los terminales de entrada I7....I0.



Figura No 1

Vcc = 5v

I6I5

I4I3

I2I1

I0

I7

74LS148

010

111

212

313

41

52

63

74

EI5

A0 9

A1 7

A2 6

GS 14

EO 15

SW DIP-8

12345678

161514131211109

SW DIP-212

43

D4 D3 D2 D1

2,2K

x10

12

12

12

12

12

12

12

12

12

12

12 330R

x 4

12

12

12

T.Habilitacin T. Entrada T. Salida

EI EO I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS1 0 0 0 0 0 0 0 0 0

X X X X X X X X 0 1

X X X X X X X 0 1 1

X X X X X X 0 1 1 1

X X X X X 0 1 1 1 1

X X X X 0 1 1 1 1 1

X X X 0 1 1 1 1 1 1

X X 0 1 1 1 1 1 1 1

X 0 1 1 1 1 1 1 1 1

Tabla de verdad No 1

5TO Paso Verifique que el CI 74LS148 es un codificador de prioridad activando ms de dos entradas a la vez, debiendo activarse a la salida el cdigo correspondiente a la mayor de las entradas activadas.

660 Paso Compare los resultados obtenidos con lo estudiado en la teora y obtenga

sus conclusiones.




CIRCUITOS CODIFICADORES INTRODUCCIN Los sistemas digitales trabajan con datos e informaciones codificadas en binario que son continuamente utilizados de alguna manera. Una operacin de las ms utilizadas para el procesamiento de datos binarios es la codificacin, operacin contraria a la decodificacin, la cual se realiza a travs de CIs MSI capaces de convertir un tipo de cdigo en otro. Los circuitos codificadores se disean en base a compuertas lgicas mediante los procedimientos utilizados en el diseo de circuitos lgicos combinacionales, estudiados anteriormente. En esta parte estudiaremos la estructura bsica, el principio de funcionamiento, las caractersticas de interconexin con otros circuitos y las aplicaciones ms importantes de los circuitos codificadores. 1. CODIFICADORES Los codificadores son sistemas combinacionales que transforman un conjunto de seales sin codificar en un conjunto que responda a un determinado cdigo. Un circuito codificador por lo general tiene mayor nmero de terminales de entradas que de salida. Por ejemplo si se dispone de 10 seales que representan los nmeros del sistema decimal, un codificador puede encargarse de convertir a cdigo BCD cada una de las 10 seales que en este caso constituiran entradas. Por lo general un codificador tiene 2n entradas ( o talvez menos) y n salidas, los terminales de salida generan un cdigo de salida para cada una de las 2n entradas.

D C B A

C

OD

IFIC

AD

OR

I0 I1

.

.

.

.

.

.

.

.

. I9

Tabla de verdad de un codificador de decimal a BCD. ENTRADAS SALIDAS

Nmero D(23) C(22) B(21) A(20) I0 I1 I2 I3

0 0 0 0

0 0 0 0

0 0 1 1

0 1 0 1



I4 I5 I6 I7 I8 I9

0 0 0 0 1 1

1 1 1 1 0 0

0 0 1 1 0 0

0 1 0 1 0 1

Las ecuaciones lgicas obtenidas de la tabla de verdad anterior son: D = I8 + I9 C = I4 + I5 + I6 + I7 B = I2 + I3 + I6 + I7 A = I1 + I3 + I5 + I7 + I9 Para la implementacin del circuito se han utilizado puertas NOR con las salidas negadas equivalente a 3 puertas OR de 5 entradas cada una as como una puerta OR de dos entradas. I0

I1 I2 I3 I4 I5 I6 I7 I8 I9

A

B

C

D

P1A

74S260

123

1213

5

P1B

74S260

489

1011

6

P2A

74S260

123

1213

5

P1A

7404

1 2

P1B

7404

3 4

P1C

7404

5 6

P1A

7432

1

23

Codificadores de Prioridad: Un codificador tiene varias lneas de entrada, slo una de las cuales se activa en un momento dado y produce un cdigo de salida de N bits que corresponde a la entrada activada. Un codificador de prioridad incluye la lgica necesaria para asegurar que cuando dos o ms entradas sean activadas al mismo tiempo, el cdigo de sali

Circuitos Digitales Combinacionales

Documents

Transcript of Circuitos Digitales Combinacionales