Circuitos Lógicos Combinacionales

72
1 Circuitos lógicos combinacionales combinacionales Síntesis (PLD’s)

Transcript of Circuitos Lógicos Combinacionales

Page 1: Circuitos Lógicos Combinacionales

1

Circuitos lógicos combinacionalescombinacionales

Síntesis(PLD’s)

Page 2: Circuitos Lógicos Combinacionales

2

Síntesis de circuitos lógicos

(DISEÑO)1. Descripción del problema a

resolver (enunciado, Diagrama de flujo)

2. Diagrama de bloques3. Tabla de verdad4. Plantear ecuaciones 5. Simplificación (manual o

software)**6. Implementación:

Discreta PLD’s (Herramientas CAD)**(5)

( )∏∑ .ó

Page 3: Circuitos Lógicos Combinacionales

3

Síntesis de circuitos lógicos

(DISEÑO) PLD’s (Herramientas CAD):

Herramienta de esquemático o HDL (CUPL, ABEL, VHDL)

Compilación y síntesis (GAL, p.ej)

Simulación (Diagramas de tiempo)

Diagrama esquemático: .DOC ó .RPT

Implementación física (“Quemado”)

Page 4: Circuitos Lógicos Combinacionales

4

DISPOSITIVOS LÓGICOS PROGRAMABLES

Principios de funcionamiento (Marco teórico) Programación de PLD’s (WinCupl y

ChipMaster) Ejemplo práctico

Page 5: Circuitos Lógicos Combinacionales

5

DISPOSITIVOS LÓGICOS PROGRAMABLES

Diseño lógico actual Estructura de los Dispositivos Lógicos Programables Básicos

PROM PLA’s PAL’s GAL’s

Herramientas computacionales de diseño descendente (Top-Down)

Herramientas para el diseño electrónico (EDA tools)

Page 6: Circuitos Lógicos Combinacionales

6

Diseño lógico actual La mayor parte de los diseños de nivel

de sistema incorporan diversos dispositivos, como: Memorias RAM, ROM Controladores Procesadores

En los últimos años, los dispositivos PLD (Programmable Logic Device) han comenzado a reemplazar muchos de los antiguos dispositivos de unión, SSI y MSI.

Page 7: Circuitos Lógicos Combinacionales

7

¿Qué es PLD?

Un dispositivo lógico programable (PLD) es un chip LSI ASICs (Application Specific Integrated Circuit) configurable por el usuario.

La mayoría de los PLD consisten en una matriz de puertas AND seguida de otra matriz de puertas OR.

Page 8: Circuitos Lógicos Combinacionales

8

Diseño lógico actualVentajas: Reducción en el número de

circuitos integrados. Reducción de los costos Dispositivos re-programables Menos espacio en los impresos Reserva del diseño Menos inventarios que con

circuitos estándar SSI, MSI Menos alambrado

Page 9: Circuitos Lógicos Combinacionales

9

Diseño lógico actualEvolución

Borrables UV. Tipo PAL con registros. Salida

versátil (VPAL)1980AlteraEPLD

Plano AND programable y plano OR Fijo1978MMI (AMD)PAL

Planos AND y OR Programables

1970PhilipsPLA

CaracterísticasAñoFabricante

C.I.

Page 10: Circuitos Lógicos Combinacionales

10

Diseño lógico actualEvolución

(5)

Tipo VPAL, Borrable Flash-EEPROM y programable en circuito, conexiones programables (PLA)

1995Xilinx, Altera, etc.

CPLD

Matrices de lógica programable por conexiones controladas por SRAM en el propio circuito.

1984Xilinx FPGA

Page 11: Circuitos Lógicos Combinacionales

11

Los PLD se clasifican de acuerdo con su estructura (ordenación funcional) de los elementos internos.

Estructura de los Dispositivos Lógicos

Programables Básicos

Page 12: Circuitos Lógicos Combinacionales

12

La matriz OR La matriz AND

MATRICES PROGRAMABLES

Page 13: Circuitos Lógicos Combinacionales

13

MATRICES PROGRAMABLES

La matriz OR sin programar

Page 14: Circuitos Lógicos Combinacionales

14

MATRICES PROGRAMABLESLa matriz OR programada

Page 15: Circuitos Lógicos Combinacionales

15

MATRICES PROGRAMABLES

La matriz AND sin programar

Page 16: Circuitos Lógicos Combinacionales

16

MATRICES PROGRAMABLES

La matriz AND programada

Page 17: Circuitos Lógicos Combinacionales

17

MATRICES PROGRAMABLES

Page 18: Circuitos Lógicos Combinacionales

18

ARQUITECTURA BASICA

IN OUTARREGLO

AND-OR

MATRICES PROGRAMABLES

Page 19: Circuitos Lógicos Combinacionales

19

Término Producto

V+ Entradas

Salida

MATRICES PROGRAMABLES

Page 20: Circuitos Lógicos Combinacionales

20

Término Suma

Salida Salida

ENTRADAS

ENTRADAS

MATRICES PROGRAMABLES

Page 21: Circuitos Lógicos Combinacionales

21

Celda programable

MATRICES PROGRAMABLES

Page 22: Circuitos Lógicos Combinacionales

22

MATRICES PROGRAMABLES

Diagramas de Bloques

Page 23: Circuitos Lógicos Combinacionales

23

MATRICES PROGRAMABLES

Cuatro tipos básicos: PROM (Programmable Read-Only Memory) Memoria de sólo lectura programable PLA (Programmable Logic Array) Arreglo lógico programable PAL (Programmable Array Logic) Dispositivo de lógica de arreglo programable GAL (Generic Array Logic) Matriz Genérica programable

(5)

Page 24: Circuitos Lógicos Combinacionales

24

Algunas definiciones

Memoria: es un conjunto de celdas capaces de almacenar información binaria. RAM: Memorias de acceso

aleatorio(Random Access Memory )

ROM: Memorias de solo lectura(Ready Only Memory)

Page 25: Circuitos Lógicos Combinacionales

25

PROM (Programmable Read Only Memory).

Es un PLD en el que las uniones en la matriz de puertas AND es fija, siendo programables las uniones en la matriz de puertas OR.

Una PROM es un sistema combinacional completo que permite realizar cualquier función lógica con las n variables de entrada, ya que dispone de 2n

términos productos.

Page 26: Circuitos Lógicos Combinacionales

26

PROM (PROM, Programable Read Only

Memory)

Page 27: Circuitos Lógicos Combinacionales

27

PROM (PROM, Programable Read Only

Memory)

Direcciones: N bits Palabra de salida: M bits ROM contiene 2N palabras de M

bits Los bits de entrada deciden la

palabra particular que estará disponible en las líneas de salidas

Page 28: Circuitos Lógicos Combinacionales

28

PROM (Programmable Read Only Memory).

Están adaptadas para: Tablas Generadores de caracteres Convertidores de códigos

Se pueden encontrar PROM con capacidades potencia de 2, que van desde las 32 hasta las 8192 palabras de 4, 8 o 16 bit de ancho.

Page 29: Circuitos Lógicos Combinacionales

29

Page 30: Circuitos Lógicos Combinacionales

30

Las líneas de entrada pueden ser usadas como dirección y las líneas de salidas como datos.

Las PROM son una arquitectura poco eficiente (demasiados términos de producto) y no son muy utilizadas en la práctica para este propósito.

PROM (Programmable Read Only Memory).

Page 31: Circuitos Lógicos Combinacionales

31

PROM (Programmable Read Only Memory).

Page 32: Circuitos Lógicos Combinacionales

32

Ventajas:Ventajas:• Disponibilidad comercial• Cantidad de referencias• Cantidad de entradas• ReprogramabilidadDesventajas:Desventajas:• Crecimiento de la matriz según número de entradas• Diseños netamente combinacionales

PROM (Programmable Read Only Memory).

(5)

Page 33: Circuitos Lógicos Combinacionales

33

El PLA es un PLD formado por una matriz AND programable y una matriz OR programable.

La PLA ha sido desarrollada para superar algunas de las limitaciones de las memorias PROM .

Primer dispositivo desarrollado para implementar circuitos lógicos.

Llamado FPLA (Field Programmable Logic Array), o simplemente PLA.

Arreglo Lógico Programable PLA

(Programmable Logic Array)

Page 34: Circuitos Lógicos Combinacionales

34

Arreglo Lógico Programable PLA

(Programmable Logic Array)

Page 35: Circuitos Lógicos Combinacionales

35

Arreglo Lógico Programable PLA

(Programmable Logic Array)

Entradas (n)Salidas (m)Términos Producto (p)Es un PLA notado como n x p x m

Un PLA n x p x m con p términos producto contiene p compuertas AND de 2*n entradas y m compuertas OR de p entradas

Page 36: Circuitos Lógicos Combinacionales

36

Arreglo Lógico Programable PLA

(Programmable Logic Array)

PLA 4x8x4

Page 37: Circuitos Lógicos Combinacionales

37

Arreglo Lógico Programable PLA

(Programmable Logic Array)

Page 38: Circuitos Lógicos Combinacionales

38

Arreglo Lógico Programable PLA

(Programmable Logic Array)

Desventajas:Desventajas:Costosa fabricación Baja velocidad (dos planos de lógica programable)

Para solucionar estos inconvenientes se desarrollaron los PAL.

(5)

Page 39: Circuitos Lógicos Combinacionales

39

PAL (Programmable Array Logic).

PAL (Programmable Array Logic): Tipo de PLDs en las que se pueden programar las uniones en la matriz de puertas AND, siendo fijas las uniones en la matriz de puertas OR.

Los dispositivos con arquitectura PAL son los más populares y los más utilizados.

No reprogramable (Excepto la referencia PAL- CE que emplea tecnología EPROM ó EEPROM)

Las PAL no reprogramables emplean el principio de fusible (Metal sobre aleaciones de titanio y tungsteno o de silicio y platino). Más comunes en TTL que en CMOS.

Page 40: Circuitos Lógicos Combinacionales

40

PAL (Programmable Array Logic).

DIAGRAMA DE BLOQUES DE UNA PAL

Page 41: Circuitos Lógicos Combinacionales

41

PAL (Programmable Array Logic).

Page 42: Circuitos Lógicos Combinacionales

42

Permite implementar cualquier suma de productos lógica con un número de variables definido.

Durante el proceso de programación cuando se requiere la conexión entre una fila y una columna el fusible se deja intacto. Por el contrario, cuando dicha unión no se requiere, el fusible se abre.

PAL (Programmable Array Logic).

Page 43: Circuitos Lógicos Combinacionales

43

PAL (Programmable Array Logic).

Page 44: Circuitos Lógicos Combinacionales

44

PAL (Programmable Array Logic).

Page 45: Circuitos Lógicos Combinacionales

45

Ventajas:• Popularidad• Reemplazos universales• Diseños combinacionales/secuenciales• Soporte• Mayor densidad y menores retardos que las PLAs.Desventajas:• Cantidad de referencias• El número de funciones que pueden implementarse con PAL es menor que con PROM y PLA

PAL (Programmable Array Logic).

Page 46: Circuitos Lógicos Combinacionales

46

LÓGICAS DE SALIDA DE UNA PAL

PAL (Programmable Array Logic).

Algunas PAL disponen de pines de E/S.

Salida combinacional a través de un Buffer tri-estado para evitar cargar la compuerta OR.

Page 47: Circuitos Lógicos Combinacionales

47

LÓGICAS DE SALIDA DE UNA PAL

PAL (Programmable Array Logic).

Page 48: Circuitos Lógicos Combinacionales

48

Lógica de salida Combinacional Completa

Page 49: Circuitos Lógicos Combinacionales

49

REFERENCIA DE UNA PAL

PAL (Programmable Array Logic).

N° DE ENTRADASSALIDAS EN ESTADO

ACTIVO BAJON° DE SALIDAS

LÓGICA DE ARREGLO PROGRAMABLE

Page 50: Circuitos Lógicos Combinacionales

50

REFERENCIAS ESTÁNDAR

Configuraciones de salida más comunes:• H: salida a nivel lógico alto• L: salida a nivel lógico bajo• P: nivel lógico programable• R: salida por registro• RA: salida por registro asíncrono•V: salida con producto de términos versátil•VX: salida con producto de términos versátil con XOR• X: salida por XOR con registro•XP:salida por XOR con polaridad programable

Page 51: Circuitos Lógicos Combinacionales

51

Page 52: Circuitos Lógicos Combinacionales

52

GAL (Matriz Genérica programable)

Semejantes a las PAL en cuanto a estructura: Contiene un arreglo AND

programable y un arreglo OR fijo. Re-programables por celdas

E2CMOS, a diferencia de las PAL (fusibles)

Posee una macrocelda de salida(OLMC: Output logic macrocells) que puede ser programada con lógica combinacional o secuencial, la cual no posee las PAL.

Page 53: Circuitos Lógicos Combinacionales

53

DIAGRAMA DE BLOQUES DE UNA GAL

GAL (Matriz Genérica

programable)

Típicamente n >8 y m > 8.

Page 54: Circuitos Lógicos Combinacionales

54

GAL (Matriz Genérica

programable)Bloque de entrada

Page 55: Circuitos Lógicos Combinacionales

55

GAL E2CMOS

En una GAL el fusible se reemplaza por una celda CMOS eléctricamente borrable (E2CMOS o EECMOS) y mediante programación se activa o desactiva cada celda.

Una celda activada conecta la correspondiente intersección entre la fila y la columna.

Page 56: Circuitos Lógicos Combinacionales

56

GAL (Matriz Genérica

programable)Programada

Page 57: Circuitos Lógicos Combinacionales

57

El número de términos producto que cada salida de la GAL maneja es fijo.

Ver ejemplo de la GAL 22V10

GAL (Matriz Genérica

programable)Bloque de salida

Page 58: Circuitos Lógicos Combinacionales

58

OLMC Típico(GAL 22V10)

GAL Matriz Genérica programable)

Bloque de Salida

Page 59: Circuitos Lógicos Combinacionales

59

Page 60: Circuitos Lógicos Combinacionales

60

GAL 22V10Multiplexor selector de salida:

- Multiplexor selector de salida: •Nivel de salida (S0)•Combinacional / secuencial (S1)

-Multiplexor de entrada/realimentación:• Señal externa (S1 “1”)• realimentación (S1 “0”)

Page 61: Circuitos Lógicos Combinacionales

61

REFERENCIA DE UNA GAL

N° DE ENTRADASCONFIGURACIÓN DE SALIDAS VARIABLES

N° DE SALIDAS

MATRIZ GENÉRICA PROGRAMABLE

GAL 22V10

GAL (Matriz Genérica

programable)

Page 62: Circuitos Lógicos Combinacionales

62

GAL 22V10

Page 63: Circuitos Lógicos Combinacionales

63

GAL 22V10

Diagrama de bloques

Entradas:Directas 12 Realimentadas 10Salidas: 10Posee además:•OLMC *Reset asíncrono•Preset síncrono

Page 64: Circuitos Lógicos Combinacionales

64

GAL 22V10

Page 65: Circuitos Lógicos Combinacionales

65

Page 66: Circuitos Lógicos Combinacionales

66

GAL (Matriz Genérica

programable)

GAL 22V10

Page 67: Circuitos Lógicos Combinacionales

67

GAL Comerciales

E2CMOS PLD Programable en Circuito

190 30, 35 24 ispGAL16Z8

E2CMOS FPLA 150 30, 35 24 GAL6001

E2CMOS PLD Universal 130 15, 20 28 GAL26CV12

E2CMOS PLD Universal 130 10, 15, 25

24 GAL22V10

E2CMOS PLD Universal 115 15, 20 24 GAL22RA10

E2CMOS PLD Genérica 55, 115 10, 15, 25

24 GAL22V8A

E2CMOS PLD Universal 115 15, 20 20 GAL18V10

E2CMOS PLD Genérica 55, 115 10, 15, 25

20 GAL16V8A

Características ICC (mA)

tPD Número de Pines

Referencia

Page 68: Circuitos Lógicos Combinacionales

68

Tecnología EPROMArreglo de transistor MOS

con doble compuerta

Page 69: Circuitos Lógicos Combinacionales

69

Tecnología EPROM

Una celda EPROM es un arreglo de transistor MOS con doble compuerta.

La compuerta flotante es puesta entre la compuerta de control del transistor MOS normal y el canal.

En estado sin programar, la compuerta flotante está descargada y el transistor puede ser llevado a ON y OFF de acuerdo con el voltaje aplicado en la compuerta de control.

Para programar la celda un voltaje alto (14 V, por ejemplo) es aplicado a la compuerta de control, y al mismo tiempo el drenador del transistor es puesto a 12 voltios.

Esto produce un campo eléctrico muy grande y alto flujo de corriente entre la fuente y el drenador.

Page 70: Circuitos Lógicos Combinacionales

70

Tecnología EPROM El gran campo E en el drenador produce una deflexión en dicha

región y acelera electrones a alta velocidad y una pequeña fracción de éstos atraviesan la delgada región de óxido y son atrapados por le compuerta flotante.

Debido a que la compuerta se encuentra rodeada por una región aislante, ésta queda “permantentemente” (10 años o más dependiendo de la temperatura de trabajo) cargada.

Las celda se puede borrar por exposición del chip a luz ultravioleta, al excitar los electrones de la compuerta flotante éstos son llevados al sustrato y el resultado es un borrado del chip.

El chip EPROM es típicamente guardado en un encapsulado que le permite a la luz ultravioleta incidir sobre la compuerta. En el caso de que el encapsulado no le permita, dicho chip será programable una sola vez (Aun sin funcionar con fusible)

Page 71: Circuitos Lógicos Combinacionales

71

Tecnología EEPROM

Page 72: Circuitos Lógicos Combinacionales

72

Tecnología EPROM

La celda EPROM se constituye a través de una estructura de compuerta flotante con un control de compuerta sobre ella

La figura anterior muestra una vista superior de dicha celda y la estructura física requerida para escribir y borrar.

En la región de tunel , el dieléctrico entre la compuerta flotante y el sustrato es muy delgado (100 Amstrongs o menos)

Cuando el voltaje para programar es aplicado a través de la la delgada región, los electrones fluyen hasta la compuerta flotante por el mecanismo de efecto túnel.

Dicho efecto puede ser reversible y la celda es eléctricamente borrada al aplicar un voltaje contrario al aplicado para escribir. Una celda de tecnología EEPROM puede consumir el doble de área que una de tecnología EPROM; reduciendo de esta manera la capacidad de integración en un integrado.