Paula Andrea Pacheco Escalante

2015TALLER 2 Organización De

Computadores

TALLER 2

Paula Andrea Pacheco Escalante

Ricardo David Galezo Arango

Docente

Universidad de CartagenaFacultad de IngenieríaIngeniería de Sistemas

2015

TALLER 2

1. Obtener información acerca de las especificaciones del bus PCI y productos basados en el mismo en PCI Special Interest Group.

R:/ Especificaciones:

Bus PCI no depende del reloj de la CPU, porque está separado de ella por el controlador del bus. Emplea un conector estilo Micro Channel de 124 pines, El límite práctico en la cantidad de conectores para buses PCI es de tres.

2. Dibuje y explique un diagrama de tiempos para una operación de escritura en un bus PCI.

R: / Bus PCI

El bus PCI (Peripheral Component Interconnect), Interconexión de Componente Periférico es un bus propuesto recientemente, de ancho de banda elevado, independiente del procesador. Comparado con otros buses, el PCI proporciona mejores prestaciones para E/S de alta velocidad. El estándar actual permite el uso de 64 líneas de datos a 33 MHz, para una velocidad de transferencia de 264 MB/s, ó 2.112 GB/s. El PCI ha sido diseñado para ajustarse, económicamente, a los requisitos de E/S de los sistemas actuales; se implementa con muy pocos circuitos integrados y permite que otros buses se conecten a él.

El PCI está diseñado para permitir una cierta variedad de configuraciones basadas en microprocesadores, incluyendo sistemas tanto de uno como de varios procesadores. Utiliza temporización síncrona y un esquema de arbitraje centralizado.

El bus PCI puede configurarse como un bus de 32 ó 64 bits. Las 50 líneas de señal obligatorias se dividen en los grupos funcionales siguientes:

· Terminales de sistema: Constituidas por las señales de reloj y reinicio.

· Terminales de direcciones y datos: Incluye 32 líneas para datos y direcciones multiplexadas. Las otras líneas del grupo se utilizan para interpretar y validar las señales correspondientes a datos y direcciones.

· Terminales de control de interfaz: Controlan la temporización de las transferencias y proporciona coordinación entre los que la inician y los destinatarios.

· Terminales de arbitraje: Estas no son líneas compartidas. Cada maestro del PCI tiene su propio par de líneas que lo conectan directamente al árbitro del bus PCI.

· Terminales para señales de error: Indican errores de paridad u otros.

Además la especificación PCI define 50 señales opcionales, divididas en los siguientes grupos funcionales:

· Terminales de interrupción: Para los dispositivos PCI que deben generar peticiones de servicio. Cada dispositivo PCI tiene su propia línea conectada a un controlador de interrupciones.

· Terminales de soporte de cache: Para permitir memorias cache en el bus PCI asociadas a un procesador o a otro dispositivo.

· Terminales de extensión a bus de 64 bits: 32 líneas multiplexadas para dirección y datos y se combinan con las líneas obligatorias de dirección y datos. Hay dos líneas que permiten que dos dispositivos PCI se pongan de acuerdo para usar los 64 bits.

· Terminales de prueba (JTAG / Boundary Scan): estas líneas se ajustan al estándar IEEE 149.1 para la definición de procedimientos de prueba.

3. Investigue como está organizada la memoria caché en el PENTIUM II y el PowerPC

R:/ El microprocesador es el corazón del ordenador, aunque sea en el sentido metafórico del término, ya que es el que constituye la base sobre la que funciona el resto del sistema. Un buen procesador puede hacer un buen sistema aún mejor; un mal procesador puede arruinar el funcionamiento del sistema operativo.

En la actualidad, bajo el nombre Pentium se engloban cuatro procesadores distintos: Pentium, Pentium Pro, Pentium con MMX y Pentium II. Al contrario que en el caso del PowerPC, la arquitectura Pentium se basa en la misma tecnología CISC de los modelos anteriores de Intel; es decir, ofrece un conjunto de instrucciones complejo que es compatible con el 80486 y anteriores . Para conseguir una ampliación de su velocidad de procesador, el Pentium original utiliza lo que se conoce como tecnología superes calar.

El Pentium MMX, el siguiente paso en la evolución, ofrece mejoras de prestaciones en diversos aspectos, como una cache doble para instrucciones y datos, un sistema de predicción de saltos que permite determinar la dirección resultante de una bifurcación del programa en ejecución y cargar la instrucciones resultantes en la cache antes de que sean necesarias . Pero las mejoras más importantes, que son las que le dan el apelativo MMX por su orientación multimedia, son la implementación de 57 nuevas instrucciones orientadas a este área y la incorporación del sistema SIMD, que permite ejecutar la misma operación sobre diversos datos simultáneamente, lo que permite ahorrar un gran número de ciclos de reloj .

El Pentium Pro, tercero en la gama, expandió aún más esta arquitectura con un tercer canal de ejecución de instrucciones que le posibilita para ejecutar tres operaciones simultáneamente en el caso más óptimo. Además incorpora una memoria cache de segundo nivel integrada con el procesador que acelera el acceso a las instrucciones y datos. Un sistema de predicción de ejecución más avanzado que el incorporado en el Pentium MMX que incluye análisis del flujo de datos, predicción múltiple de saltos y ejecución especulativa le permite alcanzar rendimientos muy superiores a los del Pentium normal.

El Pentium II, última incorporación hasta ahora de esta familia de procesadores, proporciona los avances propios del Pentium II junto con las extensiones multimedia del Pentium MMX.

Arquitectura PowerPC

El Power original es una arquitectura basada en varios circuitos, mientras que el PowerPC es una versión reducida de la misma arquitectura para funcionar en un único circuito. Los microprocesadores PowerPC están diseñados y fabricados por la denominada PowerPC Alliance, coalición formada por IBM, Apple y Motorola.

Diseños de placa

Aunque se trate del corazón del ordenador, el procesador no es la única pieza clave de este producto. Incluso como ha demostrado Apple en el cambio de los Macintosh con procesador Motorola 680x0 a PowerPC, es posible que un cambio de esta envergadura resulte transparente para el usuario.

A nivel de procesador puro, el PowerPC demuestra en las medidas un mejor rendimiento en todas las operaciones. Pero más allá de eso, la arquitectura PowerPC está preparada directamente para funcionar en sistemas multiprocesador con un máximo de cuatro circuitos cooperando entre sí, mientras que en el caso del Pentium II esta organización abarca un máximo de dos circuitos. Los sistemas operativos empleados por los usuarios, ya se trate del uso de sistemas operativos Mac OS o Windows 95, no permiten aprovechar las capacidades que estos procesadores ofrecen.

PowerPC: La potencia de la arquitectura PowerPC se basa en dos pilares fundamentales: por un lado ofrece un rendimiento superior frente al Pentium, dado que las instrucciones RISC son más cortas y se pueden ejecutar en un menor número de ciclos de reloj ( en el caso del PowerPC esta cifra es de hasta tres instrucciones por ciclo de reloj, mientras que en el caso del Pentium, el máximo es de dos instrucciones por ciclo de reloj, siempre y cuando no exista dependencias de resultados entre ambas instrucciones ) .

La memoria caché interna (tanto de instrucciones como de datos) ha sido otro de los aspectos mejorados en esta versión del procesador, al disponer de 16 KB de memoria cache asociativa de cuatro vías.

4. Por qué las RAM han sido tradicionalmente organizadas en sólo un bit por chip mientras que las ROM están normalmente organizadas en múltiples bits por chip?

Organización interna de los chips de memoria: Una celda de memoria es capaz de almacenar un bit de información. Por lo general, varias celdas se organizan en forma de arreglo. Las memorias semiconductoras pueden dividirse en: de tipo bipolar y de MOS(Metal Oxide Semiconductor – semiconductor de óxido metal). Sin embargo, debe observarse que éstas no son de ninguna manera las únicas posibilidades. Existen muchas otras configuraciones de celdas que representan distintos equilibrios entre varios diseños.

Memoria de acceso aleatorio o RAM: Es la memoria basada en semiconductores que puede ser leída o escrita por el microprocesador u otros dispositivos de hardware. Es un acrónimo del inglés Random Access Memory, el cual es bastante inadecuado puesto a que todas las pastillas de memoria son accesibles en forma aleatoria, pero el término ya se ha arraigado. El acceso a posiciones de almacenamiento se puede realizar en cualquier orden. Actualmente la memoria RAM para computadoras personales se suele fabricar en módulos inestables llamados SIMM.

SIMM (Single In-line Memory Module): Consta de una pequeña placa de circuito impreso con varios chips de memoria integrados.

5. En casi todos los sistemas que tienen módulos de DMA, el acceso del módulo de DMA a memoria principal tiene más prioridad que el acceso de la CPU a memoria principal. Por qué?

Algunos dispositivos de entrada/salida envían datos a la memoria más rápido de lo que el microprocesador puede manejar. El controlador de DMA (Direct Memory Access) es un circuito integrado dedicado que puede enviar y recibir datos más rápido que el microprocesador. Luego, dispositivos como discos ópticos y magnéticos utilizan este integrado para acceder a la memoria del sistema.

El controlador de DMA (Direct Memory Access) toma prestado los buses de datos, de direcciones y de control del sistema y envia un número programado de bytes desde un dispositivo de entrada/salida hasta la memoria.

El acceso directo a memoria (DMA, del inglés Direct Memory Access) permite a cierto tipo de componentes de ordenador acceder a la memoria del sistema para leer o escribir independientemente de la CPU principal. Muchos sistemas hardware utilizan DMA, incluyendo controladores de unidades de disco, tarjetas gráficas y tarjetas de sonido. DMA es una característica esencial en todos los ordenadores modernos, ya que permite a dispositivos de diferentes velocidades comunicarse sin someter a la CPU a una carga masiva de interrupciones.

Una transferencia DMA consiste principalmente en copiar un bloque de memoria de un dispositivo a otro. En lugar de que la CPU inicie la transferencia, la transferencia se lleva a cabo por el controlador DMA. Un ejemplo típico es mover un bloque de memoria desde una memoria externa a una interna más rápida. Tal operación no ocupa el procesador y como resultado puede ser planificado para efectuar otras tareas. Las transferencias DMA son esenciales para aumentar el rendimiento de aplicaciones que requieran muchos recursos.

Cabe destacar que aunque no se necesite a la CPU para la transacción de datos, sí que se necesita el bus del sistema (tanto bus de datos como bus de direcciones), por lo que existen diferentes estrategias para regular su uso, permitiendo así que no quede totalmente acaparado por el controlador DMA.

6. Indique las razones por las que el tamaño de página en un sistema de memoria virtual no debe ser ni muy grande ni muy pequeño.

En la paginación, se debe cuidar el tamaño de las páginas, ya que si éstas son muy pequeñas el control por parte del sistema operativo para saber cuáles están en RAM y cuales en disco, sus direcciones reales, etc.; crece y provoca mucha `sobrecarga' (overhead). Por otro lado, si las páginas son muy grandes, el overhead disminuye pero entonces puede ocurrir que se desperdicie memoria en procesos pequeños. Debe haber un equilibrio.

Uno de los aspectos más importantes de la paginación, así como de cualquier esquema de memoria virtual, es la forma de traducir una dirección virtual a dirección real.