Semana 5 - Lecciones

5 CIRCUITOS SECUENCIALES5 .1Elena ValderramaUniversidad Autónoma de Barcelona

5 .1Motivación

Los circuitos combinacionales no nos permiten hacer cosas como éstas … “quiero que cuando se detecte un valor determinado en las entradas del circuito se inicie una

i d i (1) i d l d (2) i ió b l dserie de acciones que (1) enciendan una luz verde, (2) a continuación abran la puerta de acceso al garaje, (3) y luego, si pasados 2 min no he recibido una cierta señal de entrada, se active una alarma sonora”

“abre la puerta cuando el usuario haya teclado el código 1557 en el teclado de seguridad”abre la puerta cuando el usuario haya teclado el código 1557 en el teclado de seguridad

“avisa cuando llegue una secuencia 1000”

“ i l i i ñ l d lid i l 1 d 10 d ” “quiero que el circuito me genere una señal de salida igual a 1 cada 10 segundos”

…

CIRCUITOS SECUENCIALES2

5 .11. Sistemas secuencialesCircuitos digitales con capacidad de memoria:

La salida en un instante t depende de las entradas en t, t-1, t-2, etc. Son capaces de generar secuencias Son capaces de generar secuencias.

Circuito Circuito x y

Circuito combinacional ……

secuencialsecuencialx y

Circuito secuencial

Circuito secuencialx y

3

5 .11. Sistemas secuencialesCircuitos digitales con capacidad de memoria: ¿CÓMO?

Circuito combinacional


……

4

5 .11. Sistemas secuencialesCircuitos digitales con capacidad de memoria: ¿CÓMO?



……

MemoriaMemoria

…MemoriaMemoria…

5

5 .11. Sistemas secuenciales: Concepto de ESTADO



……

ESTADO SIGUIENTE

ESTADO ACTUAL

MemoriaMemoria


6

5 .11. Sistemas secuenciales

CIRCUITO SECUENCIAL



……

SALIDAS ENTRADAS

ESTADO SIGUIENTE

ESTADO ACTUAL

EXTERNASEXTERNAS

MemoriaMemoria


7

5 .12. Sincronización: Circuitos secuenciales síncronos

¿Qué significa t, t-1, t-2,… etc.? ¿Significa t-1 el instante de tiempo t menos 1 segundo?, ¿o menos 1 minuto?...

Voltaje(valor lógico )

1

tiempo

0

8




1

tiempo

0

tt-1t-2 t+1 …

9




01

tiempo

0

Flanco de subida Pulso positivociclo

Pulso negativoPeriodo=TF i 1/T

subida p

Frecuencia=1/T

10


Periodo1 msec (milisegundo) = 10-3 sec.1 μseg (microsegundo) 10-6 sec

Frecuencia1Hz = 1 ciclo/sec1 KHz (kiloHertzio) = 103 Hz1 μseg (microsegundo) = 10 6 sec.

1 nsec (nanosegundo) = 10-9 sec.1 psec (picosegundo) = 10-12 sec.…

1 KHz (kiloHertzio) = 103 Hz.1 MHz (megaHertzio) = 106 Hz.1 GHz (gigaHertzio) = 109 Hz.1 THz (teraHertzio g) = 1012 Hz.

Flanco de subida Pulso positivociclo

…

Pulso negativoPeriodo=TF i 1/T

subida p

Frecuencia=1/T

11

5 .1Pregunta

¿Cual es el periodo de una señal de reloj de 20 GHz?

1 20 msec1. 20 msec2. 50 msec3. 20 microsec4. 50 microsec5. 20 psec6. 50 psec

12

3. Circuito secuencial5 .1

CIRCUITO SECUENCIAL


……

ESTADOESTADO

SALIDAS EXTERNAS

ENTRADAS EXTERNAS …

ESTADO SIGUIENTE

ESTADO ACTUAL

Memoria… Δ

Δ

CK

13

RESUMEN5 .1

1. Necesidad de otro tipo de circuitos además de los combinacionales.2. Circuitos secuenciales.3 C d d d l i i ( i )3. Concepto de estado del circuito (memoria).4. Concepto de sincronización. Señal de reloj CK.

14

5 2 DESCRIPCIÓN FUNCIONAL EXPLÍCITA DE CIRCUITOS SECUENCIALES

5 .2Elena ValderramaUniversidad Autónoma de Barcelona

5 .21. Grafos de comportamiento

Un grafo de comportamiento es un conjunto de nodos y arcos tales que los nodos representan los estados de un circuito secuencial y los arcos representan los cambios de estadoestado.

16

5 .21. Grafos de comportamiento

Un grafo de comportamiento es un conjunto de nodos y arcos tales que los nodos representan los estados de un circuito secuencial y los arcos representan los cambios de estadoestado.

Q0

X=1……

Q1

X=2X=3

X=1, X=2 o X=3Circuito

combinacional …Q2 X=1 o X=2

X=0

Memoria… Δ

Δ

17

5 .22. Máquinas de Moore y de Mealy

¿Qué pasa con las salidas Y del circuito?: Dos posibilidades…

Q0

X=1, Y=1

X=1 X=2 o X=3; Y=0

Q0Y=1

X=1

X=1 X=2 o X=3

Q1

Q

X=2,Y=0

X=3, Y=0X=1, X=2 o X=3; Y=0

Q1Y=0

Q2

X=2X=3

X=1, X=2 o X=3

Q2 X=1 o X=2; Y=1

X=0, Y=0

Q2Y=1 X=1 o X=2

X=0

MÁQUINA DE MOORE MÁQUINA DE MEALYMÁQUINA DE MOORE MÁQUINA DE MEALY

18

5 .2Ejemplo OBJETIVO: OBJETIVO: Describir el funcionamiento de un circuito secuencial capaz de controlar el

movimiento de un robot-escoba (simplificado)

El b t ti d d t t b tá l d l t d El robot tiene un sensor que, cuando detecta un obstáculo delante deél, genera una señal OB=1.

El robot es capaz de avanzar recto o de girar 90º a derecha o izquierda(se para manualmente accionando un interruptor)(se para manualmente accionando un interruptor).

El sistema que queremos describir debe decidir, en función de laentrada OB, si el robot debe avanzar, girar a la derecha o girar a laizquierda según la regla siguiente:izquierda según la regla siguiente:

Cuando el robot detecta un obstáculo va girando a la derecha hasta que deja de detectardicho obstáculo, momento en el que comienza a avanzar en línea recta. La siguiente vez quedetecta un obstáculo el robot gira en sentido contrario a cómo lo hizo anteriormente esdetecta un obstáculo, el robot gira en sentido contrario a cómo lo hizo anteriormente, esdecir, si antes giró a la derecha ahora girará a la izquierda y viceversa.

19

5 .2Ejemplo

¿Cuántos estados necesitaremos?Circuito

combinacional ¿Cuántos estados necesitaremos?co b ac o a

Memoria

…… Δ

Δ

OB=1 : Detectado obstáculoOB 1 : Detectado obstáculoRR : Girar a la derecha (Rotate Right)RL : Girar a la izquierda (Rotate Left)

20

5 .2Ejemplo

¿Cuántos estados necesitaremos?: 4 S S S SCircuito

combinacional ¿Cuántos estados necesitaremos?: 4, SAL, SAR,SRR,SRLco b ac o a

Memoria

…… Δ

Δ


OB=1 : Detectado obstáculo

4 estados (SAR, SAL, SRR, SRL)


OB 1 : Detectado obstáculoRR : Girar a la derecha (Rotate Right)RL : Girar a la izquierda (Rotate Left)

21

Circuito combinacional …

MemoriaMemoria…

22

5 .2Ejemplo



…… Δ

SAL, SRR, SRL)Δ

23

5 .2Ejemplo

OB=0Circuito

combinacional

SAR

RR=RL=0OB=0 OB=1OB=1 OB=14 estados (SAR,

SAL, SRR, SRL)

…… Δ

SRR

RR,RL=10SRL

RR,RL=01OB=0

OB=1

SAL, SRR, SRL)Δ

SAL

RR=RL=0OB=0

24

5 .2(EJERCICIO)

DETECTOR DE PARIDAD IMPAR:

Construir el grafo de comportamiento de un circuito secuencial con una entrada X por la que recibe una secuencia continua de 0s y 1s y una salida Y que toma en valor uno cuandoque recibe una secuencia continua de 0s y 1s, y una salida Y que toma en valor uno cuando el número de 1s que le ha llegado por la entrada es un número impar

25

5 .2(SOLUCIÓN DEL EJERCICIO)

DETECTOR DE PARIDAD IMPAR:

Construir el grafo de comportamiento de un circuito secuencial con una entrada X por la que recibe una secuencia continua de 0s y 1s y una salida Y que toma en valor uno cuandoque recibe una secuencia continua de 0s y 1s, y una salida Y que toma en valor uno cuando el número de 1s que le ha llegado por la entrada es un número impar.

¿Cuántos ESTADOS?: SPAR, SIMPAR (→ 1 flip flop) X=0¿Cuántos ESTADOS?: SPAR, SIMPAR (→ 1 flip flop)SPARY=0

X 1 X=1

SIMPARY=1

X=1 X=1

X=0 Y 1X=0

26

5 .23. Tablas de estado y de salida

Todo grafo de comportamiento puede representarse por dos tablas: La tabla de estados y la tabla de salidas.

La tabla de estados refleja cómo evolucionan los estados del circuito: Estado siguiente en función del estado actual y de las entradas.


……

… La tabla de salidas especifica el valor toman las salidas

en cada momento.

MOORE: Salidas en función del estado actual

Memoria… Δ

Δ

MEALY: Salidas en función del estado actual y de las entradas.

27


S

OB=0

SAR

RR=RL=0

SRRSRL

OB=0 OB=1OB=1 OB=1

RR,RL=10RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

28


S

OB=0 Estado actual

Entradas:OB

Estado siguiente

TABLA DE ESTADOS

SAR

RR=RL=0

SRRSRL

OB=0 OB=1OB=1 OB=1

actual OB siguiente

SAR 0 SAR SAR 1 SRL

SRR 0 SAR

Estado actual

Salidas:RR RL

S 0 0

TABLA DE SALIDAS

RR,RL=10RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

SRR 0 SAR

SRR 1 SRR

SAL 0 SAL S 1 S

SAR 0 0SRR 1 0 SAL 0 0 S 0 1SAL 1 SRR

SRL 0 SAL SRL 1 SRL

SRL 0 1

(Las tablas de estado y de salidas nos permitirán, más adelante, implementar el circuito secuencial con componentes del catálogo) 29

Pregunta5 .2

Marca las afirmaciones correctas referentes al grafo siguiente:

1 El grafo refleja un circuito con 3 estados 1 entrada y 1 salidaX=1, Y=1

1. El grafo refleja un circuito con 3 estados, 1 entrada y 1 salida 2. El grafo refleja un circuito con 3 estados, 2 entradas y 2 salidas 3. Es una máquina de Moore4. Es una máquina de Mealy

Q0

X=0, Y=0X=0, X=1; Y=0

Q1

Q2 X=1; Y=1

X=0, Y=0

30

5 .2Pregunta

Construye la tablas de estados y de salidas y marca las afirmaciones correctas

1. La tabla de estados tiene 3 filas y 3 columnas X=1, Y=1y2. La tabla de estados tiene 6 filas y 3 columnas3. La tabla de salidas tiene 3 filas y 2 columnas4. La tabla de salidas tiene 6 filas y 3 columnas

Q0

X=0, Y=0X=0, X=1; Y=0

Q1

Q2 X=1; Y=1

X=0, Y=0

31

5 .2

X=1, Y=1Estado Entrada Salida Estado

Q0

X=0, Y=0X=0, X=1; Y=0

EstadoActual

t adaX

Sa daY

EstadoSiguiente

Q0 0 0 Q2 Q0 1 1 Q0

Q1

Q2 X=1; Y=1

Q1 0 0 Q0 Q1 1 0 Q0 Q2 0 0 Q2

X=0, Y=0 Q2 1 1 Q1

32

5 .2RESUMEN

1. Representación funcional exhaustiva de máquinas secuenciales.2. Grafos de comportamiento.3 Máq inas de Moore de Meal3. Máquinas de Moore y de Mealy.4. Tablas de estados y tablas de salidas.

33

5 .2

34

5 3 COMPONENTES : BIESTABLES5 .3Elena ValderramaUniversidad Autónoma de Barcelona

5 .31. Componentes del catálogo Componentes capaces de almacenar un bit de información Nombre genérico : Biestables o Elementos de Memoria

36

1. Componentes del catálogo 5 .3

Componentes capaces de almacenar un bit de información

Nombre genérico : Biestables o Elementos de Memoria

Punto de memoria

0 10

1 0

11

22

ESTADO 0 ESTADO 1

37

1. Componentes del catálogo 5 .3

0

1 0

11

1 02

ESTADO 0 ESTADO 1

1b1D Q

2b2

Load Q

38

1.a Biestable D5 .3

1b1D Q D Q

2b2

Load QLoad Q

BIESTABLE D

39

1.a Biestable D5 .3

1b1D Q D Q

2b2

Load QLoad Q

BIESTABLE D

Load D Q QΔ 0 x x Q

Ecuación característica: Estado siguiente cuando Load=1

0 x x Q

1 0 x 0 1 1 x 1

DDQfQ ==Δ ),(

40

1.b Otros biestables5 .3

Biestable Equació característicaEcuación característicaBiestable

S=R=1 prohibit

41

2. Latches y flip-flops5 .3

Dependiendo del momento en el que el dispositivo puede cambiar de estado, los biestables se clasifican en LATCHES o FLIP-FLOPS.

Latch: El biestable puede cambiar de valor durante todo el tiempo en el que la Latch: El biestable puede cambiar de valor durante todo el tiempo en el que la señal de sincronización está a 1.

Flip-flop: El biestable puede cambiar de valor durante los flancos de subida de la señal de sincronización.

D QH D QD Q

LoadQLA

TCH D Q

Q

FF Load

42


D Q

LoadATC

H D Q

FF LoadQLA Q

Load

Load

43


D Q

LoadATC

H D Q

FF LoadQLA Q

Load

Load Load

44


D Q

LoadATC

H D Q

FF LoadQLA Q

Load

Load Load

45

Pregunta5 .3

El latch de la figura nunca puede cambiar de estado si:

1 La salida Q está a 01. La salida Q está a 0

2. La señal ENABLE está a 0

3. La entrada D está a 0

D Q

ENABLEQ

D

4. En todos los casos anteriores

46

3. Entradas asíncronas de Set y Reset5 .3

Entradas cuyas señales tiene efecto inmediato sobre el estado del biestable, independientemente de la señal de sincronización:

R F l d d l bi bl 0 Reset : Fuerza el estado del biestable a 0

Set : Fuerza el estado del biestable a 1

D Q

Set ResetSet

CKQ

Reset

CK

D

Q

47

3. Entradas asíncronas de Set y Reset5 .3

Entradas cuyas señales tiene efecto inmediato sobre el estado del biestable, independientemente de la señal de sincronización:

R F l d d l bi bl 0 Reset : Fuerza el estado del biestable a 0

Set : Fuerza el estado del biestable a 0

D Q

Set ResetSet CRONOGRAMA

Los cronogramas fl l

CKQ

Reset

CK

D

reflejan el comportamiento del circuito a lo

largo del tiempo.

Q

48

Ejercicio5 .3

Completa (sobre papel) el siguiente cronograma:

ResetCKCK

X

Q0

Q1

Y 49

Solución del Ejercicio5 .3

Completa (sobre papel) el siguiente cronograma:

ResetCKCK

X

Q0

Q1

Y 50

RESUMEN5 .3

1. Qué son los biestables. Biestable de tipo D.2. Latches y flip-flops: Comportamiento del latch D y del flip-flop D3 C d i3. Cronogramas de tiempo.

51

5 .3

52

5 4 SÍNTESIS A PARTIR DE TABLAS5 .4Elena ValderramaUniversidad Autónoma de Barcelona

5 .4Recapitulando …

SAR

RR=RL=0

SS

OB=0

OB=0 OB=1OB=1 OB=1

Circuito ……

CIRCUITO SECUENCIAL

SRR

RR,RL=10SRL

RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

combinacional

ESTADO SIGUIENTE

ESTADO ACTUAL

SALIDAS EXTERNAS

ENTRADAS EXTERNAS

Memoria

…… Δ

Estado actual

Entradas:OB

Estado siguiente

SAR 0 SAR S 1 S

Estado Salidas:

TABLA DE ESTADOS

TABLA DE SALIDASCK

Δ

SAR 1 SRL

SRR 0 SAR SRR 1 SRR

SAL 0 SAL SAL 1 SRR

actual RR RL

SAR 0 0 SRR 1 0 SAL 0 0 SRL 0 1

SRL 0 SAL

SRL 1 SRL

54

1. ¿Flip-flops o latches?5 .4

Los latches son más sencillos de construir a nivel transistor (latches: 8 transistores si se utiliza lógica CMOS complementaria, flip-flops: el doble)

Los flip flops son más independientes de las posibles fluctuaciones de las señales de Los flip-flops son más independientes de las posibles fluctuaciones de las señales de entrada (flip-flops: sólo “ven” las entradas en el flanco de CK, latches: “ven” la salida durante todo CK=1)

UTILIZAREMOS FLIP FLOPS DE TIPO DUTILIZAREMOS FLIP-FLOPS DE TIPO D

Set

Ecuación característica: D Q

CKQ

R

Estado siguiente cuando CK=1

DDQfQ ==Δ ),(

Reset

55

2. Planteamiento del problema5 .4

Circuito……

1) ¿Cuántos flip-flops?2) ¿Cómo deben ser las funciones D y out ?

Circuito combinacional ……

DQ Δ 2) ¿Cómo deben ser las funciones Di y outi?ΔQ

DQ

QΔ …

Δ

Δ

ΔDQ

Q

Δ

El problema se ha reducido a la síntesis de un circuito combinacional56

3. Síntesis5 .4

1) ¿Cuántos flip-flops?Hemos de distinguir 4 estados distintos

SAR

RR=RL=0

SS

OB=0

OB=0 OB=1OB=1 OB=1

necesitamos 2 flip-flops para poder definir 4 estados globales del circuito (q1, q0)

TABLA DE ESTADOS

SRR

RR,RL=10SRL

RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

Estado actual

Entradas: OB

Estado siguiente

SAR 0 SAR SAR 1 SRL

S 0 S

Estado actual

Salidas:RR RL

TABLA DE SALIDASΔ

DQ

Q

Δ

SRR 0 SAR SRR 1 SRR

SAL 0 SAL SAL 1 SRR

SAR 0 0SRR 1 0 SAL 0 0 SRL 0 1

DQ

QΔ Δ

SRL 0 SAL SRL 1 SRL

57

3.1 Síntesis: ASIGNACIÓN DE ESTADOS5 .4

SAR

RR=RL=0

SS

OB=0

OB=0 OB=1OB=1 OB=1

ΔDQ

Q

DQ Δ

Δ

TABLA DE ESTADOS

SRR

RR,RL=10SRL

RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

Codificación con 0s y 1s de los estados globales del

QΔ Δ

Estado actual

Entradas:OB

Estado siguiente

SAR 0 SAR SAR 1 SRL

S 0 S

Estado actual

Salidas:RR RL

TABLA DE SALIDAScircuito

estado q1 q0 SSRR 0 SAR

SRR 1 SRR

SAL 0 SAL SAL 1 SRR

S 0 S


SAR

SRR

SAL

SRLSRL 0 SAL SRL 1 SRL

58

3.1 Síntesis: ASIGNACIÓN DE ESTADOS5 .4

SAR

RR=RL=0

SS

OB=0

OB=0 OB=1OB=1 OB=1

ΔDQ

Q

DQ Δ

Δ

TABLA DE ESTADOS

SRR

RR,RL=10SRL

RR,RL=01

SAL

RR=RL=0OB=0

OB=0OB=1

Codificación con 0s y 1s de los estados globales del

QΔ Δ

Estado actual

Entradas:OB

Estado siguiente

SAR 0 SAR SAR 1 SRL

S 0 S

Estado actual

Salidas:RR RL

TABLA DE SALIDAScircuito

estado q1 q0 S

estado q1 q0 S 0 0SRR 0 SAR

SRR 1 SRR

SAL 0 SAL SAL 1 SRR

S 0 S


SAR

SRR

SAL

SRL

SAR 0 0SRR 0 1SAL 1 0SRL 1 1

SRL 0 SAL SRL 1 SRL

59

3.2 Síntesis: Sustitución de códigos en las tablas5 .4

Estado actual

Entradas: OB

Estado siguiente

SAR 0 SAR d S lid

TABLA DE ESTADOS

TABLA DE SALIDAS TABLA DE ESTADOS TABLA DE SALIDASAR AR

SAR 1 SRL

SRR 0 SAR SRR 1 SRR

SAL 0 SAL

Estado actual

Salidas:RR RL

SAR 0 0 SRR 1 0 SAL 0 0

q1 q0 OB q1Δ q0

Δ

SAR 0 0 0 SAR 0 0 1 S 0 1 0

q1 q0 RR RLSAR 0 0 SRR 0 1 S 1 0SAL 0 SAL

SAL 1 SRR

SRL 0 SAL SRL 1 SRL

SAL 0 0SRL 0 1

SRR 0 1 0SRR 0 1 1 SAL 1 0 0 SAL 1 0 1

SAL 1 0SRL 1 1

estado q1 q0 SAR 0 0SRR 0 1

SRL 1 1 0 SRL 1 1 1

SAL 1 0SRL 1 1

60

3.3 Síntesis: Diseño del circuito5 .4

TABLA DE ESTADOS

q1 q0 OB q1

Δ q0Δ

SAR 0 0 0 0 0 S 0 0 1 1 1SAR 0 0 1 1 1 SRR 0 1 0 0 0 SRR 0 1 1 0 1 SAL 1 0 0 1 0 SAL 1 0 1 0 1SAL 1 0 1 0 1 SRL 1 1 0 1 0 SRL 1 1 1 1 1

TABLA DE SALIDAS

q1 q0 RR RL

SAR 0 0 0 0 SRR 0 1 1 0 SAL 1 0 0 0 AL

SRL 1 1 0 1

61

3.3 Síntesis: Diseño del circuito5 .4

62

4. Comentarios (1): Mealy5 .4

S0

a=0 / z=0

/

Estado a EstadoΔ z

S0 0 S0 0

S1

a=1 / z=0

/ 1

a=1 / z=1S0 1 S1 0

S1 0 S2 1 S1 1 S2 1

S2

a=x / z=1

a=0 / z=0

S2 0 S2 0 S2 1 S0 1

a 0 / z 0

63

4. Comentarios (2): Reset5 .4

Es conveniente añadir una señal de Reset que permita inicializar el circuito a un valor conocido en caso necesario.

64

Pregunta 15 .4

¿Cuántos estados lógicos tiene este circuito?

1. 12 22. 23. 44. Depende del valor que tomen A y B

65

Pregunta 25 .4

¿Qué tabla representa el comportamiento del circuito de la figura?

1 11. 12. 23. Ambas4. Ninguna

66

RESUMEN5 .4

67

5 .4

68

5 5 UN EJEMPLO DE SÍNTESIS5 .5Elena ValderramaUniversidad Autónoma de Barcelona

5 .5PlanteamientoSe desea diseñar un circuito capaz de sumar dos números de n bits A y B que le llegan por dos entradas serie inA e inB a razón de un bit por ciclo de reloj, como muestra el esquema:

0, an-1, an-2, …, a1, a0 inA

Sumador serie

>

0, bn-1, bn-2, …, b1, b0 sn, sn-1, …, s1, s0

CK

inA

inB S

Nota: Es necesario añadir un 0 en la posición más significativa de A y B debido a que el resultado de la sumaes un número de n+1 bits.

70

Pregunta 15 .5

El primer paso consiste en construir el grafo que comportamiento que describa correctamente los cálculos que debe hacer el circuito. Para ello lo primero que nos preguntamos es … ¿qué debería “recordar” el circuito para ser capaz de realizar la operación deseada?

d

an-1, an-2, …, a1, a0

bn 1, bn 2, …, b1, b0

inA

ino El valor de n Sumador serie

>

bn-1, bn-2, …, b1, b0 sn, sn-1, …, s1, s0

CK

inB So El valor de no La suma de la última pareja

ai+bi realizada

o El acarreo generado en la suma deo El acarreo generado en la suma de la última pareja ai+bi

o Nada, el sumador serie se puede i l t i itimplementar con un circuito combinacional

71

Pregunta 25 .5

En efecto, la respuesta correcta era “El acarreo generado en la suma de la última pareja ai+bi “. Por lo tanto, ¿cuántos estados necesitará nuestro circuito para poder realizar la operación deseada y, en consecuencia, cuantos flip flops necesitaremos para implementarlo?:

an-1, an-2, …, a1, a0 inAo 1 estado, 1 flip-flop

Sumador serie

>

bn-1, bn-2, …, b1, b0 sn, sn-1, …, s1, s0

CK

inB So 2 estados, 1 flip-flop

o 2 estados, 2 flip-flops

4 t d 4 fli flo 4 estados, 4 flip flops

72

Pregunta 35 .5

En efecto, la respuesta correcta era “2 estados, 1 flip flop “ (un estado para “recordar” que el acarreo es 0 y un estado para “recordar” que el acarreo es 1). Supongamos que llamamos C0 al estado que “recuerda” que el acarreo generado en la última suma era 0, y C1 al que recuerda que el último acarreo era 1. ¿Cuál de los siguientes grafos describe el funcionamiento del circuito?

o (1)

o (2)

o (3)

o Ninguno

73

Pregunta 45 .5

Tal como hemos definido el grafo de comportamiento, ¿Es una máquina de Moore o de Mealy?

o Mooreo Mealy

74

Pregunta 55 .5

Hemos decidido que el grafo que se muestra en la figura es el correcto, y que asignamos el valor 0 al estado C0 y 1 al estado C1. ¿Cuál de las siguientes tablas de transiciones y salidas corresponden a dicho grafo? (q es el estado del único flip flop necesario)p g (q p p )

o Tabla 1

T bl 2o Tabla 2

o Ambas

o Ninguna

75

Pregunta 65 .5

La respuesta correcta era la tabla 2. Construye, a partir de dicha tabla, las funciones booleanas correspondientes a la entrada D del flip-flop y a la salida S del circuito. Indica qué conjunto de ecuaciones es el correcto:

o

o

o

76

Pregunta 75 .5

Finalmente, dibuja el circuito resultante y marca cuál es el correcto:

o Ningunoo Ninguno

o (1)

o (2)

o (3)

77

RESUMEN5 .5

Habéis diseñado un sumador serie; espero que os haya sido útil para entender la síntesis de circuitos secuenciales.

78

Semana 5 - Lecciones

Documents

Transcript of Semana 5 - Lecciones