Ejemplos de Ejemplos de PCBPCBss, problemas de dise, problemas de diseo, o, PROYECTO 7SPROYECTO 7S

Por Richard Carrillo y Rodrigo Agis

rcarrillo@sevensols.com ragis@sevensols.com

rcarrillo@atc.ugr.es ragis@atc.ugr.es

Curso de diseo de PCB. Coordinador: Andrs, Roldn Aranda,

ETSIIT, saln de grados, de 16h a 17:30h

mailto:rcarrillo@sevensols.commailto:ragis@sevensols.commailto:rcarrillo@atc.ugr.esmailto:ragis@atc.ugr.es

Contenido1. La empresa (Rodrigo)

- Como surge 7S

- Lneas de trabajo

- Innovacin y tecnologa

2. Proyectos de diseo (Rodrigo)

- Sistema de localizacin de medicamentos para farmacias

- Tarjeta coprocesadora PCI Xirca V2

- Tarjeta coprocesadora PCI-Express Xirca V4

-

3. Consideraciones en el diseo de PCB con FPGA (Richard)

- Lneas de transmisin y ruteo de la seal

- Restricciones para la fabricacin

4. Tcnica de soldadura reflujo IR para BGA (Rodrigo)

Cmo surge 7S?Seven Solutions: nace hace dos aos como Spin-Off de la

Universidad de Granada.El equipo promotor:- 7 miembros (Ing. Electrnica, Ing. Informtica y Licenciados

en Fsica), cinco somos doctores.- (Actualmente somos 12 personas)- Perfil (Telecomunicaciones, Ing. Informtica y Electrnica)Know-How del grupo:- Investigacin (participado proyectos europeos

SPIKEFORCE, ECOVISION, SENSOPAC, DRIVSCO) - Somos expertos en: diseo de electrnica de propsito

especfico y arquitecturas de procesamiento de altas prestaciones (CPLD/FPGA Hardware Reconfigurable).

Lneas de trabajo.n Desarrollo de circuitos PCB de altas

prestaciones que incluyen FPGAs.n Desarrollo de CORES empotrados:

configuraciones de dispositivos FPGAn Consultora tecnolgica y estudios de

viabilidad en diversas reas:- Automatismos y Robtica- Visin artificial -> Sistemas de vigilancia

activa- Contamos con experiencia en patentes y

modelos de utilidad.

Innovacin y tecnolgican El producto estrella son los sistemas de procesamiento de

imgenes en tiempo real.

n Diseamos y utilizamos unidades de procesamiento de altas prestaciones (cores), unas 20 veces ms rpidas que los computadores actuales, que pueden empotrarse en PCBs con hardware reconfigurable.

Nostros diseamos nuestro propio hardware a medida que incluye FPGAs, procesadores de video, memoria DDR, SDRAM, SSRAM, Interfaces Ethernet GBit .

Ejemplo: seguimiento en tiempo real

Proyectos de diseo

Rodrigo Agis.

Sistema de localizacin de medicamentos para farmacias

Xirca V.2 Tarjeta coprocesadora PCI con FPGA de altas prestaciones

Tarjeta interface de vdeo con Xirca V.2

2 entradas de video analgico

2 salidas VGA

-Xirca V4: Tarjeta coprocesadoraPCI-Express

n Caractersticas:q VIRTEX4 FPGA:

XCV4FX60-10FFG1152.q 4 memorias SRAM de 72-

Mbit (2M x 36).q 2 Transceivers Ethernet

PHY 10/100/1000.q 2 memorias DDR de 512Mb.q 2 memorias Flash de 32MB.q PCIe 1x.q CPLD Arbitro del Bus local. q 4-Kb IIC EEPROM.q Oscilador de 125 MHz, 66

MHz y de 50 MHz.q 2 LEDs y 2 pulsadores.q Rocket IO transceivers

(SMA) 10 Gbps.q Puerto de configuracin

JTAG.q 20 pins de expansin.q 1 LCD de 2 lneas de 8

caracteres.q 1 Speaker.

- Xirca V4: Tarjeta coprocesadora PCI-Express

- Demo Xirca V4: Tarjeta coprocesadora PCI-Express

Placa de sensores y motores: Sensores de luz (clulas solares), sensores de temperatura, resistencias para calentar, ventilador para enfriar, motor de giro continuo de placas solares

Tarjeta para experiencias de control en docencia

Tarjeta interfaz entre telfono y mp3 (diseo a medida para Parque de las Ciencias)

n Plataforma de procesamiento de video.n Caractersticas:

q SPARTAN3 FPGA: XC3S1000-FGG456-4C.q 1 memoria SRAM de 18-Mbit (512K x 36).q Transceiver Ethernet PHY 10/100/1000.q Conector de expansin LDVS.q Cmara VS6524.q 4-Kb IIC EEPROM.q Oscilador de 125 MHz y de 50 MHz.q 4 LEDs y 3 pulsadores.q Salida VGA.q Plataforma flash de reconfiguracin.q Puerto de configuracin JTAG.

Placapta: tarjeta para procesamiento de vdeo con conexin Ethernet Gigabit

SERBA: Sistema porttil de ayuda para invidentes

- E/S vdeo analgico

- Salida Vdeo digital

Demo SERBA: Sistema porttil de ayuda para invidentes con baja visin

SERBA: Sistema portable de ayuda para invidentes

Al ser dispositivo portable -> gran importancia temas de consumo

Alimentacin mediante Bateras de polmeros de ltio

SERBA: definicin de planos de alimentacin (analgica/digital)

12

3

4

56

7

1-> 1.8v, 4-> 1.2 V, 7-> 2.5V, 8->5V, 9->3.3V (digital)

2-> 3.3V convertidor de vdeo D -> RGB (alimentacin analgica filtrada)

3-> 5v convertidor RGB >VC (alimentacin analgica filtrada)

89

Consideraciones en el diseo de un PCB con FPGA

Richard Carrillo.

Consideraciones en el diseo de un PCB con FPGAn Filtrar y distribuir equitativamente la energa a todos los

dispositivos para reducir el ruidon Usar las tcnicas de ruteo recomendadas para las

seales, incluyendo las de reloj y las diferencialesn Ajustar la impedancia y evaluar los esquemas de

terminacinn Terminar las lneas de transmisin de seales para

disminuir la reflexin de la sealn Minimizar el cross-talk entre pistas paralelasn Reducir los efectos del rebote de masa

Sistema de distribucin de energa en PCB con FPGA

Introduccin

n En la FPGA puede ser implementado un nmero casi infinito de aplicaciones -> no sabemos cuales sern los transitorios en la demanda de corriente -> considerar el peor caso

n No se deben exceder los lmites del dispositivoq Ruido en la alimentacin (< 10% de Vcc nominal)q Rebotes en la masa

Caractersticas de los condensadores en el desacoplon La resistencia inductancia equivalente serie

(ESL) es tan importante como la capacidadq -> depende del encapsulado -> elegir el menor

para una capacidad dada

Frecuencia efectiva del condensador

n A la inductancia parsita en el montaje del condensador contribuye:q Inductancia parsita del condensadorq Inductancia de las pistas y huellasq Inductancia de la va (0.3nH - 1.5nH) en PCB de 1,6mmq Inductancia de los planos de alimentacin

Inductancia del montaje del condensador

n La inductancia del camino de la corriente es proporcional al rea del bucle -> minimizarla

Inductancia del montaje del condensador (II)

n No compartir una va con varios condensadores

Colocacin de los condensadoresn Para que el condensador compense las

variaciones en la alimentacin, primero stas tienen que llegar al condensador y volverq Colocar el condensador al menos a una dcima

parte de un cuarto de onda de las frecuencias que se van a filtrar

Nmero de condensadoresn Primera aproximacin: un condensador por

patilla de alimentacin utilizadaq Para determinar esta utilizacin, consideramos

las simultaneously switching outputs (SSO): el nmero de salidas que cambian simultneamenteen un margen de 10ns

Ejemplo: Usando una XC2V3000 encapsulado FF1152

Usamos 80 patas de E/S del banco 0, configuradas como 3.3V LVCMOS 12mA Fast driver. Hoja de caractersticas de la FPGA: SSO = 10 / par de patas Vcc-GND

Hay 13 patas Vcco por banco -> Lmite 13*10=130 patas de E/S

Usamos 80 patas -> Porcentaje de banco usado: 80/130=62%Nmero de condensadores: 13cond/pata*62%=8condensadores

Nmero de condensadores (II)n Se desea una impedancia en la alimentacin baja

y plana en frecuencias de 500KHz a 500Mhzq Debe haber condensadores con cada orden de

magnitud de capacidad: de 1nF a 4700nFq Condensadores de baja capacidad tienen menos

impacto -> se dobla el nmero de condensadores en cada dcada conforme se reduce la capacidad

q Condensadores de tntalo, electrolticos o OS-CON -> baja ESR -> validos para un gran rango de frecuencias

Simulacin

LMOUNT=

0,8nH0,9nH

Ejemplon Red de desacoplo de la FPGA de XircaV4

Inductancia de los planos y ordenacinn Cuando sea posible, situar los planos de

alimentacin y masa en sandwich para:q Disminuir la inductancia por unidad de reaq Aumentar la capacidad para el desacoplo

n Situar los planos de alimentacin prioritarios en la parte superior

Ejemplo de ordenacin de planos: Placapta

Ejemplo de ordenacin de planos: XircaV4

n Caractersticas tcnicas.q 3654 drills.q 12 layers.

n (6 planes and 6 routinglayers).

q 1.6 mm thickness.q 9 different voltages.q Impedance controlled:

n 50 ohms (single traces).n 100 ohms (differential pairs).

Ejemplo de planos y pistas: Placapta

Lneas de transmisin y ruteode la seal

Las pistas consideradas lneas de transmisinn Los cambios rpidos en la seal

contribuyen al ruido, cross-talk y rebotes de masa

n El material usado en la construccin del PCB determina la longitud a partir del la cual las pista deben ser consideras lneas de transmisin; si tR < 4*tPD

rP E

CV =P

PD Vlt =

4PRVtl >

Ejemplo en dispositivos MAX7000n El tiempo de cambio de la

seal depende de la capacidad

n Consideramos la curva IOL, ya que su cambio es ms bruscoq Del 10% (0.2) al 90% (2.1)

puede ser considerada lineal: IOL=0.06VO

n Para una carga de 35pFnsCVCt

V

VF 37,119,39)ln(06.0

1 1.2

2.0

===

cmVtl PR 07,51,44

1031037,14

89

=

=>

Ruteo de la sealn Microstrip: Cuando la pista se encuentra en una capa

exterior del PCB (separada por un dielctrico de un plano de alimentacin o masa)

n StripLine: La pista se encuentra entre dos planosq Mejor comportamiento en frecuenciaq Mejor aislamiento del ruido

Ruteo en serpentnn En algunos casos se requiere longitudes

iguales para pistas que conectan con diferentes destinosq Para minimizar el cross-talk, sebe asegurar que:

S 3H (donde H=separacin entra la pista y el plano de masa de referencia)

Ejemplo de ruteo en serpentnn Serpentines generados automticamente en

XircaV4 para las memorias DDR

Ruteo de seales diferencialesn Par diferencial microstrip edge-coupled

q La distancia con otras pistas debe ser al menos 2S

=

HSZZdiff 96,0exp48,012 0

n Par diferencial stripline edge-coupled

=

BSZZdiff 9,2exp37,012 0

Ruteo de seales diferenciales (II)n Se debe igualar la longitud elctrica de las

dos pistas del par

Ejemplo de control de la longitud en

Placapta

Mantener la impedancia diferencial al hacer un cambio de capa

Ejemplo de vas de retorno

en Placapta

Ejemplo de lneas diferenciales

n Lneas diferenciales del PCI Express y Rocket IO. (XircaV4)

Control de impedancia en las lneas de transmisinn Digital Controlled Impedance (DCI). Virtex 4. (Xilinx)

q Muchos circuitos integrados actuales trabajan con seales de frecuencias muy altas. La resistencia serie y la conductancia paralela de las lneas de transmisin de estas seales puede ser generalmente ignorada, pero la impedancia se debe mantener constante.n Se requieren terminaciones para prevenir las reflexiones y

mantener la integridad de la seal.

q Los encapsulados con alto nmero de patillas (especialmente BGA), dificultan colocar resistencias de terminacin externas para muchas patillas.

Fan-out de la FPGA de Placapta

Digital Controlled Impedance (DCI)n La familia de FPGA Virtex-4 proporciona

un mecanismo para eliminar la necesidad de incluir resistencias externas de terminacin; DCI.

n DCI opera independientemente en cada banco de E/S.q Cuando un estndar E/S DCI es usado en

un banco particular, un par de resistencias externas de referencia (RREF) establecen la impedancia de las patas de todo el banco.

q El valor de estas suele ser prxima a 50.q La FPGA ajusta la resistencia de terminacin de

la correspondiente patilla para igualarla a la resistencia de las referencias externas VRN y VRP.

Digital Controlled Impedance (DCI) (II)n Ejemplo de posibles configuraciones con HSTL

Restricciones para la fabricacin

Restricciones para la fabricacinn Reglas de diseo para fabricabilidad.q Es importante tener en cuenta que nuestro diseo

deber acomodarse a unas restricciones impuestas desde fbrica.

q Estas restricciones tambin deben estar acorde con la tecnologa de los componentes que estamos utilizando.

q Es conveniente tener presente la tabla de clases de la fbrica a la que encarguemos el PCB.

q Esta tabla, impone una divisin en clases segn las dimensiones de los elementos caractersticos del diseo; de esta manera se podr clasificar nuestro diseo de acuerdo a una escala de complejidad de fabricacin.

Reglas de diseo para fabricabilidad.n Tabla de clases (Lab Circuits).

Reglas de diseo para fabricabilidad (II)n Debemos considerar las necesidades de los

componentes que forman parte de la placa.n Especialmente tendremos en cuenta las necesidades de

los componentes BGA, ya que son los que suelen necesitar un mayor grado de integracin, es decir, unas restricciones de espaciado ms crticas.

Reglas de diseo para fabricabilidad (III)

0.1270.1270.127Espaciado mnimo entre vas, pads y pistas

0.1270.1270.127Anchura de pistas mnima

15x1516x1616x16Tamao de la matriz de bolas

0.3600.3000.300Dimetro del taladrado de la va (VH)

0.670.610.61Dimetro de la va (VL)

1.060.700.70Distancia entre la va y el pad (D)

0.2050.130.13Anchura de la lnea entre la va y el Pad (W)

0.710.400.40Dimetro de la pasta de soldar (P)

0.810.500.50Abertura de la mscara de soldadura (M)

1.501.001.00Separacin (e)

0.710.400.40Dimetro del Pad (L)

PCIePLX BGA

(PBGA225)

CPLDXCR256XL

Fine-Pitch Thin BGA (FT256)

FPGAXCV4FX60-10FFG1152

Plastic Flip-Chip BGA (FF1152)

Caracterstica

n A partir de los datos de las tablas, podemos determinar que nuestro diseo entra dentro de la clase 7 del fabricante; es decir, utilizamos la tecnologa ms compleja en cuanto a fabricacin

Tcnica de soldadura BGA por reflujo

Rodrigo Agis.

Tcnica de soldadura BGA por reflujo (infrarrojos)

Tcnica de soldadura BGA por reflujo (infrarrojos)

Definicin de curva de temperatura en 5 fases:

1. Evaporacin de disolventes

2. Flux reduce los xidos metlicos

3. Reblandecido de las bolas de estao

4. Fluidificacin de las bolas mantenidas por la tensin superficial

5. Enfriamiento

Tcnica de soldadura BGA por reflujo

1

2

3

4

5

Tcnica de soldadura BGA por reflujoCaracterizacin de la curva de soldadura (ejemplo Sn/Pb)a. Max T (body) = 220C, Max T (leads) 205C

b. Precalentamiento paso a lquido 2-4C/sg

c. Precalentamiento de 95 a 180 entre 120 y 180 sg

1

2

3

4

5

1

2

3

4

5

a

b

c

Tcnica de soldadura BGA por reflujoComparacin curvas de temperatura SIN y CON Pb

Resumen de posibles problemas

1. Insuficiente temperatura para evaporar disolvente

2. Disolvente evapora demasiado rpido -> Flux salpica

3. Flux no desoxida suficiente

4. Flux desoxida demasiado (ataca metales)

5. Soldadura fra

6. Componente o placa daados

Tcnica de soldadura BGA por reflujo

Tcnica de soldadura BGA por reflujoExiste software especfico para diseo y control de curvas de temperatura

Tcnica de soldadura BGA por reflujo- A pesar de todo, debido a la gran variabilidad trmica que presentan las tarjetas -> en la prctica hay que calibrar cada curva de temperatura en la tarjeta que se est soldando.

- Soldamos componentes con costes desde 15-20 hasta 3000 a 4500 por chip.

- Utilizacin de dummys: Son chips de funcionalidad elctrica reducida con caractersticas mecnicas y trmicas equivalentes a los reales.

Tcnica de soldadura BGA por reflujo

Control de Humedad

- Los chips BGA han de ser soldados inmediatamente despus de ser desprecintados

-La humedad afecta negativamente a la soldadura

-La humedad atrapada en las capas laminares del chip genera presin interna y delaminacin del sustrato

Tcnica de soldadura BGA por reflujo

Vdeos demostracin

- Vdeo demo soldadura por reflujo

- Vdeo demo reball

Alguna pregunta?