Respuesas Actividades Sistemas Digitales Secuenciales 256

SISTEMAS DIGITALES SECUENCIALES

Act 1: Revisión de Presaberes

Revisión del intento 1

Comenzado el domingo, 16 de febrero de 2014, 14:34

Completado el domingo, 16 de febrero de 2014, 14:52

Tiempo empleado 17 minutos 43 segundos

Puntos 5/6

Calificación 8.3 de un máximo de 10 (83%)

Question1Puntos: 1

Deseo activar o prender un led en un circuito digital (salida en Alto o "1" lógico), utilizando una compuerta lógica de dos entradas; el circuito en sus dos entradas está en estado bajo o "0" lógico, para que el led prenda o se active, debo emplear una compuerta:

Seleccione al menos una respuesta.

a. OR

b. AND

c. NAND Correcto. Las compuertas lógicas de dos entradas que a su salida tienen un estado alto o "1" lógico, cuando en sus entradas tienen estado bajo o "0" lógico, son las compuertas lógicas NAND Y NOR.

d. NOR Correcto. Las compuertas lógicas de dos entradas que a su salida tienen un estado alto o "1" lógico, cuando en sus entradas tienen estado bajo o "0" lógico, son las compuertas lógicas NAND Y NOR.

Correcto

Finalizar revisión

Puntos para este envío: 1/1.

Question2Puntos: 1

En la UNAD hay dos entradas y en cada una de ellas se coloca un sensor para para determinar cuando una persona pasa o ingresa; se quiere encender una luz cuando pasan dos personas simultáneamente por las dos entradas, este sistema se puede implementar usando una compuerta:

Seleccione una respuesta.

a. EXOR

b. OR

c. NOT

d. AND Correcto. Para el sistema propuesta es necesario emplear una compuerta AND, por su operación lógica interna.

CorrectoPuntos para este envío: 1/1.

Question3Puntos: 1

De los siguientes elementos que se utilizan en los circuitos eléctricos y electrónicos, cuáles corresponden a combinaciones de circuitos lógicos digitales.


a. Memorias

b. Decodificadores

c. Resistencias Incorrecto. Debes repasar los conceptos de sistemas digitales básicos.

d. Transistores

CorrectoPuntos para este envío: 1/1.Historial de respuestas

# Acción Respuesta Fecha Puntuación bruta Calificación

1 Calificación Resistencias 14:52:27 on 16/02/14 0 0

2 Calificación manual Resistencias 21:12:12 on 4/04/14 1 1

Question4Puntos: 1

Para un circuito integrado que usa la tecnología TTL, el voltaje mínimo para reconocer un nivel alto es de?.


a. 2.8 voltios

b. 5 voltios

c. 2 voltios Correcto. El voltaje mínimo para reconocer un nivel alto en un circuito integrado que usa la tecnología TTl es de 2 voltios.

d. 2.5 voltios


Question5Puntos: 1

Cuando se tiene una función lógica y se pide que sea simplificada por el método de Karnaugh o mediante el Procedimiento Analítico, se concluye que:


a. Los valores de la funcón cambian al aplicar una de las dos técnicas de simplicafición.

b. Los valores de las variables cambian al simplificar la función. Incorrecto. Debes repasar los conceptos de sistemas digitales básicos.

c. El procedimiento analítico es una técnica rápida pero los valores cambian.

d. El mapa de karnaugh es una técnica rápida y el resultado es el mismo.

IncorrectoPuntos para este envío: 0/1.

Question6Puntos: 1

De acuerdo con el video; Los circuitos lógicos están compuestos por elementos digitales básicos, entre los cuales están las compuertas lógicas, dichas compuertas lógicas básicas para diseñar los circuitos lógicos,son:


a. NAND, OR, XOR

b. XOR, NAND, OR

c. NOT, XOR, AND

d. AND, OR, NOT Correcto. Los circuitos lógicos están compuestos por elementos digitales básicos, entre los cuales están las compuertas lógicas, dichas compuertas lógicas básicas para diseñar circuitos lógicos,son: AND, OR y NOT.



Act 5: Quiz 1


Comenzado el jueves, 10 de abril de 2014, 13:47

Finalizar revisión

Completado el jueves, 10 de abril de 2014, 14:15


Puntos 12/15


Question1Puntos: 1

Suponga que el estado inicial de las señales B y A es 0 mientras que C es 0 y D es 1.

Para que la salida C cambie a 1, es necesario que:


a. A cambie a 1 y B continúe siendo cero

b. A y B tomen el valor de 1

c. A y B cambien a 1

d. B cambie a 1 y A continúe siendo en 0


Question2Puntos: 1

Si en el siguiente cerrojo Q = 0 y se coloca S = 0 y R = 0; entonces Q será:


a. Su estado será aleatorio

b. Un cero

c. Un uno

d. Permanecerá igual Correcto


Question3Puntos: 1

Un cerrojo (Latch) realizado con una compuerta AND almacena:


a. Es aleatorio.

b. No almacena

c. Un cero Correcto

d. Un uno


Question4Puntos: 1

Si en el siguiente sistema Q está en uno, entonces cuando R se coloque en 1, Q será:


a. No almacena

b. Es aleatorio. Incorrecto

c. Un uno

d. Un cero


Question5Puntos: 1

La simplificación de la expresión lógica

A.A es igual a:


a. 1

b. 0

c. A elevado al cuadrado

d. A Correcto


Question6Puntos: 1

Un circuito monoestable o One-shot es un circuito de almacenamiento digital con un único estado estable. Si se produce un cambio en su entrada, éste vuelve a iniicar el ciclo de tiempo programado descartando el tiempo ya contado; ésta es una cracterística de los One-shot tipo:


a. Redisparable y no redisparable.

b. One-shot astable de dos tiempos.

c. One-shot No Redisparable.

d. One-shot Redisparable.

Correcto

Puntos para este envío: 1/1.

Question7Puntos: 1

Para la inicialización de los biestables existen señales de entradas síncronas y asíncronas, para poner la salida del biestable en "1" usando la entrada asíncrona, debo utilizar la señal de:


a. Reset.

b. Clear

c. Set o Preset

d. Clear o Reset


Question8Puntos: 1

La entrada de control en un cerrojo permite.


a. Poner el cerrojo en estado SET voluntariamente.

b. Poner el cerrojo en estado de RESET voluntariamente.

c. Presentar un estado de no cambio.

d. Manejar el estado de memoria.


Question9Puntos: 1

Un cerrojo (Latch) realizado con una compuerta OR almacena:


a. Un uno Correcto

b. Es aleatorio.

c. Un cero

d. No almacena


Question10Puntos: 1

De la siguiente configuración para el módulo temporizador de precisión C555, es correcto afirmar que:


a. Está diseñado para ser un multivibrador Monoastable

b. El pin de trigger produce la descarga del condensador

c. La resistencia de carga es menor que la resistencia de descarga

d. El ciclo de dureza puede llegar a ser del 50%


Question11Puntos: 1



a. Un uno Incorrecto

b. Permanecerá igual

c. Un cero

d. Su estado será indeterminado


Question12Puntos: 1

En el lenguaje VHDL al construir algoritmos nos basamos en instrucciones que nos permiten realizar diversos procesos, dentro de esas instrucciones encontramos wait,y dos de sus principales funciones dentro del algoritmo VHDL, son:


a. Se utiliza para generar una señal de flanco de subida.

b. Se utiliza como método para describir la actuación del reloj.

c. Generar retardos en el proceso.

d. Generar una señal de reloj.


Question13Puntos: 1



a. Un cero

b. Permanecerá igual

c. Un uno Correcto

d. Su estado será aleatorio


Question14Puntos: 1

La entrada de control en un cerrojo permite


a. Manejar el estado de memoria

b. Poner el cerrojo en estado de RESET voluntariamente

c. Poner en RESET el cerrojo

d. Poner el cerrojo en estado de SET voluntariamente


Question15Puntos: 1

PREGUNTA DE ANÁLISIS DE RELACIÓN

Este tipo de preguntas cosnta de dos proposiciones, así: una Afirmación y una Razón, unidas por la palabra PORQUE. Usted debe examinar la veracidad de cada prosición y la relación teórcia que las une.

La reutilización y adecuación de códigos en VHDL a distintas condiciones de contexto de los circuitos, es posible PORQUE el lenguaje VHDL cumple características de ser un lenguaje estándar, estable con independencia metodológica y tecnológica.


a. C. La afirmación es VERDADERA, pero la razón es una proposición FALSA.

b. A. la afirmación y la razón son VERDADERAS y la razón es una explicación CORRECTA de la afirmación.

c. D. La afirmación y la Razón son VERDADERAS, pero la razón NO es unaexplicación correcta de la afirmación.

d. B. La afirmación es FALSA, pero la razón es una proposición VERDADERA.



Act 9: Quiz 2


Comenzado el lunes, 19 de mayo de 2014, 10:39

Completado el lunes, 19 de mayo de 2014, 10:59


Puntos 12/15


Question1Puntos: 1

De las siguientes afirmaciones, cuales NO son fundamentales en los algoritmos o conjunto de instrucciones del lenguaje VHDL.


a. Caracterización matemática de los circuitos.

b. Definición de librerías.

c. Síntesis automática de circuitos.

d. Declaración de variables de entrada y salida.


Question2Puntos: 1

Para implementar un registro de desplazamiento, es indispensable usar:


Finalizar revisión

a. Flip-flops disparados por flanco

b. Cerrojo SR asíncrono Incorrecto

c. Cerrojos con compuertas OR

d. Cerrojos con compuertas NAND


Question3Puntos: 1

De la configuración característica del Flip - Flop tipo JK, es correcto afirmar que:


a. El estado Set del FF, se obtiene con J=1 y K=0.

b. El estado Set del FF, se obtiene con J=0 y K=1.

c. El estado de Conmutación del FF, se obtiene con J=1 y K=1.

d. El estado de Conmutación del FF, se obtiene con J=0 y K=0.


Question4Puntos: 1

Las etapas que debemos seguir en el diseño de un contador BCD, son en su orden:


a. Diagrama de estados, simplificación de funciones, tabla de transiciones, implementación

b. Diagrama de estados, tabla de transiciones, simplificación de funciones, implementación

c. Diagrama de estados, simplificación de funciones, tabla de transiciones, implementación

d. Tabla de transiciones, diagrama de estados, simplificación de funciones, implementación


Question5Puntos: 1

Un contador, cuyas entradas de reloj son conectadas en cascada, se llama:


a. Contador asíncrono.

b. Registro de desplazamiento

c. Contador sincrónico

d. Flip-flop Maestro-Esclavo.


Question6Puntos: 1

Un sistema secuencial, es una máquina generadora de estados, estos circuitos que tienen cierto número de estados pueden ser realimentados o sincrónicos temporizados; en cualquier caso tienen unas entradas, unas salidas y unos estados. De acuerdo con lo anterior, la máquina de estados, en la cual las salidas sólo dependen del estado presente del circuito, corresponde a:


a. Máquina de Moore

b. Máquina de Oliver Twian.

c. Máquina de McGiver

d. Máquina del tiempo


Question7Puntos: 1

Del siguiente diagrama de estados de la figura, es correcto afirmar que:


a. Tiene más de dos estados

b. Tiene un estado

c. Es un sistema tipo Moore

d. Es un sistema tipo Mealy


Question8Puntos: 1

De una tabla de estados de un sistema secuencial, es correcto afirmar que:


a. Indica la transición de un estado al siguiente.

b. Se presentan todos los estados por los que pasa el sistema.

c. Se presentan los estados más importantes por los que pasa el sistema

d. Indica las funciones lógicas que rigen al sistema


Question9Puntos: 1

Un flip-flop tipo Data, se caracteriza por:


a. La salida realimenta la entrada. Incorrecto

b. La salida invirte los datos de entrada.

c. La salida nunca es igual a la entrada.

d. La salida sigue los datos de la entrada.


Question10Puntos: 1

AL conectarse varios Flip - Flops en cascada (4 FF) se obtiene un divisor de frecuencia, por tanto en la siguiente figura, la frecuencia de salida en Qo es:


a. 1/16 de Qo.

b. 1/8 de Qo.

c. 1/2 de Qo.

d. 1/4 de Qo.


Question11Puntos: 1

Un contador síncrono, está caracterizado, por:


a. Existe un señal de reloj común para cada flip-flop Correcto

b. Su conteo siempre es descendente

c. Todos los cambios en la salida de cada uno de los flip-flops ocurre con el mismo retrazo

d. Cada flip-flop toma la señal de reloj del flip-flop anterior


Question12Puntos: 1

En la segunda unidad, se profundizan los temas de:


a. Contadores y Registros Correcto.

b. Cerrojos y circuitos combinacionales. Incorrecto. Se recomienda hacer nuevamente las lecturas del material de apoyo.

c. Memorias y máquinas de estado. Correcto.

d. Latch y compuertas. Incorrecto. Se recomienda hacer nuevamente las lecturas del material de apoyo.


Question13Puntos: 1

Un circuito Flip-Flop, puede mantener un estado binario indefinidamente (siempre y cuando se esté suministrando energía al circuito) hasta que se cambie por una señal de entrada para cambiar su estado. Las diferentes clases o tipos de Fli-Flops son Data, RS, JK y T, ya sean temporizados o no temporizados; de las siguientes opciones, cual me identifica un Flip-Flop temporizado:


a. Activación por flanco de bajada.

b. Activación por flanco de subida.

c. Tener una señal de reloj a la entrada.

d. Tener más de dos señales asíncronas en su entrada.


Question14Puntos: 1

La memoria, es la unidad donde estan almacenados las instrucciones y los datos necesarios para realizar un determinado proceso, está constituida básicamente por celdas numeradas de forma consecutiva; existen varios tipos de memoria, el tipo de memoria que pierde la información una vez sea desconectado la fuente de energía eléctrica, es:


a. Read Only Memory.

b. Electrically Eraser Programmable Read Only Memory.

c. Random Access Memory

d. Programmable Read Only Memory


Question15Puntos: 1

Para configurar un flip-flop tipo Data a partir de un flip-flop SR ,se debe:


a. Unir las entradas S y R a través de una compuerta inversora.

Correcto

b. Simplemente unir S y R.

c. Colocar una compuerta inversora en la entrada R.

d. Colocar una compuerta inversora en la entrada S.


Act. 3: Reconocimiento Unidad 1


Comenzado el martes, 1 de abril de 2014, 17:00

Completado el martes, 1 de abril de 2014, 17:20

Finalizar revisión


Puntos 5/6


Question1Puntos: 1

El circuito integrado 74148 es un codificador con prioridad cuyas entradas son activas en:


a. Entradas activas en nivel alto

b. Entradas activas en nivel bajo

c. Entradas activas en nivel alto con retardo

d. Entradas activas en nivel bajo con retardo


Question2Puntos: 1

El tiempo que transcurre entre el instante en que un circuito tiene los valores de señal deseados a la entrada y el instante en que la señal de salida se estabiliza al valor deseado, se denomina.


a. Tiempo de Oscilación.

b. Tiempo muerto.

c. Tiempo de Retardo. Correcto. El tiempo de retardo es el timpo que transcurre entre el instante en que un circuito tiene los valores de señal deseados a la entrada y el instante en que la señal de salida se

estabiliza al valor deseado.

d. Tiempo de carga.


Question3Puntos: 1

Dentro de los circuitos combinacionales comunes están los codificadores, decodificadores, multiplexores, demultiplexores, etc., cada uno de ellos con características especiales en sus variables de entrada y salida; Los decodificadores son circuitos combinacionales que se caracterizan por:


a. Genera productos canónicos o Mintérminos. Correcto. Los decodificadores son circuitos combinacionales que se caracterizan porque al simplificarlos generan productos canónicos o Mintérminos y el número de salidas es mayor al número de entradas.

b. El número de salidas es mayor al número de entradas. Correcto. Los decodificadores son circuitos combinacionales que se caracterizan porque al simplificarlos generan productos canónicos o Mintérminos y el número de salidas es mayor al número de entradas.

c. Las salidas no son mutuamente excluyentes. Incorrecto. Se recomienda hacer nuevamente la lectura para afianzar mejor sus conocimientos.

d. El número de salidas es menor al número de entradas. Incorrecto. Se recomienda hacer nuevamente la lectura para afianzar mejor sus conocimientos.


Question4Puntos: 1

En las Tecnologías de los circuitos integrados están los TTL (Lógica Transistor – Transistor) y los CMOS (Metal Oxido – Semiconductor Complementario), con niveles de integración SSI, MSI, LSI y VLSI, una de las características que difiere entre cada una de las escalas de integración de los CI es el número de compuertas lógicas por

las cuales está conformada, el nivel de integración LSI se caracteriza por tener el siguiente número de compuertas en su interior.


a. Entre 10 a 1000 Compuertas. Incorrecto. Debe realizar nuevamente la lectura.

b. Entre 10.000 a 100.000 Compuertas.

c. Más de 100.000 Compuertas.

d. Entre 1 a 10 Compuertas.


Question5Puntos: 1

La siguiente función expresada en forma canónica,

F = (A + B + C) (A´ + B + C+) (A + B´ + C´)

corresponde a:


a. Producto de sumas o Mintérmino.

b. Producto de sumas o Maxtérmino. Correcto. La función expresada en forma canónica corresponde a un producto de sumas o maxtérmino.

c. Suma de productos o Maxtérmino.

d. Suma de Productos o Mintérmino.


Question6Puntos: 1

Dentro de los circuitos combinacionales comunes están los codificadores, decodificadores, multiplexores, demultiplexores, etc., cada uno de ellos con características especiales en sus variables de entrada y salida; los multiplexores son circuitos combinacionales que se caracterizan porque:


a. Tiene varias salidas. Incorrecto. Se recomienda hacer nuevamente la lectura para afianzar mejor sus conocimientos.

b. Son empleados para direccionar posiciones de memoria.

Incorrecto. Se recomienda hacer nuevamente la lectura para afianzar mejor sus conocimientos.

c. Tienen n líneas de entrada de control. Correcto. Los multiplexores son circuitos combinacionales que se caracterizan porque funcionan como selectores de datos y tienen n líneas de control.

d. Funcionan como selectores de datos. Correcto. Los multiplexores son circuitos combinacionales que se caracterizan porque funcionan como selectores de datos y tienen n líneas de control.


ISTEMAS DIGITALES SECUENCIALES

Act. 4: Lección Evaluativa 1


Comenzado el jueves, 3 de abril de 2014, 10:02

Completado el jueves, 3 de abril de 2014, 10:30


Puntos 9/10

Finalizar revisión


Question1Puntos: 1

En los biestables se presentan algunos problemas de sincronización, por ejemplo: el Latch J-K oscila si el tiempo de la señal de reloj es mayor que el retardo del biestable y si la salida de un Latch alimenta la entrada de otro se puede producir un doble cambio de estado; para dar solución a estos inconvenientes es necesario que:


a. El pulso de reloj debe ser mayor que el retardo del Latch.

Incorrecto. Se recomienda hacer nuevamente las lecturas sobre biestables para afianzar los conceptos.

b. Las entradas se deben mantener constantes durante el pulso de reloj.

Correcto. Para eliminar problemas de sincronización de los latch se debe garantizar que el pulso de reloj sea más corto que el retardo del latch y que las entradas deben ser constantes durante el pulso de reloj.

c. Las entradas se deben cambiar durante el pulso de reloj.

Incorrecto. Se recomienda hacer nuevamente las lecturas sobre biestables para afianzar los conceptos.

d. El pulso de reloj debe ser más corto que el retardo del Latch.

Correcto. Para eliminar problemas de sincronización de los latch se debe garantizar que el pulso de reloj sea más corto que el retardo del latch y que las entradas deben ser constantes durante el pulso de reloj.


Question2Puntos: 1

El Latch tipo D con entrada de habilitación posee unas características especiales y se emplea para almacenar un bit de información, es conocido como báscula D. De los siguientes enunciados, cuáles son ciertos para el Latch tipo D.


a. Cuando la habilitación (E) está desactiva la salida Q permanece en su estado anterior. Correcto. En un Latch tipo D cuando la habilitación está

activa la salida Q toma el valor de la entrada y cuando la

habilitación está desactiva la salida Q permanece en su estado anterior.

b. Cuando la habilitación (E) está activa la salida Q permanece en su estado anterior.

Incorrecto. Debe realizar nuevamente las lecturas sobre Latch para afianzar sus conceptos.

c. Cuando la habilitación (E) está activa la salida Q toma el valor de la entrada D. Correcto. En un Latch tipo D cuando la habilitación está

activa la salida Q toma el valor de la entrada y cuando la habilitación está desactiva la salida Q permanece en su estado anterior.

d. Cuando la habilitación (E) está desactiva la salida Q toma el valor de la entrada D.

Incorrecto. Debe realizar nuevamente las lecturas sobre Latch para afianzar sus conceptos.


Question3Puntos: 1

Algunas de las características temporales de los biestables son el tiempo de propagación, el tiempo de set-up (establecimiento), el tiempo de hold (mantenimiento) y la frecuencia de reloj. El siguiente enunciado: “Tiempo mínimo que la entrada debe permanecer estable después de la señal de reloj”, corresponde a:


a. Tiempo de set-up (establecimiento).

b. Retardo de Propagación.

c. Frecuencia máxima de reloj.

d. Tiempo de hold (mantenimiento). Correcto. El tiempo de hold o de mantenimiento es el tiempo mínimo que la entrada debe permanecer estable después de la señal de reloj.


Question4Puntos: 1

En la descripción de los biestables en VHDL se debe tener una sentencia o instrucción que indica si es un elemento de memoria activo por nivel (Latch) o por flanco (Flip-flop); hay cuatro posibles casos para su implementación, el código o instrucción ( if enable=´1´then ), corresponde a:


a. Un Latch activo por nivel alto. Correcto. La instrucción o código en VHDL nos representa un Latch activo por nivel alto.

b. Un Flip-flop activo por nivel bajo.

c. Un Flip-flop activo por flanco de subida.

d. Un Flip-flop activo por flanco de bajada.


Question5Puntos: 1

El Latch es un dispositivo lógico capaz de almacenar temporalmente dos estados debido a su sistema de realimentación, el Latch S-R con entrada activa en alto se caracteriza por:


a. Latch S-R formado por compuertas AND.

b. Latch S-R formado por compuertas NAND. Incorrecto. Debe realizar nuevamente las lecturas para afianzar los conceptos.

c. Latch S-R formado por compuertas OR.

d. Latch S-R formado por compuertas NOR.


Question6Puntos: 1

Los circuitos lógicos biestables se pueden clasificar según su comportamiento lógico y temporal. Cada uno de ellos se identifica por su ecuación característica, ventajas y su tabla de verdad; algunas características o ventajas del biestable tipo D, son:


a. Minimizan las interconexiones. Correcto. La minimización de las interconexiones y por ser los más populares en la tecnología VLSI son algunas de las ventajas y características de los latch tipo D.

b. Son los más populares en tecnologías VLSI. Correcto. La minimización de las interconexiones y por ser los más populares en la tecnología VLSI son algunas de las ventajas y características de los latch tipo D.

c. Son construidos a partir de los biestables S-R. Incorrecto. Se recomienda realizar las lecturas nuevamente para reforzar los conceptos.

d. Tiene dos entradas que incrementan la complejidad de las conexiones.

Incorrecto. Se recomienda realizar las lecturas nuevamente para reforzar los conceptos.


Question7Puntos: 1

En la fabricación de circuitos integrados (CI) lógicos se utilizan diferentes tecnologías siendo las más comunes TTL, CMOS, NMOS y ECL; cada una de ellas difiere en el tipo de circuito que emplea para efectuar la operación lógica. El circuito básico de la tecnología CMOS, es:


a. La Compuerta OR.

b. La Compuerta NAND.

c. El Inversor. Correcto. El inversor es el circuito lógico básico de la tecnología CMOS.

d. La Compuerta AND.


Question8Puntos: 1

Con el circuito lógico de la siguiente figura, donde se genera una salida Z activa en bajo, que se utiliza para activar circuitos integrados de la memoria de una microcomputadora, determine los valores de entrada que deben tomar las variables (R,S,T, U) para que se active la salida Z.

Z = Activa en bajo.


a. Z se activa cuando R=0 y al menos una de las otras variables de entrada son 0

Correcto. Los valores de las varaibles de entrada para que Z se active en bajo son: S=0 y al menos una de las otras variables debe ser 0.

b. Z se activa cuando R=1 y al menos una de las otras variables de entrada son 0

c. Z se activa cuando R=1 y al menos una de las otras variables de entrada son 1

d. Z se activa cuando R=0 y al menos una de las otras variables de entrada son 1


Question9Puntos: 1

Cuando en un circuito lógico secuencial los cambios que se producen en sus entradas se hacen en cualquier momento, corresponde a:


a. Circuito lógico multifásico.

b. Circuito lógico monofásico.

c. Circuito secuencial asíncrono. Correcto. Los circuitos secuenciales asíncronos se

caracterizan porque sus cambios en sus entradas pueden hacerse en cualqueir momento.

d. Circuito secuencial síncrono.


Question10Puntos: 1

Los dos tipos de memoria comúnmente utilizados en la construcción e implementación de circuitos lógicos son los Latches y los Flip-flops; algunas diferencias de los Latches con respecto a los Flip-flops son:


a. Las señales de entrada controlan el estado del dispositivo.

Correcto. Las señales de entrada controlan el estado del dispositivo y el latch cambia su estado inmediatamente según la señal de entrada, son las principales diferencias entre los Latch y los Flip-flops.

b. El Latch cambia de estado después de la señal de reloj.

Incorrecto. Debe realizar las lecturas nuevamente para reforzar los conceptos.

c. Tiene una señal de control llamado reloj. Incorrecto. Debe realizar las lecturas nuevamente para reforzar los conceptos.

d. El Latch cambia de estado inmediatamente según la señal de entrada.

Correcto. Las señales de entrada controlan el estado del dispositivo y el latch cambia su estado inmediatamente según la señal de entrada, son las principales diferencias entre los Latch y los Flip-flops.



Act. 7: Reconocimiento Unidad 2


Finalizar revisión

Comenzado el jueves, 15 de mayo de 2014, 13:37

Completado el jueves, 15 de mayo de 2014, 14:08


Puntos 6/6

Calificación 10 de un máximo de 10 (100%)

Question1Puntos: 1

La denominación de la estructura matemática, que describe un sistema digital secuencial, es conocida como:


a. Inductor.

b. Resistor.

c. Transistor.

d. Autómata Correcto. Un autómata es la denominación de la estructura matemática que describe un sistema digital secuencial.


Question2Puntos: 1

En un biestable tipo RS el marcado o almacenamiento de un "1" lógico o el boraado o almacenamiento de un "0" lógico, se realiza cuando sus entradas están en:


a. R está en unoy S está en uno. Correcto. Para que un biestable RS alamcene un uno o cero lógico sus entradas deben tener sus valores diferentes.

b. R y S están en cero. Incorrecto. Recomiendo hacer nuevamente las lecturas.

c. R y S están en uno. Incorrecto. Recomiendo hacer nuevamente las lecturas.

d. R está en uno y S está en cero. Correcto. Para que un biestable RS alamcene un uno o cero

lógico sus entradas deben tener sus valores diferentes.


Question3Puntos: 1

Recordemos que en un Flip-flop síncrono los datos de la señal de entrada se transfieren a las salidas del Flip-flop sólo con el flanco de disparo del impulso de reloj, el siguiente algoritmo en VHDL , representa un Flip-flop síncrono activado por:

Architecture archbiestD of biestD is

begin

p: process(clk,d)

begin

if clk'event and clk='1' then

q<=d;

end if;

end process;

end;


a. Flip-flop tipo Data monoestable, activado por flanco de bajada.

b. Flip-flop tipo Data biestable, activado por flanco de bajada.

Correcto. El algoritmo en VHDL corresponde a la programación de un Biestable tipo Data Síncrono activado por flanco de bajada.

c. Flip-flop tipo Data monoestable, activado por flanco de subida.

d. Flip-flop tipo Data biestable, activado por flanco de subida.


Question4Puntos: 1

Para el análisis y diseño de sistemas secuenciales síncronos de manera adecuada, debemos seguir el siguiente proceso, el orden correcto del procedimiento general para el diseño del circuito es:

A. Realizar diagrama de estado.

B. Reducción de estados.

C. Escribir ecuaciones de excitación.

D. Operación del circuito.

E. Construir matrices de programación.

F. Construir matrices de estado.


a. F - G - C - B - A - D

b. C- E - F – A - B – D Correcto. Para el análisis y diseño de sistemas secuenciales síncronos de manera adecuada, debemos seguir el siguiente proceso: Realizar diagrama de estado, Reducción de estados, Escribir ecuaciones de excitación, Operación del circuito, Construir matrices de programación y Construir matrices de estado.

c. G - F - B - A - C- E

d. F - D - C - E - A - B


Question5Puntos: 1

De acuerdo con la lectura, los circuitos secuenciales se pueden clasificar en síncronos y asíncronos, los sistemas que pueden cambiar de estado en cualquier instante de tiempo en función de cambios en las señales de entrada, corresponde a un sistema:


a. Síncrono.

b. Combinacional.

c. Dinámico.

d. Asíncrono. Correcto. Los sistemas asíncronos se caracterizan porque pueden cambiar de estado en cualquier instante de tiempo en función de cambios en las señales de entrada.


Question6Puntos: 1

Un sistema secuencial en su estructura general, se caracteriza por:


a. Tener tres tablas de verdad. Incorrecto. Es necesario que realice nuevamente la lectura para afianzar los conceptos.

b. No tener estados anteriores. Incorrecto. Es necesario que realice nuevamente la lectura para afianzar los conceptos.

c. Tener un bloque combinacional. Correcto. Los circuitos secuenciales se caracterizan por tener un bloque combinacional y un bloque de memoria.

d. Tener un bloque de memoria. Correcto. Los circuitos secuenciales se caracterizan por tener un bloque combinacional y un bloque de memoria.



Act. 8: Lección Evaluativa 2


Comenzado el lunes, 19 de mayo de 2014, 09:40

Completado el lunes, 19 de mayo de 2014, 09:54


Puntos 9/10


Question1Puntos: 1

En la clasificación de los contadores existen diferentes tipos como contadores asíncronos o de propagación y contadores síncronos, ascendentes y descendentes, en los dos sentidos izquierda y derecha; la siguiente figura es característica de un contador:


a. Contador asíncrono ascendente activado por flanco

Finalizar revisión

de bajada.

b. Contador asíncrono descendente activado por flanco de bajada.

Correcto. La figura representa un Contador asíncrono descendente activado por flanco de bajada.

c. Contador asíncrono descendente activado por flanco de subida.

d. Contador asíncrono ascendente activado por flanco de subida.


Question2Puntos: 1

Los bloques o símbolos lógicos de los Biestables síncronos se diferencian de los sistemas asíncronos, porque tienen una señal adicional de entrada que se denomina Señal de reloj o CLK; los Flip-flops son disparados o habilitados a través de flancos de subida o de bajada, o activados por señales de nivel alto o bajo. La siguiente figura de un Flip-flop J-K, se identifica como:


a. Flip-flop Activado por nivel bajo.

b. Flip-flop Activado por nivel alto.

c. Flip-flop Activado por flanco de subida.

d. Flip-flop Activado por flanco de bajada. Correcto. La figura nos representa un Flip-flop R-S activado por flanco de bajada.


Question3Puntos: 1

En un sistema secuencial, un estado, esta definido como:


a. La señal que hace que cada Flip-flop cambie de estado en el flanco positivo.

b. El conjunto de Flip-flops que permiten cambiar la salida del sistema.

c. El conjunto de variables de entrada y salida que determinan completamente el sistema.

Incorrecto. Debe hacer nuevamente la lectura sobre máquinas de estado.

d. Un punto donde se establece con claridad la respuesta del sistema para el estado actual y para la entrada del mismo.


Question4Puntos: 1

Un circuito o sistema secuencial queda definido por dos funciones lógicas, llamadas funciones de transición (función de salida y función de transición de estado). La función de transición de estado, se diferencia porque:


a. El nuevo estado depende del estado anterior y de las entradas al sistema.

Correcto. La función de transición de estado se refiere a que el nuevo estado depende del estado anterior y de las entradas del sistema.

b. La salida o salidas del sistema dependen de las entradas actuales y del estado actual.

c. La salida o salidas del sistema dependes sólo de las entradas del sistema.

d. El nuevo estado depende sólo de las entradas del sistema.


Question5Puntos: 1

Los registros de desplazamiento, son circuitos secuenciales en los cuales la información contenida en un biestable puede ser transferida al biestable adyacente; existen diferentes tipos de registros de desplazamiento que transforman un dato en formato serie a formato paralelo o viceversa, donde todas las operaciones son

sincronizadas por una señal de reloj externa. Cuando se puede modificar el valor de todos los biestables al mismo tiempo y solo el último biestable es accesible, se puede afirmar que es:


a. Registro con entrada paralela / salida serie. Correcto. El registro con entrada paralela y salida serie se caracteriza porque los biestables se pueden modificar al mismo tiempo y solo el último FF se puede accesar.

b. Registro con entrada serie / salida paralela.

c. Registro con entrada serie / salida serie.

d. Registro con entrada paralela / salida paralela.


Question6Puntos: 1

Los biestables pueden ser síncronos y asíncronos, hay Flip-flops síncronos con entradas asíncronas y el más utilizado es el biestable J-K síncrono; éstas entradas asíncronas son prioritarias sobre las entradas síncronas y se activan por nivel bajo. Las dos entradas adicionales asíncronas son llamadas Preset y Reset y sus características principales son:


a. Preset puesta a “0”. Incorrecto. Debe hacer las lecturas nuevamente para afianzar los conceptos.

b. Reset puesta a “1”. Incorrecto. Debe hacer las lecturas nuevamente para afianzar los conceptos.

c. Preset puesta a “1”. Correcto. En el biestable J-K las dos entradas adicionales de Preset y Reset se caracterizan por Preset puesta a "1" y Reset puesta a "0".

d. Reset puesta a “0”. Correcto. En el biestable J-K las dos entradas adicionales de Preset y Reset se caracterizan por Preset puesta a "1" y Reset puesta a "0".


Question7Puntos: 1

Los registros de desplazamiento son circuitos secuenciales, compuestos por un conjunto de biestables que se conectan en serie y unos circuitos adicionales, que controla los modos de carga y acceso a los datos que almacena. Existen cuatro combinacionaciones básicas para los registros de desplazamiento, entrada serie/salida serie, entrada serie/salida paralela, entrada paralela/salida serie y entrada paralela/salida paralela. La siguiente gráfica o figura nos representa un sistema:


a. Registro con entrada serie / salida paralela. Correcto. La figura es un claro ejemplo de un registro con entrada serie y salida paralela.

b. Registro con entrada serie / salida serie.

c. Registro con entrada paralela / salida serie.

d. Registro con entrada paralela / salida paralela.


Question8Puntos: 1

Si deseo implementar un sistema secuencial donde los estados requeridos sean 12, debo disponer de:


a. Un Flip-flop.

b. Tres Flip-flops.

c. Dos Flip-flops.

d. Cuatro Flip-flops. Correcto. Para diseñar un sistema secuencial con 12 estados debo disponer como mínimo de cuatro Flip-flops


Question9Puntos: 1

Los diferentes tipos de memoria en los sistemas computacionales caracterizados por la tecnología de construcción, pueden ser: semiconductora (Estática y Dinamica), Magnética, Optica, Magneto – Óptica y Emergente; la memoria RAM estática (SRAM) se caracteriza porque:


a. Mantiene la información mientras exista suministro de energía.

Correcto. La memoria RAM estática (SRAM) es caracterizada porque mantiene la información mientras exista suministro de energía y poseer alta velocidad de procesamiento de información.

b. Posee baja velocidad de procesamiento de información.

Incorrecto. Debe realizar las lecturas nuevamente para afianzar los conceptos.

c. Posee alta velocidad de procesamiento de información.

Correcto. La memoria RAM estática (SRAM) es caracterizada porque mantiene la información mientras exista suministro de energía y poseer alta velocidad de procesamiento de información.

d. Mantiene la información aún cuando no hay suministro de corriente.

Incorrecto. Debe realizar las lecturas nuevamente para afianzar los conceptos.


Question10Puntos: 1

Los circuitos secuenciales se caracterizan por tener una etapa combinacional y otra etapa de memoria conformada por flip-flops, para el análisis y diseño de los circuitos secuenciales existen herramientas básicas para implementar el sistemas, las ecuaciones lógicas son una de ellas y su estructura está formada por:


a. Las secuencias del estado del sistema. Incorrecto. Debe realizar nuevamente la lectura sobre circuitos secuenciales.

b. Los estados actuales y entradas del sistema. Correcto. Las ecuaciones lógicas de los sitemas secuenciales están formadas por los estados siguientes y actuales y entradas del sistema.

c. Los estados siguientes. Correcto. Las ecuaciones lógicas de los sitemas secuenciales están formadas por los estados siguientes y actuales y entradas del sistema.

d. La representación gráfica del sistema. Incorrecto. Debe realizar nuevamente la lectura sobre circuitos secuenciales.


Respuesas Actividades Sistemas Digitales Secuenciales 256

Documents

Transcript of Respuesas Actividades Sistemas Digitales Secuenciales 256