UNIVERSIDAD DE LA COSTA

CONCEPTOS DIGITALES – COMPUERTAS LÓGICAS INTEGRADAS

PRESENTADO POR:

JONATHAN RODRIGUEZ VERAKEVIN FREILE CERVANTES

RAFAEL ANGULO FONATLVOVICTOR

PRESENTADO AL PROFESOR:

ING. RONALD ZAMORACIRCUITOS DIGITALES I

(INGENIERIA ELECTRICA)

20 DE FEBRERO DE 2014BARRANQUILLA - ATLANTICO

CONTENIDO

INTRODUCCION. 3

OBJETIVO GENERAL Y ESPECIFICOS 4

1. MAGNTIDES ANALÓGICAS Y DIGITALES. 51.1. Magnitud Analógica. 51.2. Magnitud Digital. 6

2. NIVELES LOGICOS. 72.1. Formas de ondas. 8

3. CIRCUITO DIGITAL INTEGRADO (CI). 93.1. Encapsulados de CI. 10

3.1.1. DIP 123.1.2. SIP 123.1.3. QFN 123.1.4. SOIC 123.1.5. PLCC 123.1.6. LCCC 123.1.7. PGA 123.1.8. LGA 123.1.9. BGA 13

4. CLASIFICACION DE LOS CI SEGÚN SU COMPLEJIDAD. 134.1. SSI 134.2. MSI 134.3. LSI 13 4.4. VLSI 134.5. ULSI 134.6. GLSI 13

5. ENUMERACION DE LOS PINES EN LOS DIFERENTES TIPOS DE ENCAPSULADOS. 13

6. FAMILIA LOGICA TTL. 14

6.1. Inversor TTL. 15 6.2. Compuerta NAND TTL 15

1

7. FAMILIA LOGICA CMOS. 167.1. Compuertas lógicas CMOS, NOR y NAND. 18

8. SERIES DE LAS FAMLIAS LOGICAS TTL Y CMOS. 188.1. Series TTL. 18

8.1.1. TTL Standard. 208.1.2. TTL Schottky. 208.1.3. TTL Schottky de baja potencia. 208.1.4. TTL Schottky avanzada. 218.1.5. Avanzada de baja potencia. 21

8.2. Series CMOS. 21 8.2.1. Serie 4000. 218.2.2. Serie HE4000 228.2.3. Serie de alta velocidad (HC/HCT/HCU). 228.2.4. Serie avanzada. 23

9. COMPARACION DE LAS PRESTACIONESTTL Y CMOS. 23

10. DISPOSITIVOS DE FUNCION FIJA (SERIES TTL Y CMOS). 25 - 61

11. FALLOS INTERNOS EN LAS COMPUERTAS LOGICAS DE LOS CI. 6211.1. Fallos internos en las puertas lógicas de los CI. 62

CONCLUSION. 65

REFERENCIAS. 66

2

INTRODUCCIÓN

Cada día vivimos en un mundo donde los sistemas digitales son los que más predominan, en la cual tienen muchas aplicaciones e objetos que utilizamos a diario.

En el trascurso del siguiente trabajo veremos las diferentes compuestas lógicas e integrados que son la parte fundamental para el desarrollo de los diferentes circuitos y tecnologías digitales, estos requieren de valores discretos (medidas tomadas en un intervalo de tiempo establecido) para el funcionamiento de los mismos. Se abordan dos de las principales tecnologías, CMOS y TTL, y se definen sus parámetros de operación. Asimismo, se comparan las características operacionales de varias familias pertenecientes a dichas tecnologías de circuitos.

3

OBJETIVO GENERAL

Identificar e interpretar los conceptos básico de los sistemas digitales, al igual comprender las diferentes compuertas lógicas para desarrollar el análisis de los diferentes circuitos y llegar al diseño y montaje del mismo.

OBJETIVOS ESPECÍFICOS.

Analizar los conceptos sobre los Circuitos digitales básicos. Identificar los diferentes tipos de integrados y su funcionalidad. Utilizar las hojas de características para obtener información sobre un dispositivo

específico. Describir cómo funcionan las puertas TTL y CMOS básicas en el nivel de

componentes. Comparar las características de las familias TTL y CMOS. Identificar posibles averías presentadas en un CI.

4

1. MAGNITUDES ANÁLOGAS Y DIGITALES

Los circuitos electrónicos pueden clasificar en dos amplias categorías: digitales y analógicos. La electrónica digital utiliza magnitudes con valores discretos y la electrónica analógica emplea magnitudes con valores continuos. Aunque en este libro vamos a estudiar los fundamentos digitales, también debemos conocer los analógicos porque muchas aplicaciones requieren la utilización de ambos.

1.1 Magnitud Análoga

Una magnitud analógica es aquella que toma valores continuos. La mayoría de las cosas que se puedan medir cuantitativamente aparecen en la naturaleza en forma analógica.Las magnitudes análogas tiene un gran campo de aplicación en la cual a diario nos damos cuenta que vivimos en un mundo analógico pero ignoramos de su aplicación a diario. En un sistema análogo, las cantidades varían sobre un intervalo continuo de valores.

Ejemplo; La corriente alterna (A.C) es una magnitud análoga ya que la energía eléctrica viene dada por el producto de la tensión, la intensidad y el tiempo con estos factores podemos concluir que la señal de la corriente alterna es una señal análoga ya que la corriente y el voltaje varia con respecto al tiempo, en donde también influyen parámetros como:

 Es la amplitud en voltios o amperios (también llamado valor máximo o de pico),

 La pulsación en radianes/segundo,

 El tiempo en segundos, y

 El ángulo de fase inicial en radianes.

5

Dado que la velocidad angular es más interesante para matemáticos que para ingenieros, la fórmula anterior se suele expresar como:

a (t )=A0∗sen (2πft+β )

f=1T

Donde f es la frecuencia en hercios (Hz) y equivale a la inversa del período. Los valores más empleados en la distribución son 50 Hz y 60 Hz.

1.2. Magnitud Digital

Una magnitud digital es aquella que toma un conjunto de valores discretos. Ejemplo; La corriente directa (D.C) es una magnitud digital ya que la energía eléctrica viene dada por el producto de la tensión y la intensidad los cuales son constantes y no varían en el tiempo factores podemos concluir que la señal de la corriente alterna es una señal digital ya que la corriente y el voltaje es contante la cual no varía con respecto al tiempo. Para representar las señales eléctricas de la Tensión y la Intensidad en corriente continua en una gráfica quedarían de la siguiente forma:

1.3 Diferencias entre las magnitudes análogas y digitales.

En las aplicaciones de electrónica, la representación digital presenta ciertas ventajas sobre la representación analógica. La principal ventaja es que los datos digitales pueden ser procesados y transmitidos de forma más fiable y eficiente que los datos analógicos. También, los datos digitales disfrutan de una ventaja importante cuando es necesario su almacenamiento. Por ejemplo, cuando la música se convierte a formato digital puede almacenarse de manera más compacta y reproducirse con mayor precisión y claridad de lo que es posible en formato analógico. El ruido (fluctuaciones de tensión no deseadas) no afecta a los datos digitales tanto como a las señales analógicas.

Un reproductor de CD es un ejemplo de un sistema en que se emplean tanto circuitos digitales como analógicos.

6

El diagrama de bloques simplificado de la Figura 1.4 ilustra el principio básico. La música en formato digital se almacena en el CD. Un sistema óptico de diodos láser lee los datos digitales del disco cuando éste gira y los transfiere al convertidor digital-analógico (DAC, Digital-to-Analog Converter). El DAC transforma los datos digitales en una señal analógica que es una reproducción eléctrica de la música original. Esta señal se amplifica y se envía al altavoz para que podamos disfrutarla. Cuando la música original se grabó en el CD se utilizó el proceso inverso del descrito aquí, y que utilizaba un convertidor analógico-digital (ADC, Analog-to-Digital Converter).

2. Niveles Lógicos

Se denomina niveles lógicos a las tensiones empleadas para representar un 1 y un 0. En el caso ideal, un nivelde tensión representa un nivel ALTO y otro nivel de tensión representa un nivel BAJO. Sin embargo, en un circuito digital real, un nivel ALTO puede ser cualquier tensión entre un valor mínimo y un valor máximo especificados. Del mismo modo, un nivel BAJO puede ser cualquier tensión comprendida entre un mínimo y máximo especificados. No puede existir solapamiento entre el rango aceptado de niveles ALTO y el rango aceptado de niveles BAJO.

La variable VH(máx) representa el valor máximo de tensión para el nivel ALTO y VH(mín) representa el valor de tensión mínimo para el nivel ALTO. El valor máximo de tensión para el nivel BAJO se representa mediante VL(máx) y el valor mínimo de tensión para el nivel BAJO mediante VL(mín). Los valores de tensión comprendidos entre VL(máx) y VH(mín) no son aceptables para un funcionamiento correcto. Una tensión en el rango no permitido puede ser interpretada por un

7

determinado circuito tanto como un nivel ALTO cuanto como un nivel BAJO, por lo que no puede tomarse como un valor aceptable. Por ejemplo, los valores para el nivel ALTO en un determinado tipo de circuito digital denominado CMOS pueden variar en el rango de 2 V a 3,3 V y los valores para el nivel BAJO en el rango de 0 V a 0,8 V. De esta manera, si por ejemplo se aplica una tensión de 2,5 V, el circuito lo aceptará como un nivel ALTO, es decir, un 1 binario. Si se aplica una tensión de 0,5 V, el circuito lo aceptará como un nivel BAJO, es decir, un 0 binario. En este tipo de circuito, las tensiones comprendidas entre 0,8 V y 2 V no son aceptables.

2.1 Forma de onda

Las formas de onda digitales consisten en niveles de tensión que varían entre los estados o niveles ALTO yBAJO.

En la Figura se muestra que un impulso positivo se genera cuando la tensión (o la intensidad) pasa de su nivel normalmente BAJO hasta su nivel ALTO y luego vuelve otra vez a su nivel BAJO. El impulso negativo se genera cuando la tensión pasa de su nivel normalmente ALTO a su nivel BAJO y vuelve a su nivel ALTO. Una señal digital está formada por una serie de impulsos.Un impulso tiene dos flancos: un flanco anterior que se produce en el instante t0 y un flanco posterior que se produce en el instante posterior t1. Para un impulso positivo, el flanco anterior es un flanco de subida y el flanco posterior es de bajada. Los impulsos mostrados en la Figura son ideales porque se supone que los flancos de subida y de bajada ocurren en un tiempo cero (instantáneamente).En la práctica, estas transiciones no suceden de forma instantánea, aunque para la mayoría de las situaciones digitales podemos suponer que son impulsos ideales.

8

La Figura muestra un impulso real (no ideal). En la práctica, todos los impulsos presentan alguna o todas de las características siguientes. En ocasiones, se producen picos de tensión y rizado debidos a los efectos capacitivos e inductivos parásitos. La caída puede ser provocada por las capacidades parásitas y la resistencia del circuito que forma un circuito RC con una constante de tiempo baja.El tiempo requerido para que un impulso pase desde su nivel BAJO hasta su nivel ALTO se denomina tiempo de subida (tr), y el tiempo requerido para la transición del nivel ALTO al nivel BAJO se denomina tiempo de bajada (tf). En la práctica, el tiempo de subida se mide como el tiempo que tarda en pasar del 10% (altura respecto de la línea) al 90% de la amplitud del impulso y el tiempo de bajada se mide como el tiempo que tarda en pasar del 90% al 10% de la amplitud del impulso, la razón de que el 10% inferior y el 10% superior no se incluyan en los tiempos de subida y de bajada se debe a la no linealidad de la señal en esas áreas. El ancho del impulso (tW) es una medida de la duración del impulso y, a menudo, se define como el intervalo de tiempo que transcurre entre los puntos en que la amplitud es del 50% en los flancos de subida y de bajada.

3. CIRCUITO DIGITAL INTEGRADO

Los sistemas digitales han incorporado circuitos integrados a lo largo de los años debido a su reducido tamaño, su alta fiabilidad, su bajo coste y su bajo consumo de potencia. Los circuitos integrados son la base fundamental en el desarrollo de la electrónica, debido a que facilita y economiza tareas a la humanidad. Los circuitos cuyos componentes realizan operaciones análogas a las que indican los operadores lógicos se llaman "Circuitos Lógicos" o "circuitos digitales". Los Circuitos Lógicos están compuestos por elementos digitales como las compuertas OR, AND, NOT y otras derivaciones.Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas lógicas o circuitos lógicos más complejos. Estos componentes están

9

estandarizados, para que haya una compatibilidad entre fabricantes, de forma que las características más importantes sean comunes.Un circuito integrado (CI) es un circuito electrónico construido enteramente sobre un pequeño chip de silicio. Todos los componentes que conforman el circuito: transistores, diodos, resistencias y condensadores, son parte integrante de un único chip. La lógica para funciones fijas y la lógica programable son las dos principales categorías en las que se enmarcan los CI digitales. En la lógica fija, las funciones lógicas son definidas por el fabricante y no es posible modificarlas funcionan con base en la lógica digital o álgebra de Boole, donde cada operación de esta lógica, es representada en electrónica digital por una compuerta.

3.1 ENCAPSULADOS DE CI

Los encapsulados de los CI se clasifican según la forma en que se montan sobre las tarjetas de circuito impreso (PCB, Printed Circuit Board) y pueden ser de inserción o de montaje superficial. Los encapsulados de inserción disponen de pines (patas) que se introducen en los taladros de la tarjeta de circuito impreso y se sueldan a las pistas de la cara opuesta.

El encapsulado cumple con las siguientes funciones: Proteger al CI del polvo, humedad y golpes. Una fácil conexión eléctrica, permitiendo la fijación de conductores metálicos los

cuales son llamados pines permitiendo enviar las señales a y desde el dispositivo semiconductor.

Disipación de calor, estos CI al estar en funcionamiento de calientan debido al flujo de corriente.

10

11

3.1.1. DIP: (Dual In-Line Package) Los pines se extienden a lo largo del encapsulado (en ambos lados) y tiene como todos los demás una muesca que indica el pin número 1. Este encapsulado básico fue el más utilizado hace unos años y sigue siendo el preferido a la hora de armar plaquetas por partes de los amantes de la electrónica casera debido a su tamaño lo que facilita la soldadura. Hoy en día, el uso de este encapsulado (industrialmente) se limita a UVEPROM y sensores.

3.1.2. SIP: (Single in line package) Este encapsulado es uno de los más antiguos, estos encapsulados son usados tanto para componentes discretos como para circuitos integrados de pequeña y mediana escala (SSI MSI)

3.1.3. QFN: (Quad Flatpack Package) Es similar al QFP, pero con los pines situados en los cuatro bordes de la parte inferior del encapsulado. Este encapsulado puede hacerse en modelos de poca o alta densidad.

3.1.4. SOIC: (Small Out-Line integrated circuit) estos encapsulados son el equivalente a los DIP pero en el montaje superficial, fueron los primeros en sustituir a los encapsulados de no más de 16 pines. Últimamente se están haciendo populares al introducir un mayor número de pines, más de 64, principalmente en tipos de memoria de circuitos integrados.

3.1.5. PLCC: (Plastic Leaded Chip Carrier) estos encapsulados se caracterizan al igual que el QFP en que tiene terminales a los cuatro lados del dispositivo y por estar fabricados en plástico. Los terminales utilizados en este dispositivo son de tipo J ocupando menos espacio que los terminales gull wing.

3.1.6. LCCC: ( Leaded Ceramic Chip Carrier) se monta en zócalo y puede utilizarse tanto en montaje superficial como en montaje de taladro pasante. Se fabrica en material cerámico y la distancia entre terminales es cerámico.

3.1.7. PGA. (Pin Grid Array). Este es el más antiguo, los procesadores tienen unas pequeñas patitas que se acoplan a los sockets. Los múltiples pines de conexión se sitúan en la parte inferior del encapsulado. Este tipo se utiliza para CPUs de PC y era la principal opción a la hora de considerar la eficiencia pin-capsula-espacio antes de la introducción de BGA. Los PGAs se fabricaron de plastico y cerámica, sin embargo actualmente el plastico es el más utilizado, mientras que los PGAs de cerámica se utilizan para un pequeño número de aplicaciones. 3.1.8. LGA. (Land Grid Array). Los conectores no están en el microprocesador si no en el socket.  Es un encapsulado con electrodos alineados en forma de array en su parte inferior. Es adecuado para las operaciones donde se necesita alta velocidad debido a su baja inductancia. Además, en contraste con el BGA, no tiene esferas de soldadura por lo cual la altura de montaje puede ser reducida.

12

3.1.9. BGA. (Ball Grid Array). Sucesor del PGA, Los terminales externos, en realidad esferas de soldadura, se sitúan en formato de tabla en la parte inferior del encapsulado. Este encapsulado puede obtener una alta densidad de pines, comparado con otros encapsulados como el QFP, el BGA presenta la menor probabilidad de montaje defectuoso en las plaquetas.

4. CLASIFICACIÓN DE LOS CIRCUITOS INTEGRADOS SEGÚN SU COMPLEJIDAD

Los circuitos integrados digitales de función fija se clasifican según su complejidad. A continuación se enumeran de menor a mayor complejidad. La clasificación por complejidad establecida aquí para SSI, MSI, LSI, VLSI y ULSI está generalmente aceptada, aunque las definiciones pueden variar de una fuente de información a otra.

4.1. SSI: Integración a pequeña escala (Small-Scale Integration). Describe los CI de función fija que contienen hasta diez puertas equivalentes en un mismo chip, e incluyen puertas básicas y flip-flops.

4.2. MSI: Integración a media escala (Medium-Scale Integration). Describe los CI que contienen entre 10 y 100 puertas equivalentes en un mismo chip. Incluyen funciones lógicas como codificadores, decodificadores, contadores, registros, multiplexores, circuitos aritméticos, memorias pequeñas y otras.

4.3. LSI: Integración a gran escala (Large-Scale Integration). Es una categoría de los CI que incluyen entre 100 y 10.000 puertas equivalentes por chip, incluyendo memorias.

4.4. VLSI: Integración de muy gran escala (Very Large-Scale Integration). Describe los CI con un número de puertas equivalentes desde 10.000 hasta 100.000 por chip.

4.5. ULSI: Integración a ultra escala (Ultra Large-Scale Integration). Describe memorias de gran capacidad, grandes microprocesadores y computadoras en un solo chip. Esta categoría designa los CI que contienen más de 100.000 puertas equivalentes por chip.

4.6. GLSI: Integración a giga gran escala (Giga Large-Scale integration) Describe memorias de gran capacidad, esta categoría designa los CI con más de 1.000.000 puertas equivalentes por chip.

5. ENUMERACIÓN DE LOS PINES EN LOS DIFERENTES TIPOS DE ENCAPSULADOS.

Todos los encapsulados de CI utilizan un formato estándar para numerar los pines (terminales). Para un encapsulado de 16 pines, los tipos DIP y SOIC tienen la disposición que se indica en la Figura (a). En la parte superior del encapsulado, se indica el pin1 mediante identificador que puede ser un pequeño punto, una muesca o un borde biselado. Además, con la muesca orientada hacia arriba, el pin 1 siempre es el pin situado más a la

13

izquierda, como se indica. Comenzando por el pin 1, el número de pin aumenta a medida que se desciende y se continúa por el lado opuesto en sentido ascendente. El número mayor de pin es siempre el situado a la derecha de la muesca o el que está enfrente del punto.Los encapsulados PLCC y LCCC tienen terminales en sus cuatro costados. El pin 1 se indica mediante un punto u otra marca y se sitúa en el centro de uno cualquiera de los lados del chip. La numeración de los terminales asciende en sentido contrario a las agujas del reloj mirando la parte superior del encapsulado. El pin de mayor numeración está siempre a la derecha del pin 1. La Figura (b) ilustra este formato para un encapsulado PLCC de 20 pines.

6. FAMILIA LOGICA TTL

La familia TTL (Transistor-Transistor Logic) ha sido a familia principal de CI bipolares, hay comercialmente disponible gran cantidad de CI TTL en el rango SSI / MSI. Estos pueden ser codificadores, registros, contadores, multiplexores, decodificadores, demultiplexores. Las puertas TTL están caracterizadas por la utilización de dos o más etapas de circuitos de transistores para realizar la función lógica y amplificar la señal, los transistores utilizados suelen ser NPN y PNP. Son dispositivos relativamente rápidos, versátiles y muy económicos.Las características de CI con lógica TTL Standard son;- Alta velocidad de operación. Pueden trabajar con frecuencias que van de 18 a 20 MHz y en algunos casos hasta los 80 Mhz.- Poseen un tiempo de conmutación (retardo de propagación), de 10 ns o menor. El retardo de propagación de un circuito digital es el tiempo que toma un cambio lógico en la entrada, para producir un cambio lógico en la salida.- Todos los dispositivos de la serie 74 necesitan una única fuente de alimentación de 5 V. Tensiones en el intervalo de 2 a 5 V representan el 1 lógico, y niveles de tensiones bajas en el intervalo de 0 (tierra) a 0,8V representan el 0 lógico.

14

El máximo voltaje positivo que puede aplicarse a una entrada TTL es de +5,5V y el máximo negativo es -0,5V; al excederse estos parámetros, los dispositivos TTL se destruyen.

6.1. INVERSOR TTL

El circuito básico implementado en tecnología TTL es el inversor. La resistencias del circuito tienen los valores adecuados para que los transistores en conducción permanezcan saturados para una tensión de alimentación entre 5V ± 0,25 V. Con la entrada (e) en un nivel bajo (tensión positiva contra masa no mayor a 0,8V), el transistor Q1 tiene la juntura B-E polarizada directamente y está en condiciones de conducir. La conexión del colector de Q1 a la base de Q2 no permite la circulación de corriente, a excepción de alguna corriente de fuga que circule por la base de Q2, forzando la saturación de Q1 y el corte de Q2. El corte de Q2 provoca el corte de Q4 aislando la salida (s) de masa. Al mismo tiempo habilita la conducción de Q3 y del diodo D ligando la salida a VCC a través de un camino de baja impedancia.

Los circuitos de la familia consumen potencia aún en un estado estable (potencia estática) siendo este consumo prácticamente independiente del estado de la salida. En cada conmutación, como el transistor cortado entra en conducción antes de que el que estaba saturado llegue al corte, los transistores Q3 y Q4 conducen simultáneamente por un breve lapso provocando un pico de consumo en la etapa de salida (potencia dinámica).

6.2. COMPUERTA NAND TTL

Si en el circuito inversor se reemplaza el transistor Q1 por un transistor multiemisor se puede construir una compuerta NAND de tantas entradas como emisores tenga Q1. Su fabricación es similar a la de un transistor común, salvo que se difunden varios emisores dentro de la base a fin de disponer de varias junturas B-E en paralelo. En la figura se muestra el circuito esquemático de una compuerta NAND TTL de dos entradas en el cual el transistor de entrada, Q1, tiene dos emisores.

15

Cuando al menos una de sus dos junturas base emisor de Q1se polariza directamente Q1 entra en conducción provocando el corte de Q2, y la salida se fuerza a su estado alto. La condición para que la salida del circuito esté en estado bajo es que todas las entradas estén en estado alto. Cuando todas las entradas se encuentran en valor alto, Q1 conduce en zona inversa (intercambia la función de los terminales de colector y emisor) habilitando la conducción de Q2 y forzando el estado bajo en la salida del circuito.La lógica TTL se caracteriza por tener tres etapas. Etapa de entrada por emisor: se utiliza un transistor multiemisor en lugar de la matriz

de diodos de DTL (Diode-Transistor Logic).

Separador de fase: es un transistor conectado en emisor común que produce en su colector y emisor señales en contrafase.

Driver: está formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuración general varía ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son búferes o no y si son de colector abierto, tres estados (ThreeState), etc.

7. FAMILIA LOGICA CMOS

Semiconductor complementario de óxido metálico CMOS (Complementary metal-oxide-Semiconductor), y se implementa con un tipo de transistor de efecto de campo.La familia CMOS de circuitos integrados compite directamente con la TTL en las áreas de integración de pequeña y mediana escala SSI y MSI). Como la tecnología CMOS ha producido cada vez mejores características de desempeño gradualmente ha tomado el campo que dominaron los TTL durante mucho tiempo. Los dispositivos TTL estarán en el mercado por cierto tiempo más, pero en equipos nuevos se usarán cada vez más los circuitos lógicos CMOS. Los circuitos integrados CMOS no sólo proporcionan las mismas funciones lógicas disponibles en los TTL, sino que también ofrecen funciones de propósito especial que no poseen los TTL. Se han desarrollado varias series CMOS deferentes con el paso del tiempo, ya que los fabricantes han buscado mejores características de desempeño.

Los circuitos CMOS tienen un rango amplio de tensiones de alimentación, que en algunos casos llega hasta ±30V. Los límites quedan determinados por las tensiones de ruptura directamente ligadas a las características de la tecnología del aislante (dióxido de silicio) utilizado en la compuerta. Algunos términos que se emplean cuando se agrupan circuitos integrados de familias o series diferentes, o como reemplazo entre sí.a) Compatibilidad de pines: Dos CI tienen compatibilidad de pines cuando sus configuraciones de pines son iguales. Por ejemplo, el pin 7 en ambos CI es “Tierra”, el pin 1 en ambos es una entrada para el primer INVERSOR, etc. b) Funcionalmente equivalentes: Dos CI son funcionalmente equivalentes cuando las funciones lógicas que realizan son exactamente las mismas. Por ejemplo, ambos

16

contienen cuatro compuertas NAND de dos entradas, o ambos contienen seis flip-flop tipo “D” con disparo por reloj en el borde positivo. c) Eléctricamente compatible: Dos CI son eléctricamente compatibles cundo se pueden conectar directamente uno en lugar del otro sin tomar ninguna medida especial para

asegurar su operación adecuada.

En estos circuitos, la salida depende en cada momento de las entradas actuales, careciendo de memoria o realimentación alguna. La estructura básica de estos circuitos se ilustra en la Figura. Al igual que en el inversor CMOS, se dispone un red de polarización del nivel bajo (pull-down) formada por transistores NMOS, y una equivalente para el nivel alto (pull-up) constituida por transistores PMOS. Las dos redes se activan por variables de entrada, de forma que trabajen de forma complementaria, impidiendo que ambos caminos (al nivel alto y bajo) estén activados simultáneamente.La red PDN conducirá con todas aquellas combinaciones que requieran un valor de Y=0, estableciendo un camino a tierra. A la vez, la red PUN deberá estar desactivada, eliminando todo camino a la alimentación VDD. De igual modo, todas las combinaciones que demanden Y=1, conectarán la salida con VDD, eliminando toda ruta a masa desde la salida, es decir, desactivando PDN.

7.1. COMPUERTAS CMOS NOR Y NAND

En la figura se muestran los esquemas circuitales de una compuerta NAND y una compuerta NOR de dos entradas implementadas con tecnología CMOS. El diseño se basa en colocar un transistor N por cada señal que deba llevar la salida a 0 y un transistor P por cada señal que deba llevar la salida a 1. Luego los transistores se conectan en serie

17

cuando se requiere de la presencia de las señales en forma simultánea para obtener el valor de salida deseado (producto lógico), o bien en paralelo si cualquiera de las señales en forma indistinta puede generar la salida correspondiente (suma lógica).

En el caso de la compuerta NAND, un nivel bajo en cualquiera de las entradas debe colocar un nivel alto a la salida, por lo que los PMOS aparecen en paralelo conectando la salida a la tensión de alimentación, mientras que los NMOS se conectan en serie ya que la salida está en un nivel bajo si y solo si todas las entradas están en alto.

La compuerta NOR se implementa con un circuito donde se intercambian las conexiones de los transistores NMOS y PMOS. La salida debe tomar un nivel alto únicamente cuando las entradas están en nivel bajo, en consecuencia dos PMOS en serie conectan la salida a VDD, mientras que los NMOS aparecen en paralelo conectando la salida a masa.

8. SERIES DE LAS FAMILIAS LOGICAS TTL Y CMOS

8.1. SERIES TTL

La familia TTL correspondientes a la serie 74 o (54 en aplicaciones militares e industriales). Los dispositivos de la serie 54 tienen rangos de operación de temperatura y voltaje más flexible (desde -55 hasta 125°C contra 70°C de la serie 74)se divide a su vez en otras 8 subfamilias, que difieren unas de otras en cuanto a las prestaciones que ofrecen. Los TTL se identifican de la siguiente manera:( )74X…X( )Donde el espacio en blanco que antecede al 74, identifica el fabricante de ese CI

SN: Texas Instruments. DM: National Semiconductor. S: Signe tic, etc.

18

Las S.S. que preceden al 74 indican primero la subfamilia a la que pertenece el CI mediante 1, 2 o 3 letras. Para posteriormente indicar el tipo de compuertas contenidas en él y el número de entradas que tiene cada una de ellas.El paréntesis de la derecha indica el tipo de encapsulado. Si el ese espacio en blanco tiene una de las siguientes letras entonces indica que tipo de encapsulado es.

J: DIP cerámico. N: plástico. L: Capsula cilíndrica de metal, etc.

Las subfamilias de los TTL son:

8.1.1. TTL ESTÁNDAREs la única serie de la familia TTL que no posee letra identificativa de la subfamilia. Las puertas NAND y NOT pertenecen a esta serie. En este diagrama se destacan los diodos

de enganche (DADB ) correspondiente ala etapa de entrada. Estos diodos son de

proteccion frente a señales negativas de entrada.

19

SN7400, esta deficiones indica que el CI ha sido fabricado por Texas Instruments corresponde a la serie comercial 74 estandar. Los 00 informan que el chip esta formado por 4 puertas NAND de dos entradas cada una.

8.1.2. TTL SCHOTTKYEn los TTL estándar, los transistores tienen que liberar las cargas almacenadas en la base en el estado de saturación. Dando lugar a un retardo en la respuesta de la puerta cuando pasa del estado BAJO a ALTO o aumento de (tiempo de propagación de nivel bajo a alto). Este problema se elimina con los Schottky.Un transistor Schottky está constituido por un transistor BJT, al que se le ha conectado un diodo Schottky entre la base y el colector del transistor de unión bipolar.El siguiente circuito es representativo de una puerta NAND TTL Schottky. Aquí se observa que aparte de utilizar transistores Schottky, tiene también 2 transistores T2 y T3 en montaje Darlington y utiliza resistencias de valores muy bajos. Consiguiéndose de esta forma aumentar aún más la velocidad de respuesta de la puerta, o lo que es lo mismo, disminuir el retardo de propagación.

8.1.3. TTL SCHOTTKY DE BAJA POTENCIAEsta serie es una variante de la anterior, pero tiene menor consumo de potencia. Esto se ha logrado aumentando el valor de las resistencias que forman parte de la puerta. Al aumentar el valor de las resistencias trae como consecuencia que la velocidad de respuesta de la puerta disminuya.

8.1.4. TTL SCHOTTKY AVANZADAEsta es la más rápida de las series TTL, con un retardo de 1.7ns sin que esto repercuta notablemente en el consumo de potencia, al ocupar el tercer puesto con solo 8mW.

8.1.5. TTL SCHOTTKY AVANZADA DE BAJA POTENCIA

20

Esta serie con la 74L ofrecen una menor disipación de potencia 1mW. Es la tercera en ofrecer una mayor velocidad de respuesta, con un retardo de propagación de 4ns. Esta característica la coloca como la serie TTL con el menor producto velocidad-potencia, cuyo valor es de 4.8pJ.

8.2. SERIES CMOS

Las siglas CMOS derivan del significado MOS complementario, ya que sus circuitos contienen internamente MOS de canal n y MOS de canal p.Esta tecnología fue utilizada inicialmente en aplicaciones aeroespaciales y militares, debido a su bajo consumo. En la actualidad, es tan popular y utilizada e incluso más que la lógica TTL, debido principalmente;

Muy bajo consumo. Amplio margen de tensión de alimentación. Alta inmunidad al ruido.

Las principales series CMOS, son; 4000. HE4000. De alta velocidad (HC/HCT/HCU). Avanzada (AC/ACT).

La serie básica CMOS de 3,3 V y sus denominaciones son las siguientes: 74LV. CMOS de baja tensión 74LVC. CMOS de baja tensión. 74ALVC. CMOS de baja tensión avanzada. 74BCT. Bi-CMOS 74ABT. Bi-CMOS avanzada. 74LVT. Bi-CMOS de baja tensión. 74ALB. Bi-CMOS de baja tensión.

8.2.1. SERIE 4000Fue la primera en aparecer y tambien la mas popular, los circuitos CMOS de la serie 4000, se fabrican según la tecnologia llamada metal gate (puerta de metal).La serie 4000 se divide a su vez en tres subseries;

4000ª (primera en aparecer). 4000B. 4000UB (ultima en aparecer).

Entre las características más notables de la serie 4000 se encuentran;Bajo consumo de potencia.

Alta inmunidad al ruido. Amplio margen de temperatura de trabajo. Amplio margen de tensión de alimentación. Alto fan.-Out.

21

8.2.2. SERIE HE4000Para que la serie CMOS pudiera competir con la TTL era necesario aumentar la velocidad de respuesta de la primera, se disminuyó las capacidades parasitas del integrado.Al igual que en la serie 4000, existen tres subseries HE4000;

HE4000. HE4000B. HE4000UB.

8.2.3. SERIE DE ALTA VELOCIDAD (HC/HCT/HCU).Es de destacar que los CI HCMOS son compatibles en patillaje con todas las series TTL, en cuanto a las subseries HCMOS;

74HC: cuya alimentación puedes estar entre 2 - 6V y todas las salidas están bufereadas.

74HCT: alimentación de 5± 10% (4.5 a 5.5V) y entradas/salidas bufereadas. 74HCU: de iguales características a la serie 74HC, salvo que las salidas de los

circuitos no están bufereadas.

22

8.2.4. SERIE AVANZADA (AC/ACT)Esta es la serie más novedosa de la familia CMOS, con ella se consigue aumentar aún más la velocidad de respuesta de los circuitos lógicos, pero con la ventaja de que tiene además un consumo menor (disipación de potencia). Todas estas ventajas, se han conseguido desarrollando el proceso de cilicio policristalino, esta serie se subdivide en dos subseries;

74AC: Su alimentación está comprendida entre 3 y 5.5V, pudiendo mantener sus niveles con una alimentación de menos de 2V, y sus salidas están bufereadas.

74ACT: Sus niveles lógicos de entrada son compatibles con la familia TTL, utiliza una alimentación de 5V ± 10%.

9. COMPARACIONES DE LAS PRESTACIONES CMOS Y TTL

Las características superiores de los dispositivos TTL (bipolar) frente a los CMOS serán su relativamente alta velocidad y la capacidad de corriente de salida. Actualmente, estas ventajas han disminuido hasta el punto en que los dispositivos CMOS son iguales o superiores en muchas áreas y han llegado a ser tecnología dominante en circuitos integrados, aunque la lógica TTL todavía está ampliamente disponible y en uso. También existe una familia de circuitos integrados, BiCMOS, que combina la lógica CMOS con la circuitería de salida TTL, en un esfuerzo por combinar las ventajas de ambas tecnologías.

TABLAS DE COMPARACIÓN

23

Retardo de propagación.El tiempo o retardo de propagación de un circuito digital es el tiempo que toma un cambio lógico en la entrada en propagarse a través del dispositivo y producir un cambio lógico en la salida.Fan-Out.Es el número máximo de entradas a puertas que es posible conectar. Si este número se supera, podemos salirnos de los niveles lógicos y por tanto, el circuito no funcionaría. Disipación de Potencia.La potencia disipada, es la medida de la potencia a nivel alto y bajo. Es decir, es la potencia media que la compuerta va consumir.

Se presentan las siguientes diferencias de TTL respecto a CMOS;Características de entradas y salidas asimétricas.

Las entradas entregan una corriente significativa en estado BAJO y en estado ALTO solo una corriente de fuga.

La salida puede manejar mucha más corriente en el estado BAJO (transistor saturado).

La salida solo puede entregar una cantidad limitada de corriente en el estado ALTO (resistencia más transistor parcialmente encendido).

TTL tiene dificultad para manejar entradas CMOS porque V OH=2.4V .

Para la interconexión entre TTL y CMOS deben considerarse varios factores; Niveles lógicos y fuentes de alimentación. Margen de ruido. Cargabilidad de salida (Fan-out). Carga capacitiva.

10. DISPOSITIVOS LÓGICOS DE FUNCIÓN FIJA(SERIES CMOS Y TTL)

24

74LS00

25

26

27

28

29

74LS02

30

31

32

33

34

74LS04

35

36

37

38

39

74LS08

40

74LS10

41

42

43

44

74LS11

45

46

47

48

74LS20

49

50

51

52

74LS30

53

54

55

56

74LS32

57

58

59

60

61

11. LOCALIZACIÓN DE AVERÍAS

La localización de averías es el proceso de reconocer, aislar y corregir un fallo en un sistema o circuito. Para poder localizar las averías de forma efectiva, debe entender cómo se supone que trabaja el circuito o sistema y debe estar en disposición de reconocer un funcionamiento incorrecto.

11.1. Fallos internos en las puertas lógicas de los CILos circuitos abiertos y los cortocircuitos son los fallos más comunes en las puertas internas del CI. Se pueden producir tanto en las entradas como en la salida de una puerta contenida en el encapsulado del CI. Antes de intentar solucionar cualquier avería, compruebe que la alimentación continua y la masa son correctas.Efectos de una entrada que se encuentra en circuito abierto internamente. Un circuito abierto interno es el resultado de un componente en circuito abierto o de una ruptura en la conexión entre el chip y el pin del encapsulado. Una entrada en circuito abierto impide que una señal de impulsos en esta entrada dé lugar a una salida, como se muestra en la Figura (a) para la puerta NAND de 2 entradas. Una entrada TTL en abierto actúa como un nivel ALTO, por lo que los impulsos aplicados a la entrada que está en buen estado pasan a través de la puerta NAND hasta la salida, como se muestra en la Figura (b). Condiciones para probar las puertas. Condiciones para probar las puertas.Al probar una puerta NAND o una puerta AND, debe asegurarse siempre de que las entradas a las que no se aplican impulsos se encuentren a nivel ALTO, para activar la puerta. Cuando pruebe una puerta NOR o una puerta OR, debe asegurarse siempre de que las entradas a las que no se aplican impulsos se encuentran a nivel BAJO. Cuando se prueba una puerta XOR o XNOR, el nivel de la entrada a la que no se aplican impulsos no importa, ya que los impulsos aplicados en la otra entrada forzarán a que las entradas se encuentren, alternativamente, en el mismo nivel o en niveles opuestos.Localización de fallo: entrada en circuito abierto.La localización de este tipo de fallo es, en la mayoría de los casos, muy fácil utilizando un osciloscopio y un generador de funciones, para el caso de una puerta NAND de 2 entradas. Al medir las señales digitales con un osciloscopio, emplee siempre el acoplamiento en continua.

62

El primer pasó en la localización de averías de un CI, cuando se sospecha que está fallando, es asegurarse de que la tensión de alimentación continua (VCC) y la masa están conectadas a los pines apropiados del CI. Después, se aplican impulsos continuos a una de las entradas de la puerta, asegurándose de que las otras entradas están a nivel ALTO (en el caso de una puerta NAND). En la Figura (a), se comienza a aplicar los impulsos en el pin 13, ya que se ha determinado que es una de las entradas de la puerta de la que se sospecha el fallo. Si en la salida correspondiente (en este caso el pin 11) se detecta un tren de impulsos, entonces el pin 13 de entrada no está en abierto. Consecuentemente, esto prueba también que la salida no está en abierto. A continuación, se aplica otro tren de impulsos a otra entrada de la puerta (pin 12), asegurándose de que la otra entrada está a nivel ALTO. En la salida (en el pin 11) no se detecta un tren de impulsos y la salida está a nivel BAJO, lo que indica que la entrada del pin 12 está en abierto, como se muestra en la Figura (b). Observe que la entrada en la que no se aplican impulsos debe estar a nivel ALTO en el caso de una puerta NAND o una puerta AND. Si se tratara de una puerta NOR, la entrada en la que no se aplican impulsos debería estar a nivel BAJO.

63

Efectos de una salida que se encuentra internamente en circuito abierto. Una salida que esté internamente en circuito abierto impide que una señal en cualquiera de las entradas llegue hasta la salida. Por tanto, independientemente de las condiciones de entrada, la salida no se ve afectada. El nivel en el pin de salida del CI dependerá de a qué esté conectada la salida externamente, por lo que podría estar a nivel ALTO, BAJO o flotante (no fijado a ninguna referencia). En cualquier caso, no habrá señal en el pin de salida.

Entrada o salida cortocircuitadas. Aunque no es un fallo común como un abierto, se puede producir un cortocircuito interno a la tensión de alimentación, a masa, a otra entrada o a una salida. Cuando una entrada o una salida se cortocircuita a la alimentación, permanecerá en estado ALTO. Si una entrada o una salida se cortocircuita a masa, permanecerá a nivel BAJO (0 V). Si dos entradas o una entrada y una salida se cortocircuitan entre sí, entonces estarán siempre al mismo nivel.

64

CONCLUSIÓN

Logramos reafirmar los conceptos vistos en clase de circuitos digitales, como las diferentes magnitudes, diferentes tipos de integrados que son los sistemas físicos en los cuales encontramos las diferentes compuertas lógicas, aplicación de los diferentes circuitos digitales entre otros. También se familiarizo con su funcionamiento lógico, sino también con sus propiedades de operación, como son los niveles de tensión, la inmunidad al ruido, la disipación de potencia, el fan-out y los retardos de propagación.Logramos aclarar y entender los diferentes conceptos de los sistemas básicos digitales en la cual tiene una amplia aplicación en nuestras vidas.

65

REFERENCIAS

Thomas L. Floyd, “Fundamentos de sistemas digitales” Prentice Hall, novena Edición. 2006.

Ronald Tocci, “Sistemas Digitales” Pearson Educación, Decima Edición, 2011.

A. S. Sedra and K. C. Smith: “Circutos Microelectrónicos”. McGraw Hill, QuintaEdicion. 2006.

Ghausi, M.S.: “Circuitos electrónicos discretos e integrados”. Nueva editorialInteramericana, 1987.

Schilling, D.L. and Belove.: “Circuitos electrónicos discretos e integrados”. 3aedición, McGraw-Hill, 1993.

http://electronicaradical.blogspot.com/2011/02/logica-transistor-transistor-ttl.html

http://www.uhu.es/adoracion.hermoso/Documentos/Tema-2-SeriesTTL.pdf

http://www.uhu.es/adoracion.hermoso/Documentos/tema-3-Series-cmos.pdf

66