blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx · Web viewUn ciclo...
Transcript of blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx · Web viewUn ciclo...
![Page 1: blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx · Web viewUn ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo. Tamaño de](https://reader035.fdocuments.ec/reader035/viewer/2022081400/60a86a7141a3023ce30d6606/html5/thumbnails/1.jpg)
Sistemas Digitales I
Práctica # 6Capítulo del curso: simulación de un circuito secuencial
Objetivos de aprendizaje: Simular en QUARTUS un sistema digital secuencial diseñado a partir de
programación en código VHDL y programación gráfica con diagramas de bloques.
Aplicar conceptos de simulación en Quartus para convertir un código VHDL en su correspondiente símbolo.
Ejercicio 1
1. Registre una captura del registro de compilación (sin errores).
Tamaño de referencia. Registre su captura y borre esta imagen y comentario.
![Page 2: blog.espol.edu.ecblog.espol.edu.ec/.../01/SD1-Practica6_resultados.docx · Web viewUn ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo. Tamaño de](https://reader035.fdocuments.ec/reader035/viewer/2022081400/60a86a7141a3023ce30d6606/html5/thumbnails/2.jpg)
2. Registre una captura de las formas de onda de la simulación donde se muestre:
Un ciclo completo de conteo, es decir, desde cero hasta 15. Un reinicio del conteo.
Tamaño de referencia. Registre su captura y borre esta imagen y comentario
Registre aquí la interpretación de sus resultados.