Tema 2. MSP430 (3).pdf

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.1

Universidad de MlagaDepartamento de Tecnologa Electrnica

Grado en Tecnologas de Telecomunicacin

ndice


2. Familia MSP4301. Introduccin

2.1. Comparativa de microcontroladores

5. CPU5.1. Registros

5.1.1. Especficos5.1.2. Propsito general

5.3.4. Descripcin

a) Formato Ib) Formato II

5.2. Modos de direccionamiento2.2. Subfamilia G2xx

3. Arquitectura3.1. Diagrama de bloques3.2. Perifricos

4. Mapa de memoria4.1. Zonas de memoria4.2. Organizacin de la

memoria

5.3. Instrucciones5.3.1. Formato5.3.2. Tamao y tiempo de

ejecucin5.3.3. Codificacin

c) Formato IIId) Ejemplo

a) Aritmticasb) Lgicasc) Bitd) Datose) Control de flujof) Sistema

ndice






5.3.4. Descripcin





memoria





1. Introduccin

1. Introduccin


Microcontroladores comerciales: amplio abanico de posibilidades:

Elevado nmero de fabricantes Cada fabricante proporciona distintas familias (sistemas que comparten la

misma filosofa de diseo: bajo consumo, alto rendimiento, bajo coste) Cada familia ofrece distintas subfamilias (dispositivos que comparten la misma

arquitectura de diseo: tensiones de alimentacin, frecuencias de operacin, tipos de memoria)

Cada subfamilia contiene distintos dispositivos (cada uno con unas caractersticas propias: tamao de la memoria, perifricos disponibles, tipos de encapsulados)

Eleccin: es fundamental elegir adecuadamente el microcontrolador a utilizar:

Consumo (sistemas portables)

Tamao de la memoria (cantidad de cdigo y/o datos)

Perifricos disponibles (funcionalidades de E/S necesarias)

Capacidad de proceso (instrucciones por segundo)

Familia

1. Introduccin


Fabricante

Subfamilia

Dispositivo

ndice






5.3.4. Descripcin





memoria





2. Familia MSP430

2. Familia MSP430


MSP430 Texas Instruments (http://www.ti.com)

Caractersticas: Diseo optimizado para ultra bajo consumo: bajas tensiones de alimentacin

(0.9 V 3.6 V), distintos modos de bajo consumo y perifricos inteligentes capaces de operar autnomamente idneo para sistemas portables

CPU con arquitectura Von Neumann y RISC de 16 bits: pocas instrucciones pequeas y rpidas de ejecutar buena capacidad de proceso

Gran cantidad de perifricos de altas prestaciones: temporizadores, comunicaciones, convertidores, controladores de LCDs amplio abanico de aplicaciones

Facilidad de uso: sistema de depuracin integrado(1) y potentes entornos de desarrollo IDE gratuitos reducido tiempo de diseo

Bajo coste: kits de desarrollo completos y numerosos microcontroladores a muy bajo coste sistemas econmicos

(1) Sistema de depuracin basado en el interfaz de comunicacin JTAG, que permite el acceso a la CPU en tiempo real para realizar la depuracin de cualquier aplicacin (detencin del programa, ejecucin paso a paso, puntos de ruptura, exploracin de la memoria, visualizacin de los registros de la CPU y de los perifricos)

2. Familia MSP430


Aplicaciones:

Instrumentacin porttil

Electrnica de consumo

Instrumentacin de medida

Instrumentacin mdica

Redes de sensores inalmbricos

Monitorizacin de seales

Recoleccin de datos

Dispositivos tctiles

2. Familia MSP430 2.1. Comparativa de microcontroladores



Subfamilias: Subfamilia Perifricos

2. Familia MSP430 2.2. Subfamilia G2xx

2.2. Subfamilia G2xx


Dis

posi

tivos

ndice






5.3.4. Descripcin





memoria





3. Arquitectura

3. Arquitectura


MSP430G2533: Von Neumann: utiliza la memoria para almacenar tanto el programa como los

datos

RISC de 16 bits: buses de datos y de direcciones de 16 bits:

Bus de datos de 16 bits longitud de palabra de 16 bits

Bus de direcciones de 16 bits capacidad de direccionamiento de 216 posiciones (216 = 65.536 = 64 KB)

Programa

DatosCPU

Memoria

Direcciones

Instrucciones Datos

16 bits = 64 KB

16 bits

3. Arquitectura 3.1. Diagrama de bloques

3.1. Diagrama de bloques


Memoria

CPU

Perifricos E/S

Buses

Mdulo auxiliar de gestin

MSP430G2533:

3. Arquitectura 3.2. Perifricos

3.2. Perifricos


MSP430G2533:Convertidor

Analgico/Digital

Puertos E/S

Supervisor de Alimentacin

Watchdog Temporizadores

Comunicaciones

ndice






5.3.4. Descripcin





memoria





4. Mapa de memoria

4. Mapa de memoria


Definicin: esquema que representa la distribucin de las direcciones que permiten seleccionar los distintos elementos del sistema:

Registros especiales de la CPU

Registros de configuracin de los perifricos E/S (Perifricos Mapeados en Memoria se accede a ellos como a posiciones de memoria)

Memoria del sistema

Exclusividad: cada direccin se corresponde con un nico elemento del sistema, y cada elemento del sistema posee una nica direccin

Niveles de descripcin: el mapa de memoria se puede representar en dos niveles distintos:

Funcional: uso o funcionalidad que le asigna el sistema a cada direccin (programa, datos, vectores de interrupcin)

Fsico: tipo de elemento que se encuentra ubicado en cada direccin (Flash, RAM, perifricos E/S, registros especiales de la CPU)

Tamao: el mapa de memoria no tiene por qu cubrir la capacidad de direccionamiento completa de la CPU (depende del tamao de la memoria utilizada)

64 KB

16 B

240 B

256 B

512 B

256 B

16 KB

64 BFlash

Flash

Flash

RAM

Perifricos 16 bits

Perifricos 8 bits

Registros especiales

Vectores Interrupcin

Cdigo

Informacin Calibracin

Datos

NO UTILIZADA

NO UTILIZADA

0x00000x000F

0x00100x00FF

0x01000x01FF

0x02000x03FF

0x10000x10FF

0xC000

0xFFBF

0xFFC00xFFFF

Fsico Funcional

4. Mapa de memoria

Microcontroladores - Grado en Tecnologas de Telecomunicacin - Curso 2013/2014 T2.17Microcontroladores - Grado en Ingeniera de Tecnologas de Telecomunicacin - Curso 2011/2012 T2.17

MSP430x2xx Family User's Guide

MSP430G2533 Datasheet

+

MSP430G2533

Dep

endi

ente

del

dis

posi

tivo

4. Mapa de memoria 4.1. Zonas de memoria

4.1. Zonas de memoria

64 KB

16 B

240 B

256 B

512 B

256 B

16 KB

64 BFlash

Flash

Flash

RAM

Perifricos 16 bits

Perifricos 8 bits

Registros especiales

Vectores Interrupcin

Cdigo

Informacin Calibracin

Datos

NO UTILIZADA

NO UTILIZADA

0x00000x000F

0x00100x00FF

0x01000x01FF

0x02000x03FF

0x10000x10FF

0xC000

0xFFBF

0xFFC00xFFFF

Destinada a ubicar el cdigo del programa (al ser memoria Flash no voltil permanecen los datos almacenados, es decir, el programa, aunque se interrumpa la alimentacin del sistema). Tambin se puede utilizar para almacenar datos fijos (constantes)

Informacin de calibracin del dispositivo generada durante su fabricacin (no debe modificarse)

Destinada a ubicar los datos del programa (al ser memoria RAM voltil se eliminan los datos almacenados al interrumpir la alimentacin del sistema)

Configuracin de perifricos E/S de 16 bits (se deben realizar accesos con palabras; si se realizan accesos con bytes, slo se pueden direccionar posiciones pares, y el byte alto del resultado es siempre 0)

Configuracin de perifricos E/S de 8 bits (se deben realizar accesos con bytes ; si se realizan accesos con palabras, una lectura proporciona resultados impredecibles en el contenido del byte alto, y una escritura ignora el contenido del byte alto)

Registros especiales de la CPU (se deben realizar accesos con bytes ; no se permite realizar accesos con palabras)


4. Mapa de memoria 4.2. Organizacin de la memoria

4.2. Organizacin de la memoria


Tamao de los datos: aunque la longitud de la palabra es de 16 bits, la CPU puede acceder a los datos como palabras (16 bits) o como bytes (8 bits)

Definiciones: Al estar formada una palabra por 2 bytes, se denomina byte menos

significativo o LSB (Least Significant Byte) al byte de menor peso (ubicado en la parte baja de la palabra), y byte ms significativo o MSB (Most Significant Byte) al byte de mayor peso (ubicado en la parte alta de la palabra)

11 01 0 1 1 0 0 0 0 0 1 0 1 0MSB LSB

Al estar formado un byte por 8 bits, se denomina bit menos significativo o LSb (Least Significant bit) al bit de menor peso (ubicado en la parte baja del byte), y bit ms significativo o MSb (Most Significant bit) al bit de mayor peso (ubicado en la parte alta del byte)(1)

100 0 1 0 1 0MSb LSb

(1) Esta definicin no es correcta, pues se utiliza el trmino LSB para denotar tanto al byte menos significativo como al bit menos significativo indistintamente, y se utiliza el trmino MSB para denotar tanto al byte ms significativo como al bit ms significativo indistintamente. No obstante, se emplear esta notacin para evitar ambigedades



Endianness: formato de almacenamiento en memoria de los datos que ocupan ms de un byte (como por ejemplo una palabra):

Little endian: almacena en las direcciones menores de memoria el LSB y en las direcciones mayores de memoria el MSB

Big endian: almacena en las direcciones menores de memoria el MSB y en las direcciones mayores de memoria el LSB

11 01 0 1 1 0 0 0 0 0 1 0 1 0MSB LSB

0xB81A

0x0000

0x0001

0x1A0x0002

0xB80x0003

0x0004

0x0005

LSBMSB

Little endian

0x0000

0x0001

0xB80x0002

0x1A0x0003

0x0004

0x0005

MSBLSB

Big endian



Little endian

MSb LSb

Acceso a bytes: los bytes se encuentran en cualquier direccin de memoria (par o impar)

Byte de la direccin xxx4h






MSP430 Little endian



Little endian

Acceso a palabras: las palabras se encuentran nicamente en direcciones pares de memoria. En la direccin par de la palabra se encuentra el LSB, y en la direccin impar inmediatamente superior se encuentra el MSB

MSb LSb

MSB

LSBPalabra de la direccin xxx8h

MSB


MSB


MSP430 Little endian

ndice






5.3.4. Descripcin





memoria





5. CPU

5. CPU


Registros: dispone de 16 registros de 16 bits

Caractersticas:

Instrucciones: arquitectura RISC con 27 instrucciones bsicas y 24 instrucciones emuladas:

Bsicas: son ejecutadas directamente por la CPU Emuladas: son instrucciones ficticias que simplifican el desarrollo del

cdigo, y son sustituidas por instrucciones bsicas equivalentes

Modos de direccionamiento: posee 7 modos de direccionamiento para acceder a los datos

5. CPU 5.1. Registros

5.1. Registros


4 registros especficos con funcionalidades especiales

12 registros generales de propsito general

5. CPU 5.1. Registros 5.1.1. Especficos

5.1.1. Especficos


R0: Contador de programa (PC: Program Counter)

Funcionalidad: apunta a la direccin de la siguiente instruccin a ejecutar Caractersticas: como todas las instrucciones tienen un tamao par en bytes

(2, 4 6 bytes), siempre contiene una direccin par Operacin: la CPU se encarga de actualizar automticamente el contador de

programa en funcin de la instruccin ejecutada

Direccin par



R1: Puntero de pila (SP: Stack Pointer)

Funcionalidad: apunta a la parte superior de la pila(1) (stack) del sistema

(1) Una pila es una estructura de datos en la que el modo de acceso es de tipo LIFO (Last In First Out ltimo en entrar, primero en salir), la cual permite almacenar y recuperar datos ordenadamente. Los datos almacenados se estructuran de forma apilada, por lo que en todo momento slo se tiene acceso a la parte superior de la pila o TOS (Top Of Stack), donde se encuentra el ltimo dato almacenado. Para operar con una pila es necesario disponer de un puntero de pila (SP) que apunte a la parte superior de la pila, gracias al cual se pueden llevar a cabo dos operaciones bsicas: introducir un nuevo dato en la pila (PUSH) y extraer el ltimo dato de la pila (POP). Cualquiera de estas dos operaciones aumenta o disminuye el tamao de la pila, por lo que se modifica convenientemente el puntero de pila. Segn esta filosofa, los datos almacenados en ltimo lugar son los primeros en ser recuperados

SP

Como la pila puede almacenar indistintamente palabras o bytes, el puntero de pila siempre apunta a una direccin par, para poder acceder correctamente a las palabras (si se almacena un byte, el puntero de pila se sigue modificando en dos posiciones)

Caractersticas:

Opera con un esquema de predecremento para introducir datos (PUSH) y postincremento para extraer datos (POP), por lo que la pila crece hacia las direcciones bajas de memoria (disminuye SP) cuando se introducen nuevos datos en ella, y decrece hacia las direcciones altas de memoria (aumenta SP) cuando se extraen datos de ella.

SPPOPPUSHSP



Operacin:

Es necesario inicializar el valor del puntero de pila con la posicin a partir de la cual se quieren empezar a almacenar valores (posicin conocida como base de la pila). Normalmente se utiliza como dicha posicin el final de la RAM (0x0400 en el caso del MSP430G2533), ya que la pila crece hacia las direcciones bajas de memoria

La utiliza automticamente la CPU para almacenar la direccin de retorno (PC) de las llamadas a subrutinas, as como la direccin de retorno (PC) y el registro de estado (SR) durante las interrupciones

Se puede utilizar para pasar parmetros a las subrutinas

Se puede utilizar para almacenar datos temporalmente

Direccin par



Base de la pila

Datos almacenados

Parte superior de la pila (TOS)

PUSH

Predecremento

21

POP

Postincremento

2

1



R2: Registro de estado (SR: Status Register) Funcionalidad: indica y modifica el estado actual de la CPU en funcin de las

instrucciones ejecutadas Operacin: algunas operaciones (como los saltos condicionales) utilizan

implcitamente el registro de estado

rw-0: Indica que este bit se puede leer (r) y escribir (w), y que tras un reset se inicializa a cero (0)



Desbordamiento: resultado invlido en operaciones aritmticas (V=1)

Bajo consumo: controlan los relojes activos en el sistema

Interrupciones: habilita las interrupciones enmascarables (GIE=1)

Negativo: resultado negativo en operaciones aritmticas (N=1)

Cero: resultado nulo en operaciones aritmticas (Z=1)

Acarreo: acarreo generado en operaciones aritmticas (C=1)



R2/R3: Generadores de constantes (CG1/CG2: Constant Generator) Funcionalidad: generan(1) algunas constantes comnmente utilizadas (0, +1,

+2, +4, +8, -1) sin necesidad de que aparezcan explcitamente en el cdigo Caractersticas: permiten reducir el tamao del cdigo y acelerar su ejecucin,

al no tener que incluir las constantes explcitamente en el mismo Operacin: su utilizacin es totalmente transparente al programador, siendo el

ensamblador(2) el encargado de sustituir las constantes a generar que aparezcan en el cdigo por la combinacin adecuada de registro (R2/R3) y modo de direccionamiento origen (bits As) en la codificacin de bits de la instruccin

Uso normal del registro R2 (SR)

(2) El ensamblador es el programa que traduce cada instruccin del cdigo fuente en su correspondiente codificacin de bits

Uso especial del registro R2 (direccionamiento absoluto)

(1) Slo se utilizan en el modo de direccionamiento inmediato

Uso de los registros R2/R3 como generadores de constantes(0, +1, +2, +4, +8, -1)

Codificacin Constante

5. CPU 5.1. Registros 5.1.2. Propsito general

5.1.2. Propsito general


R4-R15:

Funcionalidad: registros genricos para almacenar datos y operar con ellos Caractersticas: aunque son registros de 16 bits, se puede operar con ellos en

formato byte o en formato palabra

Operacin: Cuando se utilizan como origen de los datos y se opera en formato byte, la

parte alta del registro (MSB) se ignora Cuando se utilizan como destino de los datos y se opera en formato byte, la

parte alta del registro (MSB) se rellena con cero

5. CPU 5.2. Modos de direccionamiento

5.2. Modos de direccionamiento


Caractersticas: sirven para localizar los operandos de cada instruccin, que son dos para algunas instrucciones (origen y destino) y slo uno para otras instrucciones (origen o destino)

Operacin: existen 7 modos de direccionamiento

Orig

en Des

tino



Registro: Operacin: el operando se encuentra en un registro (Rn) se puede utilizar

para mover datos desde/hasta registros



Localizacin Origen



Localizacin Destino



Copia Dato

Origen modificado

Destino modificado

Datocopiado

PCmodificado



Indexado: Operacin: el operando se encuentra en la direccin a la que apunta un registro

(Rn) ms un determinado desplazamiento (X) se puede utilizar para mover datos desde/hasta arrays en memoria



Cd

igo

Inst

rucc

in

Localizacin Origen