Sesion 7 S Dbos

SISTEMAS DIGITALES BÁSICOS – Sesión 7/16SISTEMAS DIGITALES BÁSICOS – Sesión 7/16

DISEÑO DE CONTADORES SÍNCRONOSDISEÑO DE CONTADORES SÍNCRONOS

SISTEMAS DIGITALES BÁSICOS – Sesión 7/16SISTEMAS DIGITALES BÁSICOS – Sesión 7/16

DISEÑO DE CONTADORES SÍNCRONOSDISEÑO DE CONTADORES SÍNCRONOS

Competencia

• Momento pedagógico: Aprender a Aprender (Formulación de problemas) Aprender a Hacer (Solución de problemas)

• Curso base para: Diseñar un sistema digital, utilizando las técnicas de la lógica

secuenciales, para solucionar problemas de su entorno con la tecnología más adecuada.

Utilizar las últimas herramientas CAD con el propósito de reforzar el proceso de aprendizaje, tales como, aprender a manejar el software que permite dibujar CI (circuitos integrados) interconectarlos y simular su funcionamiento.

Agenda Sesión 7/16

• 1:40 Horas: DISEÑO DE CONTADORES SÍNCRONOSDISEÑO DE CONTADORES SÍNCRONOS

Procedimiento para el diseño de contadores síncronos de secuencia no continua.

Tabla de excitación.

Simplificación de las entradas de excitación.

Síntesis e implementación del circuito.

Conceptos claves• 20 minutos: Evaluación

Guía de Agenda de Sesión• Motivación• Objetivos

– General– Específicos

• Contenido– DISEÑO DE CONTADORES SÍNCRONOS

Procedimiento para el diseño de contadores síncronos de secuencia no continua. Tabla de excitación. Simplificación de las entradas de excitación. Síntesis e implementación del circuito.

Conceptos clave

– Evaluación– Bibliografía

Objetivo general

Diseñar contadores síncronos de Diseñar contadores síncronos de secuencias desordenadas.secuencias desordenadas.

Objetivos específicos

Describir un circuito secuencial general en función de sus partes básicas, y de sus entradas y salidas.

Desarrollar un diagrama y una tabla de estables para una determinada secuencia.

Crear una tabla de excitación de flip-flops.

Utilizar el método del mapa de KARNAUGH para obtener los requisitos lógicos del contador.

Implementar el contador para producir la secuencia de estados especificada.

MODELO GENERAL DE UN CIRCUITO SECUENCIALUn circuito secuencial (máquina de estados) está formado por una etapa lógica combinacional y una etapa de memoria (flip-flops). En un circuito secuencial sincronizado, hay una entrada de reloj en la etapa de memoria.

MODELO GENERAL DE UN CIRCUITO SECUENCIAL

En cualquier instante de tiempo, la memoria se encuentra en un estado denominado estado actual y avanza al estado siguiente con un impulso de reloj determinado por las condiciones de las líneas de excitación.

No todos los circuitos secuenciales tienen variables de entrada y salida, sin embargo, todos tienen variables de excitación y variables de estado.

DISEÑO DE CONTADORES SÍNCRONOS

Diagrama de estados.

Tabla del estado siguiente.

Tabla de transiciones de los flip-flops.

Tabla de Excitación.

Mapas de Karnaugh.

Expresiones Lógicas para las entradas de los flip-flops.

Implementación del contador.

DIAGRAMAS DE ESTADO

Primero, se describe el contador mediante un diagrama de estados, que muestra la progresión de estados por los que el contador avanza cuando se aplica una señal de reloj.

El siguiente es un diagrama de estados de un contador básico en Código Gray de 3 bits.

DIAGRAMAS DE ESTADO

Diagrama de estados para un contador en código Gray de 3 bits


Tabla del estado siguiente.



Mapas de Karnaugh.



Diagrama de estados.

TABLA DEL ESTADO SIGUIENTE

Una vez que se define el circuito secuencial mediante un diagrama de estados, el segundo paso consiste en obtener una tabla del estado siguiente, que enumera cada estado del contador (estado actual) junto con el correspondiente estado siguiente.

El estado siguiente es el estado al que el contador pasa desde su estado actual, al aplicar un impulso de reloj.

La tabla del estado siguiente se obtiene a partir del diagrama de estados.


Tabla del estado siguiente para el contador en código Gray de 3 bits




Mapas de Karnaugh.



Diagrama de estados. Tabla del estado siguiente.

TABLA DE TRANSICIONES DE LOS FLIP-FLOPS

En esta tabla se enumeran todas las posibles transiciones de salida, mostrando cómo evoluciona la salida Q del flip-flop al pasar de los estados actuales a los estados siguientes.

QN es el estado presente en flip-flop (antes de un impulso de reloj) y QN+1 es el estado siguiente (después e un impulso de reloj).

Para cada transición de salida, se indican las entradas J y K que dan lugar a la transición.

Las “X” indican condiciones indiferentes (la

entrada puede ser un 1 o un 0)


Tabla de transiciones para un flip-flop J-K



Mapas de Karnaugh.



Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops.

TABLA DE EXCITACIÓN


Tabla de excitación


Mapas de Karnaugh.



Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops. Tabla de Excitación.

MAPAS DE KARNAUGH

Los mapas de Karnaugh se utilizan para determinar la lógica requerida para las entradas J y K de cada flip-flop del contador.

Se debe utilizar un mapa de Karnaugh para la entrada J y otro para entrada K de cada flip-flop.

En este procedimiento de diseño, cada celda del mapa de Karnaugh representa uno de los estados actuales de la secuencia del contador enumerados en la Tabla del Estado Siguiente.


MAPAS DE KARNAUGH

MAPAS DE KARNAUGH

Mapas de Karnaugh para las entradas J y K del estado actual




Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops. Tabla de Excitación Mapas de Karnaugh.

A partir de los mapas de Karnaugh de se obtienen las siguientes expresiones para las entradas J y K de cada flip-flop.

JJ00 = Q = Q22QQ11 + Q + Q22QQ11 = Q = Q2 2 QQ11

KK00 = Q = Q22QQ11 + Q + Q22QQ11 = Q = Q2 2 Q1 Q1

JJ11 = Q = Q22QQ00

KK11 = Q = Q22QQ00

JJ22 = Q = Q11QQ00

KK22 = Q = Q11QQ00

EXPRESIONES LÓGICAS PARA LAS ENTRADAS DE LOS FLIP-FLOPS

Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops. Tabla de Excitación Mapas de Karnaugh. Expresiones Lógicas para las entradas de los flip-flops.



IMPLEMENTACIÓN DEL CONTADOR

El paso final consiste en implementar la lógica combinacional a partir de las expresiones de las entradas J y K, y conectar los flip-flops para conseguir un contador en código Gray de 3 bits

Contador en Código Gray de 3 bits


Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops. Tabla de Excitación. Mapas de Karnaugh. Expresiones Lógicas para las entradas de los flip-flops. Implementación del contador.

Desarrollar un contador síncrono ascendente/descendente de 3 bits con una secuencia en código Gray. El contador trabajará en modo ascendente cuando la entrada de control UP/DOWN sea 1. Trabajará en modo descendente cuando la entrada de control sea 0. Y = Entrada de control UP/DOWN

EJEMPLO

DIAGRAMAS DE ESTADO

Diagrama de estados para un contador en síncrono ascendente/descendente de 3 bits con

una secuencia en Código Gray


Tabla del estado siguiente para contador en síncrono ascendente/descendente de 3 bits con una secuencia en Código Gray


Tabla de transiciones para un flip-flop J-K



DESCENDENTEDESCENDENTEASCENDENTEASCENDENTE


MAPAS DE KARNAUGH

MAPAS DE KARNAUGH

Mapas de Karnaugh para las entradas J y K del estado actual

EXPRESIONES LÓGICAS PARA LAS ENTRADAS DE LOS FLIP-FLOPS

A partir de los mapas de Karnaugh de se obtienen las siguientes expresiones para las entradas J y K de cada flip-flop.

JJ00 = Q = Q22QQ11Y + QY + Q22QQ11Y + QY + Q22QQ11Y + QY + Q22QQ11YY

KK00 = Q = Q22QQ11Y + QY + Q22QQ11Y + QY + Q22QQ11Y + QY + Q22QQ11YY

JJ11 = Q = Q22QQ00Y + QY + Q22QQ00YY

KK11 = Q = Q22QQ00Y + QY + Q22QQ00YY

JJ22 = Q = Q11QQ00Y + QY + Q11QQ00YY

KK22 = Q = Q11QQ00Y + QY + Q11QQ00YY

Diagrama de estados. Tabla del estado siguiente. Tabla de transiciones de los flip-flops. Tabla de Excitación. Mapas de Karnaugh. Expresiones Lógicas para las entradas de los flip-flops. Implementación del contador.

DISEÑO DE CONTADORES SÍNCRONOS UP/DOWN

EVALUACIÓN

Diseñar un contador que realice la secuencia de cuenta binaria irregular que se muestra en el diagrama de estados de la siguiente figura. Utilizar flip-flops J-K.

CONCEPTOS CLAVES

Circuito Secuencial: Circuito digital cuyos estados lógicos dependen de una determinada secuencia temporal.Diagrama de estados: Una descripción gráfica de una secuencia de estados o valores.Inicio de un nuevo ciclo: Sufrir una transición (como ocurre en los contadores) desde el estado final o terminal hasta el estado inicial. Máquina de estados: Sistema lógico que exhibe un secuencia de estados condicionada por la lógica interna y las entradas externas. Cualquier circuito secuencial que

exhibe determinada secuencia de estados.

CONCEPTOS CLAVES

Secuencia: Orden en que ocurren varias cosas en una determinada relación temporal.Secuencia truncada: Secuencia que no incluye todos los posibles estados de un contador. Truncado: Acortado. Valor de fin de cuenta: Estado final de la secuencia de un contador.

Bibliografía

FLOYD, Thomas L. FUNDAMENTOS DE SISTEMAS DIGITALES. 7a EDICIÓN. Prentice Hall. 2000

MORRIS MANO M. DISEÑO DIGITAL. Prentice Hall. 1982 TOCCI RONALD J. SISTEMAS DIGITALES, Principios y

aplicaciones. Quinta edición. Prentice Hall. 1993 HAYES JOHN P. INTRODUCCIÓN AL DISEÑO LÓGICO

DIGITAL. Addison - Wesley Iberoamericana. 1996 BROWN Stephen, VRANESIC Zvonko. FUNDAMENTALS

OF DIGITAL LOGIC WITH VHDL DESIGN. McGraw Hill. 2000.

Sesion 7 S Dbos

Education

Transcript of Sesion 7 S Dbos