Proyecto Final (contenido).pdf

7/23/2019 Proyecto Final (contenido).pdf

1/88

UNIVERSIDAD TECNOLGICA NACIONALFACULTAD REGIONAL CRDOBA

DEPARTAMENTO DE INGENIERA ELECTRNICA

Proyecto Final de Grado Fernndez Gonzalez Salv 1

INTRODUCCIN ........................................................................................ 4

1 NATURALEZA DE LAS SEALES CARDIACAS .......................... 5

1.1

Derivaciones ..................................................................................................... 5

1.1.1 Derivaciones de extremidades ..................................................... ......................................... 5

1.1.2 Derivaciones de extremidades aumentadas. ................................................... ...................... 6

1.1.3

Derivaciones precordiales. .......................................................... ......................................... 6

1.2 Forma de onda de una seal ECG .................................................................... 81.3

Patologas ......................................................................................................... 9

1.3.1 Arritmias ........................................................ ........................................................... ............ 9

1.3.2 Patologas morfolgicas cardacas .................................................................................... 11

2

TECNOLOGA APLICADA A LA ELECTROCARDIOGRAFA .. 12

2.1

Desafos en la adquisicin de seales ............................................................. 122.2 Soluciones tecnolgicas al alcance ................................................................. 13

2.3 Front-end analgico para la medicin de potenciales mdicos ...................... 14

2.3.1 Comparacin ADC 16 bits vs ADC 24 bits ..................................................... .................... 14

2.3.2 ECG AFE con ADC high resolution y modulador Sigma-Delta () ............ .................... 14

2.4

ADS1298 etapa de entrada analgica de 24 bits y 8 canales .......................... 15

2.4.1 Filtro EMI ...................................................... ........................................................... .......... 16

2.4.2 Multiplexor de entrada ...................................................... ................................................. 16

2.4.3 Amplificador de ganancia programable (PGA) ................................................................. 17

2.4.4 Conversor analgico digital ........................................................ ....................................... 18

2.4.5 Referencia ...................................................... ........................................................... .......... 19

2.4.6

Reloj interno .................................................. ........................................................... .......... 19

2.4.7 Interface SPI .................................................. ........................................................... .......... 20

2.4.8 Funcin especfica ECG: Derivacin pierna derecha ........................................................ 20

2.5 Microcontrolador Microchip PIC 18F45K20 ................................................. 21

2.5.1 Tecnologa nanoWatt ......................................................... ................................................. 22

2.5.2 Caractersticas y opciones del oscilador ........................................................ .................... 23

2.5.3 Modulo USART mejorado............................................................ ....................................... 23

2.5.4 Modulo SPI .................................................... ........................................................... .......... 23

2.6 Microcontrolador Microchip PIC 18F4550 .................................................... 26

2.6.1 Caractersticas generales ............................................................ ....................................... 26

2.6.2

Caractersticas Especiales: ............................................... ................................................. 27

2.6.3

Mdulo Oscilador Y Mdulo USB ......................................................... ............................. 29

2.7 Modulo inalmbrico RF de 2,4GHz ............................................................... 31

2.7.1 Modos de operacin ................................................................................................. .......... 33

2.7.2 Canales de frecuencia ......................... ........................................................... .................... 34

2.7.3

Amplificador de potencia de salida ....................................................... ............................. 34

2.7.4 Amplificador de bajo ruido .......................................................... ....................................... 34

2.7.5 Interface de datos ..................................................................................................... .......... 34

3 DISEO Y DESARROLLO DE UN SENSOR ECGINALMBRICO ......................................................................................... 37

3.1

Diseo del hardware del sensor inalmbrico .................................................. 38

3.1.1 Etapa de alimentacin ....................................................... ................................................. 38


2/88




3.1.2 Etapa de adquisicin ......................................................... ................................................. 39

3.1.3

Etapa de procesamiento ........................................................................................... .......... 42

3.1.4 Etapa de comunicacin .................................................................................. .................... 43

3.2

Desarrollo del hardware.................................................................................. 43

3.2.1 Montaje de componentes ................................................... ................................................. 45

3.3 Configuracin y flujo de datos ....................................................................... 47

3.3.1 Configuracin del ADS1298 ........................................................ ....................................... 47

3.3.2 Configuracion del PIC18F45K20 .......................................................... ............................. 49

3.3.3 Configuracin nRF24L01 ............................................................ ....................................... 49

3.4

Descripcin de la Placa de Interfaz con PC Placa base .............................. 50

3.4.1 Puerto de Comunicaciones con PC ................................................................ .................... 51

3.4.2

Definicin del Universal Serial Bus (USB) ........................................................................ 51

3.4.3 Descripcin del Mdulo Placa Base .................................................................................. 54

3.4.4

USB Interfaz con la PC. Controlador CDC........................................................................ 56

3.5

Desarrollo del Mdulo Placa Base ................................................................. 59

3.5.1 Resultados............................................ ........................................................... .................... 61

3.5.2 Diseo Preliminar para desarrollo de placa con interfaz SPI y USB ................................ 62

3.5.3 Comunicaciones SPI con placa ADS1298 .......................................................................... 63

3.5.4 Prototipo de Placa Base ........................................................................................... .......... 65

3.5.5 Implementacin del mdulo inalmbrico ....................................................... .................... 68

3.5.6 Fotos de la placa terminada y presentacin ................................................... .................... 70

3.6 Modelo terminado .......................................................................................... 71

ANEXO I: Esquema de pines del ADS1298 .............................................. 74

ANEXO II: Registros del ADS1298 ........................................................... 76

ANEXO III: Pinout del PIC 18F45K20 ...................................................... 81

ANEXO III: Mapa de registros del nRF34L01 ........................................... 82

ANEXO IV: Software de presentacin ....................................................... 87


3/88




Glosario

ADC Analogic to digital converter (Conversor analgico digital)

AFE Analog front-end (etapa de entrada analgica)CMRR Relacin de rechazo de modo comnDSP Digital signal processor (Procesador digital de seales)ECG ElectrocardiogramaEMI Electro-Magnetic interference (Interferencia electromagntica)FIFO First in first outFront-end Etapa de entradaI/O Puerto de entrada salidaIC Integrated Circuit (Circuito Integrado)ICSP In-Circuit Serial ProgrammingMCU Microcontroller unit

MIPS Mega instrucciones por segundoPCB Printed Circuit BoardPinout Esquema de pinesPLL Phase-Locked Loop (lazo enganchado en fase)RF Radio frecuenciaSPI Serial Peripheral Interface (perifrico de interface serial)Sps Samples per second (Muestras por segundo)USART Universal synchronous/asynchronous receiver/transmitter


4/88




INTRODUCCIN

Desde hace algunos aos, los avances en la miniaturizacin de la electrnica handado origen a las redes inalmbricas de sensores (RIS, o WSN -Wireless SensorNetworks-). Las mismas estn formadas por un grupo de nodos, alimentados conbateras, con capacidades sensitivas (sensores), de procesamiento de informacin (unmicrocontrolador) y de comunicacin inalmbrica (un transceptor de radiofrecuencia).

Por un lado, los sensores son fuentes de informacin tan variados como lo son lasmediciones que realizan. Por el otro lado, la disponibilidad de microcontroladores en losnodos permite mediante el uso de sistemas operativos embebidos programar tareas yprocesar los datos sensados, mientras que la capacidad de comunicacin inalmbricaposibilita la formacin de redes ad-hoc a travs de las cuales enviar y recibirinformacin. Las redes inalmbricas de sensores han despertado gran inters comercialdada las mltiples aplicaciones que permiten realizar en campos como son el monitoreode pacientes, de animales, de ambientes y cultivos, la automatizacin industrial, elseguimiento y la logstica, el control de sistemas etc.

Actualmente, existen numerosas actividades de investigacin y desarrollo en cursodedicadas al desarrollo de aplicaciones que hacen uso de redes inalmbricas desensores. Las mismas son llevadas a cabo no slo por la comunidad cientfica (UCLA,U. Berkeley, etc.) sino tambin por industrias tecnolgicas (Intel, Motorola, TI, Jennic,etc.). Muchas de estas actividades contribuyeron a desarrollar los primeros estndares yespecificaciones en las redes inalmbricas de sensores (en particular, el estndar IEEE802.15.4 junto con el protocolo de comunicaciones ZigBee). Son estos factores los que

posibilitan realizar actividades de investigacin y desarrollo, y generar alto valoragregado a estas redes. En particular, para que estas redes tengan gran aceptacin en elmbito comercial, es necesario que posean suficiente autonoma sus nodos comotambin precisin los datos colectados y enviados por los mismos. Dado que los nodosson alimentados a bateras, existe un compromiso entre estas dos variables (autonoma yprecisin) debido a que la recoleccin de datos implica el uso de los transceptores, y enconsecuencia el consumo de energa.

El proyecto propone el estudio, diseo e implementacin de un sistema deadquisicin y transmisin de seales mdicas en forma inalmbrica y corto alcance paramonitoreo de pacientes mviles en entornos cerrados (como hospitales, clnicas, etc).Los pacientes son considerados como nodos mviles de una red inalmbrica, los cuales

generan datos temporalmente y los transmiten a un dispositivo coordinador conectado aInternet o a una red interna. La transmisin de datos puede ser requerida por elcoordinador de la red bajo una solicitud, o iniciada por cada nodo cada cierto tiempo oante un cierto evento. El coordinador puede estar conectado a otra interfaz decomunicacin para brindar acceso a la red desde Internet. Un requisito fundamental paraeste tipo de redes es el extremado bajo consumo energtico de cada dispositivoconectado a cada paciente. Por ello se deben desarrollar nuevas estrategias deprocesamiento y comunicacin de los datos.

En este contexto, se propone estudiar y disear tcnicas que mejoren lasprestaciones de las redes inalmbricas de sensores, considerando, en particular,mecanismos de recoleccin y procesamiento de la informacin sensada por los nodos

para optimizar el consumo energtico.


5/88




1 NATURALEZA DE LAS SEALESCARDIACAS

El objeto primordial del sensor inalmbrico es la de captar las seales ECG(electrocardiograma) cuya naturaleza se debe a las variaciones de potencial elctricoque genera el corazn y obtenidas a partir de electrodos ubicados en la superficie delcuerpo humano siendo un mtodo no invasivo. Esta herramienta es fundamental para lainvestigacin de funcionamientos anormales del corazn, arritmias, etc. La actividadcardiaca tiene su origen en la actividad bioelctrica de cada clula muscular cardiaca.Esta precede y da origen a la actividad mecnica (contraccin). El registro se lograpermaneciendo el sujeto a examinar en completo reposo muscular, ya que los msculosesquelticos pueden generar potenciales tan grandes como los que genera el corazn,

deformando la seal cardiaca. Los potenciales elctricos cardiacos obtenidos a nivel dela piel son del orden de unos 100 V a 5mV.

1.1 Derivaciones

En electrocardiografa, la palabra "derivaciones" se refiere a la medida del voltajeentre dos electrodos. Los electrodos se colocan sobre el cuerpo del paciente,sujetndolos con cintas de velcro, por ejemplo, y conectados al aparato mediante cables.Las derivaciones de un ECG utilizan diferentes combinaciones de electrodos para medirdistintas seales procedentes del corazn: en forma figurada, cada derivacin es comouna "fotografa" de la actividad elctrica del corazn, tomada desde un ngulo diferente.

1.1.1 Derivaciones de extremidades

Estas derivaciones son bipolares, porque detectan las variaciones elctricas en dospuntos y ponen de manifiesto la diferencia. DI es una conexin entre electrodos situadosen el brazo izquierdo y en el brazo derecho. Cuando el brazo izquierdo est a unpotencial positivo respecto al brazo derecho, en DI se inscribe una deflexin haciaarriba (positiva). DII es la conexin entre los electrodos situados en la pierna izquierday el brazo derecho, cuando la pierna izquierda est en un campo de fuerzas positivo

respecto del brazo derecho, se inscribe una deflexin hacia arriba en esta derivacin.DIII es una conexin entre la pierna izquierda y el brazo izquierdo. Cuando la piernaizquierda est en un potencial mayor respecto al brazo izquierdo, se inscribe unadeflexin positiva en DIII.


6/88




Figura 1.1 - Derivacin de extremidades

1.1.2 Derivaciones de extremidades aumentadas.

Estas derivaciones son unipolares, registran las variaciones elctricas de potencialen un punto (brazo derecho, brazo izquierdo o pierna izquierda) respecto a otro punto enque la actividad elctrica durante la contraccin cardiaca no vara significativamente. Laderivacin est aumentada en virtud del tipo de conexin elctrica, que da comoresultado un trazo de amplitud aumentada. La derivacin aVR inscribe los potencialeselctricos del brazo derecho respecto a un punto nulo, que se hace uniendo los cablesdel brazo izquierdo y de la pierna izquierda. La derivacin aVL registra los potencialesdel brazo izquierdo en relacin a una conexin hecha mediante la unin de los cablesdel brazo derecho y del pie izquierdo. La derivacin aVF revela los potenciales que hay

en el pie izquierdo respecto a la conexin hecha con la unin de los cables de los brazosderecho e izquierdo.

Figura 1.2 Derivacin de extremidades aumentadas

1.1.3 Derivaciones precordiales.

Estas derivaciones son unipolares y se registran en el trax desde la posicin uno ala seis. Los electrodos mviles registran el potencial elctrico que hay bajo ellosmismos respecto a la conexin terminal central, que se hace conectando los cables delbrazo derecho, el brazo izquierdo, y la pierna izquierda. El potencial elctrico de laconexin terminal central no vara significativamente a travs del ciclo cardaco; por


7/88




tanto, los registros efectuados con la conexin V muestran las variaciones elctricas quetienen lugar debajo del electrodo precordial mvil. La posicin de V1 est en el IVespacio intercostal a la derecha del esternn; V2 est en el IV espacio intercostal a la

izquierda del esternn; V4 est a la izquierda de la lnea medio clavicular en el Vespacio intercostal; V3 est a medio camino entre V2 y V4; V5 est en el V espaciointercostal en la lnea axilar anterior, y V6 est en el V espacio intercostal en la lneamedio axilar izquierda. A veces son de utilidad otros emplazamientos de lasderivaciones precordiales, por ejemplo, aquellas que estn elevadas 5cm por encima delas posiciones usuales (EV1, EV2, etc.) que pueden ayudar a detectar infartos demiocardio, o aquellas que estn situadas 5cm por debajo de las posiciones usuales (LV1,LV2, etc.) cuando el corazn est anormalmente bajo en el trax, como ocurre con lospacientes con enfisema pulmonar.

Figura 1.3 Derivaciones precordiales

La tabla siguiente muestra los distintos puntos de ubicacin de los electrodos para laobtencin de un ECG de 12 derivaciones.

Nombre del

electrodoLocalizacin del electrodo

RA En el brazo derecho (right arm)

LA En el brazo izquierdo (left arm)

RL En la pierna derecha (right leg)

LL En la pierna izquierda (left leg)

V1 En el cuartoespacio intercostal (entre las costillas 4 & 5) a la derechadel esternn.

V2 En el cuartoespacio intercostal (entre las costillas 4 & 5) a la izquierdadel esternn.

V3 Entre V2 y V4.

V4

En el quintoespacio intercostal (entre las costillas 5 & 6), en la lnea medio-clavicular

(la lnea imaginaria que baja desde el punto medio de la clavcula).


8/88




V5

En la misma lnea horizontal que V4, pero verticalmente en la lnea axilar anterior

(lnea imaginaria que baja desde el punto medio entre el centro de la clavcula y su

extremo lateral, que es el extremo ms prximo al brazo).

V6En la misma lnea horizontal que V4 y V5, pero verticalmente en la lnea medio axilar

(lnea imaginaria que baja desde el centro de la axila del paciente).

1.2 Forma de onda de una seal ECG

Un perodo del ECG perteneciente a un individuo sano, consiste en una onda P, elcomplejo QRS, la onda T y la onda U, tal como se muestra en la siguiente figura.

Figura 1.4 Complejo QRST

Las porciones del electrocardiograma entre las deflexiones se denominansegmentos, y las distancias entre ondas se denominan intervalos. El ECG puede serdividido en los siguientes intervalos y segmentos:Onda P. En condiciones normales es la primera marca reconocible en el ECG.

Corresponde a la llegada de la seal de activacin a las aurculas. Su duracin es menorde 100ms y su voltaje no excede los 2,5mV.Segmento PR: Muestra el perodo de inactividad elctrica correspondiente al retrasofisiolgico que sufre el estmulo en el nodo de la aurcula ventricular. Su duracin debeestar comprendida entre los 120 y 200ms.Complejo QRS: Es la marca ms caracterstica de la seal electrocardiogrfica.Representa la llegada de la seal de activacin a ambos ventrculos. Su duracin es de80 a 100ms.Segmento ST: Desde el final del complejo QRS hasta el inicio de la onda T.Onda T: Debida a la polarizacin ventricular, aparece al final del segmento ST.

Intervalo QT: Comprende desde el inicio del complejo QRS hasta el final de la onda T y

representa la despolarizacin y re polarizacin ventricular. Su duracin estar entre 320y 400 ms.


9/88




1.3 Patologas

1.3.1 ArritmiasEn un sentido amplio son faltas de ritmo en el registro ECG, correspondientes a

comportamientos anmalos de la actividad elctrica cardaca, que se presentan demanera continua o espordica, y que pueden aparecer con el paciente en estado normalo sometido a alguna situacin "estresante" (como por ejemplo el transcurso de unaoperacin).

Figura 1.5 Arritmia

Algunos ejemplos de arritmias pueden ser:

Taquicardia sinusal.Consiste en un aumento de la frecuencia cardiaca. Su aparicin es debida a la

formacin de un circuito que permite el inicio de un ciclo continuo auto mantenido.Tambin puede ser provocada por un foco de clulas que se despolarizanautomticamente por su cuenta, transmitiendo el impulso al resto. En la siguiente figurase muestra un ejemplo de este ltimo tipo.

Figura 1.6 Taquicardia sinusal

Bradicardia sinusal.Al contrario que en el caso anterior esta arritmia consiste en una disminucin de la

frecuencia cardiaca.

Bloqueo aurcula-ventricular.Constituye un retraso anormalmente largo en el ndulo aurcula-ventricular. La

aurcula late (la onda P est presente) pero el impulso no llega a los ventrculos. Loslatidos que se producen son de "escape", al no llegar la seal de activacin los


10/88




ventrculos terminan por despolarizarse automticamente, aunque a un ritmo muy lento,de unos 30 latidos por minuto o incluso menor. A continuacin se muestra un ejemplode este tipo de patologa.

Figura 1.7 Bloqueo Aurcula-ventricular

Extrasstole o latido ectpico.Se debe generalmente a una contraccin prematura de los ventrculos que describe

un complejo QRS morfolgicamente anmalo en el registro electrocardiogrfico. Esimportante su deteccin ya que en muchos casos es el aviso de que va a producirse unafibrilacin ventricular. En la siguiente figura se observa un registro ECG conextrasstole.

Figura 1.8 Extrasstole

Fibrilacin ventricular.La aparicin simultnea y desincronizada de varios latidos ectpicos conducen a

que el ventrculo no consiga una serie de contracciones correcta sino que presente untemblor continuo (fibrilacin). Es la ms peligrosa de las arritmias ya que el corazn

pierde toda su funcionalidad como bomba sangunea y adems precede normalmente auna parada cardaca.

Figura 1.9 Fibrilacin ventricular


11/88




Infarto.Cuando el msculo cardaco se queda sin suficiente aporte sanguneo las clulas

empiezan a perder sus caractersticas elctricas, resultando un registro ST elevado.

Conforme mueren las clulas se va perdiendo la onda R y se forman nicamente ondasQ. Se produce adems un ensanchamiento e inversin de las ondas T.

1.3.2 Patologas morfolgicas cardacas

Aunque en la actualidad las tcnicas de imagen mdica, particularmente la ecocardiografa, estn sustituyendo al electrocardiograma en el diagnstico de estaspatologas, la forma de los registros ECG puede informar acerca de malformacionesmorfolgicas en el corazn. En cualquier caso, puede utilizarse para la automatizacinen la deteccin de estas patologas, y de hecho la mayora de electrocardigrafosactuales lo incorporan. Algunos ejemplos de estas patologas pueden ser:

Patologas asociadas al entrono cardaco.Son alteraciones en el ECG debidas no al corazn, sino al volumen conductor que

lo rodea, como el caso de la pericarditis. En este caso la superficie externa del coraznse inflama produciendo una elevacin en el segmento ST.

Agrandamiento auricular.En el ECG de un corazn con funcionamiento normal, las ondas P son pequeas. Si

existe sobrecarga o hipertrofia de la aurcula derecha, esta onda se hace menor peropermanece estrecha. Por el contrario, si la aurcula izquierda est agrandada, la onda P

se ensancha.Hipertrofia ventricular. Se incrementa la masa muscular de los ventrculos. En elregistro ECG el complejo QRS se hace mayor en amplitud y duracin.


12/88

UNIVF

DEPART

Proyecto

2 TECNOLOELECTRO

La figura muestra unutiliza para el monitoreosistemas presentan un despresencia de grandes tacondicionamiento (amplipura de las seales ECG pa

2.1 Desafos en la a

El primer paso en el dde las seales que sernemite el corazn. El potenen forma de corriente elcmismo, este potencial elct0,05Hz hasta los 100Hz (1mV en presencia de ruidmedico debe ser los suficie

RSIDAD TECNOLGICA NACIONALCULTAD REGIONAL CRDOBAMENTO DE INGENIERA ELECTRNICA

inal de Grado Fernndez Gonzalez Salv

A APLICADA A LAARDIOGRAFA

Figura 2.1 Sistema ECG

istema de adquisicin de datos mdicos code pacientes, en nuestro caso remoto. Enafo a los ingenieros para medir seales mnsiones de modo comn y ruido. Eicador de entrada) la encargada de lograr ura su posterior digitalizacin y procesamient

dquisicin de seales

iseo de un sistema de adquisicin es conorocesadas por el sistema. En este caso sonial elctrico creado por el corazn se expanrica creando diferencias de potencial en disrico es una seal AC con un ancho de banda

en algunos casos hasta 1kHz) y una variaco de distintas fuentes, por lo que el sistentemente capaz de discriminar seal de ruid

12

pleto el cual separticular estosuy pequeas en

la etapa dena obtencin de.

er la naturalezalas seales que

de por el cuerpointos puntos delque va desde losin pico-pico dea de monitoreo(figura 2.2).


13/88




Parte del ruido puede ser cancelado con una etapa amplificadora de instrumentacincon entrada de alta impedancia y elevado rechazo de modo comn. Por otro ladointerferencias electromagnticas (EMI) pueden ser filtradas o aisladas.

Figura 2.2 Rango dinmico de seales

2.2 Soluciones tecnolgicas al alcance

Un sistema completo comprende distintas etapas que requieren ser optimizadas paralograr resultados satisfactorios. En la actualidad y gracias al avance tecnolgico se

dispone de circuitos integrados que renen en un solo chip las caractersticas necesariaspara cumplir con los desafos planteados. Como ser el caso del ADS1298 de TexasInstrument, se trata de una etapa inicial analgica con conversin A/D de 24 bits de 8canales y de bajo consumo, integrado en un chip de 1cm. Esto posibilita el desarrollode un sistema pequeo, porttil y con la ventaja de poder alimentar con una batera de5V o inclusive 3V como las de ion de litio de dimensiones reducidas lo que aventaja enpeso y tamao. Agregando a este dispositivo un procesador que manipule los datos yadems agregamos un camino wireless para la comunicacin entre el sensor y lapresentacin en pantalla se logra un sistema final compacto que puede ser utilizado paratelemedicina.

En la figura 2.1 se observa un sistema completo de monitoreo medico, en este caso,

el bloque principal est todo integrado dentro del IC ADS1298. Las caractersticasclaves del chip son las siguientes

Bajo consumo de potencia 0,75 mW/canal Ruido referido a la entrada 4 Vpp Ocho amplificadores de bajo ruido de ganancia programable Ocho conversores analgicos a digital de alta resolucin 24 bits Frecuencia de muestreo 250 Sps a 32 kSps CMRR -115dB Comunicacin SPI


14/88




2.3 Front-end analgico para la medicin de potenciales mdicos

2.3.1 Comparacin ADC 16 bits vs ADC 24 bitsBasado en la resolucin del conversor hay dos formar de procesar la seal ECG.

Una manera es usar amplificadores de bajo ruido de ganancia significativa (alrededor de500) para as usar ADC de baja resolucin (16 bits) como se muestra en la figura 2.3 (a)En este caso debe tenerse cuidado ya que el ruido del amplificador que es amplificadono sea dominante con respecto al ruido total del sistema. Otra forma seria usaramplificador de poca ganancia (5 aproximadamente) y ADC de elevada resolucin (24bits) como se muestra en la figura 2.3 (b).

Figura 2.3 Comparacin ADC 24 bits vs 16 bits

La decisin de sobre qu sistema usar esta afectada significativamente de loscomponentes individuales del sistema y consecuente el costo total. Los ADC de granresolucin tienen la ventaja de reducir significativamente el hardware requerido yconsecuentemente implica menor costo y tamao. A continuacin se detalla un sistemaECG analog front-end con ADC de alta resolucin.

2.3.2 ECG AFE con ADC high resolution y modulador Sigma-Delta ()

En la figura 2.4 se observa una etapa de entrada simple, un pre amplificador, unfiltro pasa bajos y los ADC de entrada. El conversor tiene implementado un moduladorDelta-Sigma que son conocidos por dar un rendimiento de muy alta resolucinutilizando sobre muestreo y el principio de noise-shaping (modelado de ruido).Tradicionalmente los moduladores () estn restringidos a velocidades de muestreodel orden de los kHz, aunque la tecnologa ha permitido al da de hoy alcanzar loscientos de kHz.


15/88




Figura 2.4 Font-end ECG

La seccin Lead determina la combinacin de electrodos segn el mtodo demedicin que se utilizara (vasederivaciones). Como los electrodos son elementos deseal de alta impedancia deben pasar por amplificadores de instrumentacin los cualesposeen elevada CMRR (mayor a 100 dB) y entrada de alta impedancia (del orden de los10M). En la etapa siguiente antes de entrar al ADC se implementa un filtro pasa bajosque acta como anti-aliasing. La salida son datos digitales que debern ser procesados

por una unidad de procesamiento basada en microprocesador o DSP, donde luegopodrn ser enviados a travs unidad wireless, modulo Ethernet o USB, adems de suimpresin en pantalla.

El circuito de la figura 2.4 corresponde a un front-end completo para la medicin deparmetros mdicos, este mismo circuito es integrado en un solo chip como es elADS1298 con ciertas mejoras y prestaciones que a continuacin se exponen con msdetalle las caractersticas del mismo.

2.4 ADS1298 etapa de entrada analgica de 24 bits y 8 canales

Los ADS1294/6/8 son una familia de conversores analgico a digital delta-sigma() de 24 bits con muestreo simultaneo multicanal (4 canales, 6 canales y 8 canales).Estos integrados incorporan todas las caractersticas necesarias que son comnmenterequeridas en aplicaciones de electrocardiografa y electroencefalografa.

La figura 2.5 muestra con detalles el diagrama en bloques completo del ADS1298que tiene como entrada un multiplexor que puede ser conectado de forma independientea las seales internas para testeo, sensor de temperatura interno y detector de lead-off(desconexin de electrodo). Y adems se detallarn las etapas ms importantes deldiagrama en bloques correspondiente al ADS1298.


16/88




Figura 2.5 Diagrama en bloques del ADS1298

2.4.1 Filtro EMI

Es un filtro RC implementado en cada uno de los canales. Ancho de bandaaproximado de -3dB es de 3MHz.

2.4.2 Multiplexor de entrada

Son muy flexibles y proveen muchas opciones de configuracin para laconmutacin de las distintas seales que ingresan al mismo. Los canales son de entradadiferencial (VINP VINN) cada uno con un filtro EMI todos conectados al multiplexor.Adems son multiplexadas seal de testeo, sensor de temperatura, tensin dealimentacin y deteccin de lead-off. La conmutacin del multiplexor es realizadamediante la escritura de los registros internos del ADS1298. A continuacin sedescriben las seales multiplexadas segn se observa en la figura 2.6.


17/88




Figura 2.6 Esquema de la etapa de entrada

Medicin de ruido del sistema. Se configura el registro CHnSET para establecer latensin de modo comn (AVDDAVSS)/2 en ambas entradas del canalcorrespondiente.

Seal de testeo. Configurando el registro CHnSET se puede multiplexar la seal detesteo generada internamente. La configuracin de esta seal se realiza mediante elregistro CONFIG2 donde se puede modificar la frecuencia y amplitud de la misma.

Sensor de temperatura. El ADS1298 contiene integrado un sensor de temperatura. Estesensor est construido a partir de dos diodos con una diferencia de densidad de corrientede 16 veces uno con respecto al otro lo que genera una diferencia de potencial elctricoque es proporcional a la temperatura absoluta. Como consecuencia de la baja resistencia

trmica del encapsulado hacia la placa, la temperatura del dispositivo interno se acercabastante a la temperatura de la placa.

Medicin de la tensin de alimentacin. Configurando el registro CHnSETcorrespondiente se puede medir la tensin de alimentacin. Para los canales 1, 2, 5, 6, 7y 8 es (AVDD-AVSS)/2 y para los canales 3 y 4 DVDD/4.

2.4.3 Amplificador de ganancia programable (PGA)

Se trata de un amplificador de entrada diferencial / salida diferencial como semuestra en la figura 2.7. Se pueden programar hasta siete ganancias distintas (1, 2, 3, 4,

6, 8 y 12) en el registro CHnSET correspondiente.


18/88




Figura 2.7 Amplificador de instrumentacin

Rango de entrada de modo comn.Depender de distintos factores, como ser mxima

seal de entrada, tensin de alimentacin, ganancia PGA etc. El rango es descrito en lasiguiente ecuacin.

Rango dinmico de entrada diferencial. El rango de seal de entrada diferencialdepende de la alimentacin analgica y del sistema de referencia utilizado. Este rangose muestra a continuacin.

2.4.4 Conversor analgico digital

Cada canal del ADS1298 posee un ADC delta-sigma de 24 bits. Este conversorutiliza un modulador de segundo orden optimizado para aplicaciones de baja potencia.El modulador muestrea la seal de entrada a una tasa de fCLK/4 en modo alta resoluciny fCLK/8 en modo bajo consumo. Como en el caso de cualquier modulador el ruidoes modelado hasta fMOD/2 como se observa en la figura 2.8. Tambin se incorpora unfiltro digital de decimacin los cuales proveen filtrado anti-aliasing. Esta caractersticareduce drsticamente la complejidad de los filtros anti-aliasing que son requeridosnecesariamente con conversores de Nyquist.


19/88




Figura 2.8

2.4.5 Referencia

La figura 2.9 muestra el diagrama en bloques simplificado de la referencia interna delADS1298. La tensin de referencia es generada con respecto a AVSS. Cuando se usa lareferencia interna se debe conectar el pin VREFN a AVSS.

Figura 2.9 - Circuito de referencia interna

El capacitor externo determina la cantidad de ruido que contribuye a la referencia.

Para un sistema de altas prestaciones, el valor de la capacidad debera ser elegido demanera que el ancho de banda est limitado a unos 10Hz. Cuando se utiliza una tensinde alimentacin de 3V la referencia interna debe ser establecida a 2,4V. Para el caso de5V la tensin de referencia debe ser 4V, la configuracin se realiza a travs del registroCONFIG2.

Alternativamente la referencia interna puede ser deshabilitada y se puede utilizaruna referencia de precisin externa.

2.4.6 Reloj interno

El circuito integrado est provisto de un oscilador interno el cual puede serhabilitado por software y alimentar el reloj de todo el chip. Idealmente el reloj interno es


20/88




aconsejable para sistemas de baja potencia y alimentados por batera. La precisin delmismo esta ajustado a una temperatura ambiente. Por encima de la temperaturaespecificada la precisin vara.

2.4.7 Interface SPI

Por ltimo el bloque de salida de datos est manejado por un controlador SPI el cualconsiste en cuatro seales: /CS, SCLK, DIN y DOUT. Mediante la interface se realizanlas operaciones de lectura los datos convertidos, lectura y escritura los distintos registrosy el control todas la operaciones del ADS1298 a travs de un microcontrolador MCU oDSP. A continuacin se describe brevemente la funcin de cada seal.

Chip Select . Este pin de entrada puede ser manejado por un puerto I/O delmicrocontrolador o DSP y selecciona al ADS1298 como dispositivo para lacomunicacin. Mientras CS est en bajo la interface serie se encuentra activa y debepermanecer en este estado mientras dure la comunicacin. Una vez que finaliza lacomunicacin es recomendable esperar cuatro o ms ciclos de reloj antes de poner enalto el pin CS.

Serial Clock (SCLK). Es utilizado por el chip para tomar los distintos comandos queprovienen del P y enviar los datos de la conversin, los pulsos son generados por elP. La entrada SCLK incorpora la funcin de trigger Schmitt, lo que no quiere decirque la seal de reloj no deba estar lo ms limpia posible de ruido.

Mientras el ADS1298 es seleccionado para una comunicacin (CS en bajo), el

dispositivo intentar decodificar y ejecutar comandos cada ocho pulsos de reloj,cualquier error producido en la comunicacin de datos podr ser reiniciada cambiandoCS de bajo a alto y nuevamente a nivel bajo.

Data Input (DIN). Es utilizado junto con SCLK para comunicar el ADS1298 con elprocesador, este dispositivo engancha el dato en el flanco de bajada del reloj.

Data ouput (DOUT).Utilizado junto con SCLK para leer los datos de la conversin delADS1298 y los distintos registros del mismo. El dato es desplazado hacia el procesadoren cada flanco de subida del reloj. Este pin permanece en alta impedancia cuando CS seencuentra en alto.

2.4.8 Funcin especfica ECG: Derivacin pierna derecha

El circuito derivacin pierna derecha es a menudo utilizado en amplificadores deseales biolgicas para reducir la interferencia de modo comn. Como losbiopotenciales ECG son del orden de los milivolts desafortunadamente los hacevulnerables al ruido elctrico. El cuerpo humano acta de cierta forma como antenaabsorbiendo interferencia electromagntica especialmente ruido de 50 Hz de las lneasde alimentacin, esta interferencia puede opacar las seales ECG complicando sumedicin. El circuito RLD (right leg drive) tiene como propsito eliminar este tipointerferencias. La figura 2.10 muestra el circuito RLD integrado en el ADS1298.


21/88




Figura 2.10 Circuito derivacin de pierna derecha

2.5 Microcontrolador Microchip PIC 18F45K20

Volviendo al esquema principal ECG, la siguiente etapa luego del front-end esbloque que procesar los datos de conversin generados por el ADS1298 que comorecin se detall es a travs de la interface de comunicacin SPI. El procesadorseleccionado es el PIC 18F45K20, se trata de un microcontrolador (MCU) de Microchipde montaje superficial de pequeas dimensiones lo que se traduce en reduccin deltamao total del equipo, adems de ser de tecnologa de bajo consumo.

Algunas de las caractersticas ms importantes del microcontrolador son:

Rango de operacin 1,8V a 3,6V Memoria de datos EEPROM 1024 bytes, Flash de 32kB Hasta 16 MIPS de operacin Instrucciones de 16 bits, ancho de datos de 8 bits Multiplicador 8x8 Oscilador interno de 16 MHz, expandible a 64MHz con PLL interno Bajo consumo con tecnologa nanoWatt

o Modo Sleep:


22/88




En la figura siguiente se observa el diagrama en bloques del PIC18F45K20 y acontinuacin se ampliarn con mayor detalle algunas de las caractersticas.

Figura 2.11 Diagrama en bloques

2.5.1 Tecnologa nanoWatt

Modo de ejecucin alternado. Alimentando la base de tiempo del microcontrolador apartir del Timer1 o un bloque externo se consigue reducir la potencia consumidadurante una ejecucin de cdigo en un 90%.

Modo de reposo mltiple. El microcontrolador puede ejecutarse tambin aun con elCPU deshabilitado y los perifricos activos lo que significa un ahorro del 4% de

energa.


23/88




Bajo consumo en los mdulos claves. Los requerimientos de potencia en el moduloTimer 1 es minimizado.

2.5.2 Caractersticas y opciones del oscilador

El PIC 18F45K20 ofrece la posibilidad de seleccionar varias opciones de osciladorlo que permite seleccionar una velocidad de procesamiento adecuada para lacomunicacin con los datos de conversin obtenidos del ADS1298, algunas de lascaractersticas del oscilador son:

Cuatro modos de oscilador de cristal Dos modos externos RC o generado externamente Oscilador interno de 16 MHz y otro de 31 kHz Multiplicador de frecuencia PLL el cual permite velocidades de reloj de hasta

64MHz dando al usuario la posibilidad de seleccionar una frecuencia dentro delrango de 31 kHz a 64 MHz.

2.5.3 Modulo USART mejorado

Este modulo de comunicacin serial es capaz de operar el estndar RS-232. Ademsincluye deteccin automtica de la tasa de baudios en la recepcin y un registro de 16bits para generar una tasa de baudios de mejor resolucin en la transmisin. Estemodulo permite entonces comunicarse con cualquier dispositivo compatible con lanorma, inclusive a una computadora personal para levantar los datos en forma cableada.

2.5.4 Modulo SPI

Otra posibilidad de comunicacin que ofrece esta familia de microcontroladores esel modulo Perifricos de Interface Serial (SPI), que para nuestro caso sera el msimportante ya que el la comunicacin con el ADS1298 es mediante este estndar.

Este modo permite una comunicacin de 8 bits de datos por paquete para sertransmitidos y recibidos sincrnicamente y en forma simultnea. Soporta tambin loscuatro modos disponibles SPI. En la figura 2.12 se observa el diagrama en bloques delmodulo.

En ella se pueden observar los cuatro pines necesarios para la comunicacin, todosellos configurable mediantes los registros correspondientes, tambin se observan los dosregistros que manejan los datos que entran y salen, as como tambin incluye unprescaler para determinar la velocidad de comunicacin que pueden ser FOSC/4, FOSC/16y FOSC/64 como lo indica la figura.


24/88




Figura 2.12 Modulo SPI

Operacin. Al inicializar el modulo SPI se necesitan especificar muchas opciones lascuales son manejadas por los registros correspondientes, las cuales son

Modo: Maestro o esclavo Polaridad del reloj (polaridad del estado de reposo alto o bajo) Fase de la muestra del dato de entrada (al medio o al final del tiempo del dato) Flanco del reloj (los datos son desplazados en el flanco de subida o de bajada) Velocidad del reloj (solo en modo maestro) Habilitacin del pin SS (salve select) activo por bajo (solo en modo esclavo)

La transmisin/recepcin de datos se realiza mediante un registro de desplazamiento

(SSPSR) y un registro de almacenamiento temporal (SSPBUF). El SSPSR desplaza losdatos de entrada o salida primero el bit ms significativo. Por otro lado el SSPBUFretiene los datos que van ingresando a travs del SSPSR hasta que un dato nuevo estdisponible. Una vez que SSPSR recibe los 8 bits de dato, el bytes es movido a SSPBUFy se acusa la bandera de bfer que indica que un dato nuevo est listo para ser ledo.

Pines de entrada salida. Los pines intervinientes son los mismos ya descritosanteriormente para el ADS1298.

Conexin tpica.El la figura 2.13 se muestra un diagrama en bloques de una conexintpica de dos perifricos uno maestro y el otro esclavo. El maestro indica que se iniciauna transmisin de datos mediante el envo de la seal SCLK, simultneamente el


25/88




esclavo puede mandar datos al transmisor en su canal de salida. Ambos perifricosdeberan estar programados con la misma polaridad de reloj para poder establecer lacomunicacin.

Figura 2.13 Conexin tpica

Modo maestro.Este modo inicia la comunicacin ya que controla el SCLK y adems determina

cuando el esclavo transmitir los datos que tenga disponible. El dato disponible ser

transmitido tan pronto como el registro buffer sea escrito. Y si el maestro solo recibirdatos el pin SDO puede ser deshabilitado o programado como una entrada. Segn losdistintos modos programables la siguiente figura muestra las formas de onda de lasdistintas seales.

Figura 2.14 (a)


26/88




Figura 2.14 (b)

Modo esclavo.En este modo los datos son trasmitidos y recibidos mediante los pulsos de reloj que

aparezcan en SCLK que son generados por el perifrico maestro. Un factor importanteantes de iniciar la comunicacin es configurar adecuadamente el modo SPI en el cual setrabajara y mantener el estado de reposo del reloj en el preestablecido ya que elperifrico esclavo monitorea el cambio en la lnea de reloj (de reposo a activo) paraempezar a transmitir o recibir datos. Adems, en este modo tambin se prev unaentrada de seleccin activa por bajo /SS (slave select) para el caso de mltiples

perifricos y determina cuando un perifrico est habilitado para la comunicacin, lamisma debe ser habilitada desde su registro correspondiente.

2.6 Microcontrolador Microchip PIC 18F4550

Para el desarrollo de la placa base, se decidi implementar segn losrequerimientos establecidos, el Microcontrolador PIC modelo 18F4550, fabricado por laempresa Microchip.El PIC 18F4550 posee varias caractersticas que hacen a este microcontrolador un

dispositivo muy verstil, eficiente y prctico para ser empleado en esta aplicacin.

2.6.1 Caractersticas generales

El PIC 18F4550, pertenece a los microcontroladores PIC18 de gama alta. Posee unaarquitectura RISC por sus siglas en ingls (Reduced Instruction Set Computer) eincorpora funcionalidades pensadas para el desarrollo de aplicaciones programadas enlenguaje C de alto nivel.

Memoria de Programa tipo Flash de 32KBytes con 100,000 Ciclos deLectura/Escritura.

Memoria de Datos tipo EEPROM de 256Bytes con hasta 1,000,000 Ciclosde Lectura/Escritura.


27/88




Memoria RAM de datos de 2KBytes Lneas de E/S 20 Interrupciones 35 Set de instrucciones 75. Set Extendido de 83.

Modulo USB Integrado

Compatible con USB 2.0 Modo Low Speed (1.5 Mb/s) y Full Speed (12 Mb/s) Soporta Transferencias tipo Control, Interrupcin, Isocronica y Bulk Modulo Transreceptor USB integrado con regulador incorporado

Estructura Compleja de Oscilador

Cuatro modos de funcionamiento con Cristal externo, incluyendo PLL deAlta Precisin para el USB

Frecuencias de funcionamiento de hasta 48 MHz Oscilador Interno Integrado con 8 frecuencias configurables desde los

31KHz hasta los 8MHz con calibracin de precisin. Oscilador dual que permite al microcontrolador y al modulo USB operar a

distintas velocidades.

Perifricos Destacados

3 Pines de Interrupciones Externas 4 Mdulos Temporizadores 2 Mdulos de Captura/Comparador/PWM Configurables con un maximo de

16bits de resolucin. Modulo de Comunicacin Serial Configurable USART mejorado. Mdulo Maestro de Comunicacin Serial Sincrnica: Soporta 4 modos de

comunicacin como Maestro y Esclavo de SPI (de 3 cables) y modo I2C. Modulo Conversor Analgico Digital de 10 bit, con 13 entradas

Configurable con tiempos de adquisicin programables.

2.6.2 Caractersticas Especiales: Arquitectura Optimizada para la Programacin en Lenguaje C con un Set de

Instrucciones Extendido Interrupciones con Niveles de Prioridad. Multiplicador por hardware de 8x8. Rango de Alimentacin de 2.0V a 5.5V.

Se implementa el Microcontrolador en su encapsulado TQFP de 44 pines. Este, alser de pequeas dimensiones (12mm x 12mm) permite un mayor grado de integracin anivel del circuito final.


28/88




Figura 2.15 Esquema de pines

Por otro lado, el fabricante asegura que en este encapsulado se encuentraoptimizado en lo referente a consumo manteniendo el mismo funcionamiento que elcircuito integrado de mayores dimensiones.

Este tipo de integracin, viene de la mano con la pauta de implementar la mayorade los componentes en tecnologa SMD (Dispositivos de Montaje Superficial), es poresta razn que en una etapa de desarrollo y pruebas se trabaja con componentesconvencionales, sin embargo al momento de elaborar el prototipo se busca implementartodos los componentes posibles en formato SMD.


29/88




Figura 2.16

2.6.3 Mdulo Oscilador Y Mdulo USB

El PIC18F4550 incluye un sistema de generacin de reloj distinto a los

microcontroladores de su misma gama. Esta caracterstica se debe a la necesidad depoder cumplir los requerimientos del USB.


30/88




El PIC18F4550 incluye un sistema de prescalers y postscalers que garantizan lafrecuencia del mdulo USB en alta y baja velocidad a partir de diferentes valores de unoscilador primario.

Debido a que el mdulo USB solo acepta 6 MHz para el modo de baja velocidad o48 MHz para alta velocidad, respectivamente, el microcontrolador ofrece una serie deregistros que bien configurados, permiten lograr dichas velocidades a partir de un rangode frecuencias del reloj externo utilizado.

A continuacin se muestra una tabla de referencia para la configuracin deloscilador para el mdulo USB.

Tabla 2.1

Como producto de la adecuada configuracin de los registros del microcontroladorse obtiene la frecuencia necesaria para el funcionamiento del USB. De esta forma a

partir de un cristal de cuarzo de 20MHz se obtiene mediante un PLL interno los 48MHzpara el USB y que, en este caso en particular, se utiliza como reloj principal del sistema,


31/88




aumentando la capacidad normal de procesamiento de informacin que elmicrocontrolador tendra si funcionara solo a 20MHz.

Figura 2.17

2.7 Modulo inalmbrico RF de 2,4GHz

Para la implementacin del camino inalmbrico se seleccionaron unos mdulos RFque trabajan en 2,4GHz de muy bajo consumo, se trata de los nRF24L01 fabricados porNORDIC semiconductores, los cuales tienen embebido un protocolo de comunicacinen banda base (Enhanced ShockBurst) diseado para aplicaciones de ultra bajoconsumo. Para establecer un enlace solo se necesita un MCU y unos cuantoscomponentes pasivos. Estos mdulos RF son con configurados y operados a travs de lainterface SPI descrita anteriormente y con la cual se comunican por lo general lamayora de las aplicaciones basadas en MCU.

El protocolo en banda base est basado en la comunicacin de paquetes y soportadistintos modos de operacin manual a operacin avanzada autnoma. El protocolo

reduce el costo del sistema por medio del manejo de todas las operaciones de la capa deenlace de alta velocidad.En cuanto a la seal RF la misma esta modulada en GFSK, donde se puede

configurar parmetros tales como la frecuencia del canal, potencia de salida y tasa detransferencia de datos.

Caractersticas

Radio Banda de operacin 2,4GHz

126 canales RF Modulacin GFSK


32/88




Tasa de transferencia de datos 1 y 2Mbps Transmisor

Salida programable 0, -6, -12 y -18dBm

11,3mA @ 0dBm Receptor

Filtros integrados 12,3mA @ 2Mbps Sensibilidad -85dBm @ 1Mbps Ganancia programable del amplificador de bajo ruido

Enhanced ShockBurst De 1 a 32 bytes de longitud del dato Manejo automtico de paquetes Capacidad de establecer 6 enlaces para redes en estrella

Manejo de potencia Regulador de tensin integrado Rango de alimentacin 1,8V a 3,6V 22A en modo stand-by I y 900nA en modo power down

Interface SPI de 4 pines Hasta 8Mbps 3 memorias FIFO de 32 bytes para TX y RX cada una Pines con tolerancia de 5V

Encapsulado QFN 4x4mm de 20 pines

Figura 2.18 Diagrama en bloque nRF24L01

Se describirn los distintos modos de operacin nRF24L01 con los cuales puedeoperar y los parmetros usados en el control del radio. El chip tiene implementado unamaquina de estado que controla la transicin entre os diferentes modos de operacin. Lamquina de estado toma las entradas de los valores definidos por los registros.


33/88




2.7.1 Modos de operacin

Los distintos modos de operacin y su interaccin entre s se resumen en eldiagrama de estados de la fig. 2.19.

Figura 2.19 Diagrama de estados

Modo Power down.En este modo el radio se encuentra deshabilitado con un mnimo consumo de

energa, adems todos los valores de los registros disponibles a travs del SPI semantienen activos.

Modo standby.Modificando el registro CONFIG el dispositivo puede pasar de un modo a otro. En

este modo el oscilador a cristal se encuentra activo. El modo al cual se retorna cuando elchip enable (CE) cambia a bajo y finaliza una transmisin o recepcin es el standby I.

Tambin existe la posibilidad de entrar en un modo standby II el cual ocurre cuando elCE permanece en alto y finaliza una transmisin. En modo standby II el consumo esmayor que en standby I ya que se encuentran activos buffers adicionales.

Modo RX.Es un modo activo donde el dispositivo acta como receptor. Para pasar a este

modo se debe configurar el registro adecuado y luego poner en alto el CE quemantendr al dispositivo en este modo hasta que CE vuelva a bajo.

En este modo el receptor demodula la seal proveniente del canal RF de maneraconstante presentando los datos al protocolo de banda base. El protocolo busca demanera constante paquetes validos, cada vez que esto suceda, el dato contenido en el

paquete es cargado en un espacio de memoria de la FIFO de recepcin, si la FIFO seencuentra llena el paquete es descartado.


34/88

UNIVF

DEPART

Proyecto

Modo TX.Es un modo activo do

modo transmisin se debe

CONFIG como transmisor,dato a enviar y generar unmantenerlo en alto. El disFIFO no haya sido enviadodar dos situaciones, si el Cde lo contrario vuelve al equieren enviar datos de mimportancia.

2.7.2 Canales de frecue

El dispositivo puede2,525Ghz. Cada canal de2MHz de ancho de banda a

La ecuacin que me pe

2.7.3 Amplificador de p

Es utilizado para esta

potencia puede ser manejmuestran la siguiente tabla.

2.7.4 Amplificador de b

La ganancia del amplicontrolado por el registromodo de recepcin a 0,8mrecepto.

2.7.5 Interface de datos

Como se describi a

dispositivo es la interface s



de el dispositivo transmite paquetes de datoactivar primero el modo standby y confi

una vez hecho se debe cargar la FIFO de trpulso en CE de una duracin mnima de 10positivo permanecer en este modo mientrcompletamente. Una vez terminada la transE permanece en alto el dispositivo salta alstado standby I. El estado standby II es muanera continua y el consumo de potencia

cia

perar en el rango de frecuencias que vafrecuencia es de 1MHz de ancho de band2Mbps

rmite calcular la frecuencia central del canal

otencia de salida

lecer la potencia de salida. En modo TX

ado a partir del registro RF_SETUP con(Condiciones: VDD = 3V, TA = 27C)

Tabla 2.2 Potencias de transmisin

jo ruido

icador de bajo ruido (LNA) en el receptor dRF_SETUP. El LNA hace posible reducir eA a costa de una reduccin de 1,5dB en la

nteriormente la interface de datos impl

rial SPI y cuenta con las siguientes seales

34

s. Para entrar enurar el registro

nsmisin con els o directamenteas el dato de laisin se pueden

stado standby IIy til cuando seo es de relativa

esde 2,4GHz aa 1Mbps y de

es la siguiente

el control de la

los valores que

el nRF24L01 esl consumo en elsensibilidad del

mentada en el


35/88




IRQ pin de interrupcin CE habilitacin del chip para transmitir o recibir CSN seal chip select SPI SCK seal de reloj SPI MOSI master out salve in MISO master in slave out

Los comandos que se utilizan para la configuracin y/o lectura de datos sonmostrados en la tabla 2.2

Tabla 2.3 Comandos SPI

La configuracin de los registros debe realizarse siempre en los modos standby opower down. La forma de onda de la seal en una operacin de lectura se observa en lafigura 2.20 y la de operacin de escritura en la figura 2.21

Figura 2.20 - Operacin de lectura


36/88




Notar que paralelamente al envi del comando SPI (Cn) el dispositivo vadesplazando el valor (Sn) del registro STATUS, para luego enviar el dato solicitado. Lomismo ocurre en la operacin de escritura, esta es una forma de obtener una rpida

lectura del registro de estado.

Figura 2.21 - Operacin de escritura

Por ltimo el mapa de registros se adjunta en el apndice donde se puede observarcon mayor detalle cada uno de ellos y sus respectivos bits de configuracin.


37/88

UNIVF

DEPART

Proyecto

3 DISEO YSENSOR EEn el presente captu

inalmbrico. En el capitulun sistema completo parpantalla. En la figura sesistema completo el cual eel cual es un dispositivinalmbrico incorporado lreceptor.

Figur

El primer bloque delprincipalmente el front-en

circuito integrado ADS12componentes pasivos paradquisicin tienen un forSPI. El siguiente bloque cdigitales son levantados ptravs de su interface SPI,RF (nRF24L01) que se uSensor est alimentado de

La segunda parte corinicial, la etapa de comuntransmisor por lo que dedetallara la comunicacinSensor los datos son levanposee la caracterstica deconsiderablemente el costnecesario, procesamientosoftware de presentacin et



ESARROLLO DE UNG INALMBRICO

lo se detallar el diseo y desarrollo deanterior se vio en detalle cada etapa y partla obtencin de una seal cardaca y s

uestra un diagrama en bloque de cmo esta divido en dos partes fundamentales, por

de pequeas dimensiones con un transs cuales sern recibidos, por otro lado, p

3.1 Diagrama en bloques del sistema completo

ensor representa la etapa de adquisicin ladel sistema y cuya implementacin esta

98 detallado en el captulo 2, con la adisu funcionamiento. Los datos de salida

ato digital y pueden ser interpretados medorresponde a la etapa de procesamiento, eor un microcontrolador (en este caso el PIson procesados y luego enviados tambin vbica en etapa de comunicacin. Cada blona misma fuente, en este caso una batera cesponde al Receptor, es un dispositivo qcacin comprende al modulo RF que recibbern ser de las mismas caractersticas,entre ambos. Una vez recibidos los datostados por un MCU en particular el PIC 18Fcomunicarse va USB directamente a una

y hardware. Es trabajo tambin del MCdicional de los datos e.g. conversin ASCc.

37

un sensor ECGconstitutiva degraficacin en

t constituido eln lado el sensormisor de datosr un dispositivo

cual comprenderealizada por el

in de algunosde la etapa deante el estndardecir los datos

C 18F45K20) aa SPI al moduloque del sistemamercial de 9V.e como bloque

ir los datos dels adelante se

provenientes del550 ya que estePC reduciendo

realizar, si esI, adaptacin al


38/88

UNIVF

DEPART

Proyecto

3.1 Diseo del hard

Como se observa en lafundamentales ms uno qubasado de cierto mododesarrollado por Texas Insestructura general. A conti

3.1.1 Etapa de alimenta

El equipo completo sese regula a 5V y a partiresquema de alimentacin s

P3 corresponde al pinregulador de 5V se eligi e5V se obtienen las tensioestas dos tensiones se gealimentar la parte analgic

Los valores utilizadoobtenidos de la hoja de dat

Un circuito adicional eafectar a la fuente de alime



ware del sensor inalmbrico

figura 3.1 la etapa del sensor est compuestae corresponde a la alimentacin. El disen el kit de demostracin de desempe

truments (SBAU171A) del cual se tom couacin describiremos el diseo de cada una

cin

alimenta a partir de una batera comercial desta se derivan las tensiones -5V, -2,5V,muestra en la figura 3.2

Figura 3.2 Circuito de alimentacin

e alimentacin general que se conecta a la bn nuestro caso el LM7805 encapsulado SMes -5V por medio del inversor de tensineran los 2,5V (TPS73201 y TPS72301)del ADS1298 y 3,3V (KF33) para la parte d

para los componentes en los circuitoss de los mismos estas se anexan al final del

s necesario para filtrar los distintos tipos de rntacin, el esquemtico es el siguiente

38

por tres bloquesdel mismo estdel ADS1298o referencia sue las etapas.

9V, esta tensin,5V y 3,3V. El

atera de 9V y al. A partir de losTPS60403. Connecesarios paraigital.e cada IC sonocumento.

uido que pueden


39/88

UNIVF

DEPART

Proyecto

3.1.2 Etapa de adquisic

Compuesta casi en totentrada de cada electrodo,esquemtico del mismo

Cada uno de los valoreson los recomendados pormismo. La alimentacin esanalgica AVDD-AVSS, l

A continuacin se detala figura 3.5



Figura 3.3 Filtros de alimentacin

in

lidad por el ADS1298 al cual se le agregan capacitores de referencia etc. La figura 3.

Figura 3.4 Circuito ADS1298

s de los componentes pasivos que se observla hoja de datos del IC para un correcto fut compuesta por una parte digital DVDD-s que se describirn en el apartado etapa de

llar el bloque etapa de entrada cuyo circu

39

los circuitos decorresponde al

n en la figura decionamiento delND y una partelimentacin

to se muestra en


40/88

UNIVF

DEPART

Proyecto

El conector P5 fue imforma directa al cable biocable biomtrico y los elec

Siguiendo con el esquque corresponden a unos fiempleados para eliminar frtotal de cuatro circuitosizquierda), RA (brazo derelas derivaciones I, II y III,del circuito RL se encuentpierna derecha ya que el

este tipo de derivacin.electrodo de RL al pin 1 (A continuacin se des

para todas las entradas.

Aplicando la teora de



Figura 3.5 Circuito filtros de entrada

plementado con un conector del tipo DB9trico para la conexin con los electrodos

rodos fueron adquiridos en forma comercial. mtico de la figura 3.5 se observan los cir

ltros pasa-bajos en configuracin RC-RC dcuencias que estn fuera del rango de trabaj

los que corresponden a RL (pierna dereccho) y LA (brazo izquierdo) con los que sey si volvemos a la figura 3.4 podemos obserra conectada a un circuito especial denominDS1298 dispone internamente un amplifica

n el caso de no utilizar este circuito seND) de la figura 3.5.rrolla el clculo del filtro pasa-bajos el cu

Figura 3.6 Filtro RC-RC

uadripolos a la figura 3.6 se obtiene la ecua

40

ue se adapta en. Por su parte el

uitos de entradae segundo ordeno, se observa unha), LL (piernapueden obtener

var que la salidaado Derivacinor para manejar

ebe conectar el

les es el mismo

in siguiente


41/88

UNIVF

DEPART

Proyecto

A partir de esta ecuaadecuados para determinarfrecuencia de corte de alr

sobre la seal ECG, para el

Por simplicidad se elimismo caso para los decomerciales. A partir dediagrama de Bode, el resulde -3dB es de 0 a 270 Hzvalor sern atenuadas por e

La obtencin de la grael cual permite esbozar codescrita.

Las salidas de los filtentrada del ADS1298. En12, 13 y 14 figura 3.8)



in seleccionamos los valores de resistenla frecuencia de corte del filtro. En nuestro cdedor de 250 Hz para poder trabajar con

lo se seleccion valores prcticos conocidos

ieron los valores de resistencias R1 y R2 icapacidad C1 y C2 donde los valores

estos valores se grafica la respuesta en fado se observa en la figura 3.7 vemos que ello que indica que todas las frecuencias po

l filtro evitando as el ingreso al conversor A

fica fue realizada en un programa de simulamuy buena aproximacin la funcin de tr

Figura 3.7

os de entrada estn conectadas directamentnuestro caso los canales utilizados son IN2

41

cia y capacidadaso se desea unauena resolucin

guales siendo elutilizados son

ecuencia en unancho de bandaencima de este

D.

in matemticonsferencia antes

e a los pines dee IN3 (pines 12,


42/88

UNIVF

DEPART

Proyecto

La descripcin del pincircuito para su funcionami

3.1.3 Etapa de procesa

Una vez que el ADS1unidad de procesamientocomunicacin es realizadaconexin del ADS1298 ccon detalle el circuito de es

Los pines de conexinDRDY, START y los pine

Por otra parte el MC

hacia el transmisor inalmque une los pines del tra



Figura 3.8

ut del ADS1298 se muestra en el anexo asento con los mnimos componentes necesari

iento

298 ha completado una conversin, el datoue en nuestro caso se trata de un MCU P

a travs del puerto serial SPI. En la figuran el bloque de procesamiento, en la figurata etapa.

Figura 3.9 Circuito del MCU

entre ambos IC son seis, los pines de contrSPI SDO, SDI, SCK, CS0.tiene la tarea de enviar los datos que reci

brico (nRF24L01), para ello se implementnsmisor con los de MCU. La comunicaci

42

omo tambin uns.

es enviado a laIC18F45K20, la.4 se observo laue sigue vemos

ol del ADS1298

e del ADS1298

el conector P7n entre ambos


43/88

UNIVF

DEPART

Proyecto

tambin es realizada por msimilares a la conexin cofuente simple de 3,3V qu

ADS1298 DVDD-GND.Por ltimo se implemMCU que en la figura est

3.1.4 Etapa de comunic

La etapa de salida deltransmitidos va radio a paetapas anteriores no se enadquirida viene implemen3.10 el circuito es obtencomponentes son los reco

3.2 Desarrollo del h

El hardware fue desarrecin expuestos, las figusensora ECG y del modulreal.



dio del puerto SPI por lo que los pines de cel ADS1298. La alimentacin del mismo een este caso se comparte con la aliment

ento un conector adicional para la prograrepresentado por P6.

cin

ensor ECG se encuentra implementada en artir del modulo transmisor nRF24L01 que acuentra implementada en el mismo PCB yada en un PCB cuyo esquemtico se mue

ido de la hoja de datos del chip y losendados por el fabricante.

Figura 3.10 Circuito del nRF24L01

ardware

rollado en una placa impresa a partir de las siguientes corresponden al diseo delinalmbrico, cabe aclarar que las figuras n

43

nexin son muys a partir de unacin digital del

acin ICSP del

u los datos sondiferencia de las

que la versintra en la figuravalores de los

os esquemticosCB de la placaestn en escala


44/88




Figura 3.11

Figura 3.12


45/88




Figura 3.13

3.2.1 Montaje de componentes

En la figura siguiente se observa una toma de una de las placas terminadas, lamisma fue utilizada como prueba de soldado y tuvo que ser descartada por haberselevantado algunas pistas como se observa en la foto.

Figura 3.14 Placa utilizada para la prueba de soldado


46/88




La placa terminada con todos los componentes montados se muestra a continuacin

Figura 3.15 Placa terminada

La foto siguiente muestra con detalle los pines soldados del integrado ADS1298 lacaptura fue obtenida gracias a la utilizacin de un microscopio digital brindado por ellaboratorio central de electrnica de nuestra facultad.

Figura 3.16 Detalle ampliado del soldado de los pines del ADS1298

Gracias a la captura podemos observar en la segunda toma que uno de los pines seencuentra torcido tal vez producto de algn golpe con la punta de soldar o al manipular


47/88




el IC, pero no fue necesaria una correccin ya que el contacto con el pad del PCB esaceptable (testeado electrnicamente) y no hay contacto con el pin prximo.

3.3 Configuracin y flujo de datos

3.3.1 Configuracin del ADS1298

El tamao del paquete de datos depende del nmero de canales utilizados y de laresolucin por ejemplo si trabajamos con una resolucin de 24 bits y los 8 canales elformato del paquete de datos seria 24 bits de status ms 192 bits de datos distribuidos dela siguiente manera: (1100+LOFF_STATP+LOFF_STATN+bits[4:7] del GPIO register+ CHn(8*24bits)).

Nuestro caso es el siguiente, utilizando el esquema de Derivacin I (RA y LA) y sincircuito de derivacin de pierna derecha solo se necesita un canal para poder graficar elritmo cardiaco, para la derivacin I se debe utilizar el canal 2 como vimos en elapartado anterior. Los bits de status no son de utilidad ya que no utilizamos lacaracterstica lead-off detection y tampoco el registro GPIO, en este caso el ADS1298completa con ceros esos lugares sucediendo lo mismo para el canal 1. Por lo tanto losbits transmitidos alcanzan un valor de 72 bits es decir 9 bytes de los cuales los primeros6 bytes deben ser descartados y los 3 ltimos bytes contendrn la informacinrequerida.

La configuracin se realiza a travs de los registros CONFIG1, CONFIG2 y

CONFIG3 y los registros de los canales CHnSET (se anexa la lista completa deregistros al final del documento).Para modificar estos registros se deben enviar comandos de configuracin a travs

del puerto SPI segn la siguiente tabla

Tabla 3.1 Comandos SPI

Es decir suponiendo que se quiere modificar el registro CONFIG1 se debe realizarlo siguiente


48/88




SPI(0x41); //Indica que se escribir el registro CONFIG1SPI(0x00); // Indica que se escribir solamente un registro

SPI(0x06); // CLK_EN = 1 ; DDR[2:0]= 110 -> 250 SPS

Esto corresponde a una porcin del cdigo de configuracin del ADS1298 escritoen lenguaje de programacin C en el MCU. Las direcciones de cada uno de los registrosy sus respectivos bits de configuracin se pueden observar en el anexo Registros deconfiguracin ADS1298.

Nota: Un dato a tener en cuenta es que cuando se energiza el ADS1298 demora 1seg eniniciar y arranca en Data continuos mode por lo que primero se debe enviar elcomando SDATAC.

Una vez configurado el ADS1298 se debe volver a activar el modo RDATACenviando el comando START, entonces el IC comenzara a muestrear y convertir losdatos de entrada y esperar hasta que sean relevados por el MCU, el proceso se describea continuacin

Figura 3.17

La figura muestra este proceso, se observa que cuando se recibe el comandoSTART el ADS1298 inicia la conversin y cada vez que tenga un dato listo pone enbajo el pin DRDY, este proceso se ejecutara de manera continua por lo que el MCUdeber ser lo suficientemente rpido para levantar los datos antes de que ingrese unonuevo. Las velocidades de muestreo que soporta el ADS1298 son las siguientes

Tabla 3.2 Velocidades de muestreo

Estas velocidades de datos se configuran desde el registro CONFIG1 siendo los bitsde configuracion DR[2:0] y donde fMOD = fCLK/4 . En nuestro caso la velocidad de

muestreo queda configurada por defecto y en modo Low Power es decir 250Sps.


49/88




Esto indica que el MCU debe recoger los 9 bytes con una velocidad mayor a250Sps y ademas procesarlos si es necesario.

A continuacion y una vez definida la velocidad de los datos se debe configurar el

MCU.

3.3.2 Configuracion del PIC18F45K20

Se detallar aqu cmo est configurado el MCU para realizar la tarea de recepcinde datos. En primer lugar se configuran pines I/O correspondientes segn su funcin,los que reciben informacin como entrada y los que envan informacin como salida. Seutiliza el reloj interno configurado a una frecuencia de 8MHz adems se habilitan elpuerto SPI y otras configuraciones necesarias, para mayor detalle se adjunta el cdigoen C completo. La velocidad a la que el puerto SPI tomara los datos provenientes delADS1298 est determinada por la frecuencia del reloj que como dijimos es de 8MHz,por defecto la velocidad de SCLK es FOSC/4 los que genera una velocidad de 2MHzsuficiente para levantar los datos del ADS1298 y luego enviarlos al transmisor.

La porcin del cdigo que realiza esta tarea es la siguiente

__CONFIG(1,RCIO);

__CONFIG(2,WDTDIS&PWRTDIS&BORDIS);

__CONFIG(3,PBDIGITAL);

__CONFIG(4,STVRDIS);

TRISB=0x01;

PORTB=0x04;

TRISC=0x10;

PORTC=0x00;

TRISD=0x00;

PORTD=0X01;

IRCF0=0; // Bits de configuracion de la

IRCF1=1; // velocidad del clk interno del

IRCF2=1; // microcontrolador en 8 MHz

CKE=0; //El dato cambia de idle a activo

CKP=0; //El estado de idle es low

SSPEN=1; //Synchronous serial port enable

3.3.3 Configuracin nRF24L01

Para la configuracin del modulo RF se debe esperar un retardo de 10,3ms desdeque se energiza para que el IC entre en modo Power Down. Una vez sucedido esteperiodo de tiempo se procede a configurar el modulo. Para ello se deben modificar losregistros de configuracin de la misma manera que se realiz para el ADS1298 .

Nuestra tarea es configurar los registros por lo tanto se utilizar el comando escribirregistro. Para saber que registros escribir y que bits modificar debemos remitirnos alanexo Registros del nRF24L01. A continuacin se muestra la porcin de cdigo queconfigura el modulo RF

CKE=1;

nRF_CS=0;SPI(0x20); //Registro CONFIG


50/88




SPI(0x0A);

nRF_CS=1;

DelayMs(1);

nRF_CS=0;

SPI(0x26); //RF_Setup

SPI(0x07);

nRF_CS=1;

DelayMs(100);

CKE=0;

Si se observa el anexo de registros, el cdigo anterior indicara que el modulo se haconfigurado para enviar datos a una velocidad de 1MHz a una potencia de 0 dBm yenviar los datos de a 3bytes.

3.4 Descripcin de la Placa de Interfaz con PC Placa base

El desarrollo de toda red de sensores requiere de la implementacin de nodos quepermitan tanto captar como re direccionar las seales provenientes de las diversasfuentes asociadas a los sensores.Estas unidades poseen una tarea fundamental que es recibir paquetes de informacin yadaptarlos para transmitirlos a la siguiente etapa, sea de re direccionamiento como deprocesamiento o representacin.

Cabe destacar la importancia del desarrollo progresivo de esta etapa del proyecto,debido a que la magnitud y complejidad que puede llegar a tener una red de sensores sebasa fundamentalmente en la capacidad de respuesta que tengan los nodos decomunicaciones.

Toda la informacin proveniente de los distintos sensores, que se encuentran en lared, debe pasar primero por estos mdulos que adaptarn las caractersticas del paquetede datos segn el destino al que sean asignados.En este caso y de manera acorde con el desarrollo de la primera etapa de una red desensores inalmbrica, se decidi desarrollar lo que se denominar la placa base quehaga de interfaz de comunicacin entre uno o ms mdulos de sensores y una PC.

Dicha placa debe poseer por lo tanto la capacidad de interactuar con los mdulosinalmbricos de la red de sensores, a la vez que mantiene comunicacin permanente conun software desarrollado especficamente para la representacin de la informacinadquirida para el usuario.

Lo elementos fundamentales para el desarrollo de dicho modulo, segn lafuncionalidad propuesta a grandes rasgos son:

Puerto de Comunicaciones con PC. Modulo de Comunicaciones RF. Microcontrolador con capacidad de procesamiento adecuada. Entradas/Salidas Auxiliares

Como se indic anteriormente se apunta a un desarrollo progresivo, debido a que elalcance que puede llegar a tener una red de sensores es muy amplio. Sin embargo sedebe comenzar por algo concreto y conciso, que permita realizar pruebas y que sea unabase slida, como propuesta concreta para construir un entorno de red ms robusta.


51/88




Es por este motivo que se busca producir un dispositivo que en la manera de lo posibleprevea el aumento de trfico de informacin, la asociacin de ms unidades de sensores,la capacidad de procesar paquetes de informacin a la velocidad adecuada, etc. sin

aumentar demasiado la complejidad. Es as que algunos aspectos se dimensionaron paraun flujo de informacin mucho mayor al que tiene alcance la etapa actual de desarrollodel proyecto.

3.4.1 Puerto de Comunicaciones con PC

Para dar abasto con el potencial trfico creciente de informacin, conforme aumentela cantidad de elementos que componen a la red de sensores, se decidi implementar latecnologa de comunicacin masiva de datos USB.Por las prestaciones que se describen a continuacin, esta muestra ser la alternativa msviable, con mayor potencial y hasta econmica para resolver la comunicacin entre elmdulo placa base y la PC.

3.4.2 Definicin del Universal Serial Bus(USB)

Como su nombre indica (Bus SerieUniversal), se trata de un sistema decomunicacin serial entre dispositivos.

Fue desarrollado fundamentalmente para proveer una conexin nica y sencilla para

el usuario, entre la PC y perifricos, es por esto que adems tiene la capacidad deproveer alimentacin a los dispositivos conectados.El USB consiste en una norma para bus perifrico, desarrollado en 1994 por laindustria de dispositivos electrnicos y de telecomunicaciones, entre las queintervinieron activamente las compaas Compaq, DEC, IBM, Intel, Microsoft, NEC yNortel.

Descripcin

USB corresponde a un tipo de comunicacin serial, esto implica que slo transmite unaunidad de informacin a la vez y reduce al mnimo la cantidad de conexiones necesariaspara entablar comunicacin entre las partes.

El bus USB puede trabajar en dos modos, a baja velocidad (1,5 Mbps, para dispositivosque no manejan grandes cantidades de informacin) y a alta velocidad (12 Mbps, paradispositivos con grandes flujos de informacin).En cuanto a la comodidad, el bus USB se compacta en un cable de cuatro hilos, dos paradatos, dos para alimentacin. Esto supone un gran ahorro, tanto de espacio como dematerial. De acuerdo a estos parmetros, una de las principales ventajas que se obtienede USB es precisamente su diseo.El USB organiza el bus en una estructura de rbol descendente, con mltiplesdispositivos conectados a un mismo bus, en la que unos elementos especiales, llamadoshubs (perifrico que ser descrito especficamente mas adelante), encaminan las sealesdesde un dispositivo al host (huesped o dispositivo principal que entabla lacomunicacin) o viceversa.


52/88




En la implementacin material, existen diversos tipos de conectores USB, los mscomunes son el Estndar A y el Estndar B, mostrados en el siguiente grfico:

Figura 3.18 Conector USB (esquema)

Como se puede ver, el conector USB tiene implementadas las siguientes lneas:D+/D-: Componen un par diferencial de lneas de comunicacin, por aqu setransmitirn los datos con los potenciales de 0V a 0.3Vpara un estado lgico bajo y de2.8V a 3.6V para un estado lgico alto.

VDD (+)/ GND (+):

Proyecto Final (contenido).pdf

Documents

Transcript of Proyecto Final (contenido).pdf