Pedroni { Cap tulo 13 Prof. Odilson Tadeu...
22
Registradores Pedroni – Cap´ ıtulo 13 Prof. Odilson Tadeu Valle Instituto Federal de Santa Catarina – IFSC Campus S˜ ao Jos´ e [email protected] 1/21
Transcript of Pedroni { Cap tulo 13 Prof. Odilson Tadeu...
RegistradoresPedroni – Capıtulo 13
Prof. Odilson Tadeu Valle
Instituto Federal de Santa Catarina – IFSCCampus Sao Jose
1/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
2/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
3/21
Logica Combinacional versus Logica Sequencial
Circuito combinacional: saıda depende exclusivamente de suas entradasatuais.
1 Circuitos logicos: portas, multiplexadores, de/codificadores de enderecoetc.
2 Circuitos aritmeticos: somadores, subtratores, multiplicadores e divisores.
Circuito sequencial: saıda depende de estados anteriores do sistema,portanto, sao necessarios elementos de memoria bem como um sinal declock para controlar a evolucao do sistema.
4/21
Elementos de memoria
Tal memoria e normalmente construıda com flip-flops.
Estes podem ser classificados como flip-flops: D (data), T (toggle), SR(set-reset) ou JK.
Projetos modernos empregam quase que exclusivamente flip-flops D(DFF) e, em segundo lugar, o flip-flop tipo T (TFF).
TFF sao usados principalmente em contadores
DFF sao flip-flops de uso geral. Sao geralmente os unicos presentes emdispositivos logicos programaveis (CPLDs e FPGAs).
Latches constituem outro tipo de celulas de armazenamento. Latchestipo D (data) e SR (set-reset), sendo aquele o mais usado.
Latches sao sensıveis ao nıvel logico do clock enquanto flip-flops saosensıveis a borda do mesmo.
5/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
6/21
Latch SR (SRL)O latch SR e um circuito de memoria com duas entradas, denominadass (set) e r (reset), e duas saıdas, denominadas q e q′.Quando ocorre s = 1 ele seta a saıda q, isto e, forca q a 1 e,consequentemente, q’ a 0.Quando ocorre r = 1 ele reseta a saıda q, isto e, forca q a 0 e,consequentemente, q’ a 1.Essas entradas nao devem ser acionadas simultaneamente (estadoproibido).q+ indica o proximo estado do latch (futuro).
7/21
Latch SR (SRL)
Ao contrario dos circuitos anteriores, que sao assıncronos, essa versao esıncrona (com clock).
Quando o clk = 0, o latch permanece em estado de memoria (hold).
Quando o clk = 1, o latch funciona como um latch SR normal.
8/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
9/21
Latch D (DL)
O latch tipo D (DL) e um circuito de memoria sensıvel a nıvel, isto e, e“transparente” enquanto o clock e alto e “opaco” (latched) enquanto oclock e baixo.
(a) Transparente (q=d) quando clk = 1 ⇒ nıvel positivo
(b) Transparente (q=d) quando clk = 0 ⇒ nıvel negativo
10/21
Analise funcional de um DL
Analise o DL positivo submetido aos sinais clk e d mostrados na figura:
(a) Latch D.
(b) Analise funcional.
(c) Analise temporal, sabendo que tpCQ = 2ns e tpDQ = 3ns
11/21
Circuitos DLEstaticos: podem manter o valor indefinidamente (se alimentados).Dinamicos: requerem atualizacao periodica - refresh.
12/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
13/21
Flip-flop D (DFF)
Sao os Registradores mais utilizados de todos.
Ao passo que o latch e transparente durante todo o semiperıodo doclock, o flip-flop D e transparente somente durante uma das transicoesdo clock.
(a) > DFF de borda positiva.
(b) > DFF de borda negativa.
14/21
Analise funcional de um DFF
A figura mostra em DFF submetido aos sinais clk, rst e d .
(a) DFF de borda positiva.
(b) Analise funcional.
(c) Analise temporal, sabendo que tpCQ = 2ns e tpRQ = 1ns
15/21
Conteudo programatico
1 Logica Combinacional versus Logica Sequencial
2 Latch SR (SRL)
3 Latch D (DL)
4 Flip-flop D (DFF)
5 Flip-flop T (TFF)
16/21
Flip-flop T (TFF)
O funcionamento da maioria do contadores e baseado no princıpio daalternancia (toggle).
Um TFF e um circuito que alterna sua saıda a cada borda de clock.
17/21
Flip-flop T (TFF)FPGAs sao ricos em DFFs e sao usados para implementar todos os tiposde FF, inclusive o TFF.
18/21
Exemplo de aplicacao do TFF
Analise o circuito:
19/21
Exemplo de aplicacao do TFF
Analise o circuito:
19/21
Exercıcios
20/21
Exercıcios
T
21/21
