Memorias 1

1Ral Rengel Estvez: [email protected]

Mara Jess Martn Martnez : [email protected]

TEMA 9. MEMORIAS TEMA 9. MEMORIAS SEMICONDUCTORASSEMICONDUCTORAS

IEEE 125 Aniversary: http://www.flickr.com/photos/ieee125/with/2809342254/

http://www.tech-faq.com/wp-content/uploads/images/integrated-circuit-layout.jpg



TEMA 9. MEMORIAS SEMICONDUCTORASTEMA 9. MEMORIAS SEMICONDUCTORAS

-- Introduccin: conceptos bsicosIntroduccin: conceptos bsicos

-- Memorias de acceso aleatorioMemorias de acceso aleatorio

Diagrama lgicoDiagrama lgico Operaciones bsicasOperaciones bsicas Estructuras y organizacinEstructuras y organizacin Expansin de memoriasExpansin de memorias

-- Memorias de acceso secuencialMemorias de acceso secuencial

OrganizacinOrganizacin TiposTipos




INTRODUCCININTRODUCCIN

Memoria: elemento fundamental de todo sistema microordenadorMemoria: elemento fundamental de todo sistema microordenador AlmacenamientoAlmacenamiento

datosdatos instrucciones de programainstrucciones de programa variables de trabajo o datos de inters para el procesovariables de trabajo o datos de inters para el proceso

Unidad de memoria:Unidad de memoria: dispositivo electrnico capaz de almacenar dispositivo electrnico capaz de almacenar informacin, de modo que el elemento que se sirva de ella pueda informacin, de modo que el elemento que se sirva de ella pueda acceder a la informacin solicitada en cualquier momentoacceder a la informacin solicitada en cualquier momento

http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg




INTRODUCCIN: CONCEPTOS BSICOSINTRODUCCIN: CONCEPTOS BSICOS

Punto de memoriaPunto de memoria

Capacidad de la memoria : Capacidad de la memoria : NN

Organizacin: Organizacin: NN = m x = m x nn11 Palabra : mPalabra : m Longitud de la palabra: Longitud de la palabra: nn11

Seleccin o direccionamiento:Seleccin o direccionamiento:m= m= 22nn22

Tiempo de accesoTiempo de acceso

Tasa de lectura y escrituraTasa de lectura y escritura

CaudalCaudal

::

8 bits

8

p

o

s

i

c

i

o

n

e

s

Punto de memoria

8 x 8

1

6

p

o

s

i

c

i

o

n

e

s

4 bits

6

4

p

o

s

i

c

i

o

n

e

s

1 bit

16 x 4 64 x 1

::

8 bits

8

p

o

s

i

c

i

o

n

e

s

Punto de memoria

8 x 8

1

6

p

o

s

i

c

i

o

n

e

s

4 bits

6

4

p

o

s

i

c

i

o

n

e

s

1 bit

16 x 4 64 x 1

Matriz de almacenamiento de 64 celdas (64 bits), organizada de tres formas diferentes: Matriz 8 X 8 (a),

matriz 16 X 4 (b) o Matriz de 64 X 1 (c).




Registros de operacinRegistros de operacin

Memoria principal (RAM y ROM)Memoria principal (RAM y ROM)

Memoria secundaria o auxiliarMemoria secundaria o auxiliar

JERARQUA DE MEMORIAS EN UN SISTEMA MICROORDENADORJERARQUA DE MEMORIAS EN UN SISTEMA MICROORDENADOR

INTRODUCCIN: CLASIFICACIN DE MEMORIASINTRODUCCIN: CLASIFICACIN DE MEMORIAS

VELOCIDADVELOCIDAD CAPACIDADCAPACIDAD

MximaMxima BajaBaja

AltaAlta MediaMedia--BajaBaja

BajaBaja Muy AltaMuy Alta




Dependiendo de la realizacin fsica de la celda de memoria:Dependiendo de la realizacin fsica de la celda de memoria:

Memorias estticasMemorias estticas Acceso por impulsos elctricos: Acceso por impulsos elctricos: biestablesbiestables (RAM estticas)(RAM estticas) Acceso por haces luminososAcceso por haces luminosos

Memorias dinmicasMemorias dinmicas Informacin en movimiento: memorias CCDInformacin en movimiento: memorias CCD Soporte en movimiento: Cintas magnticas y discosSoporte en movimiento: Cintas magnticas y discos

DESDE EL PUNTO DE VISTA DE SU DESDE EL PUNTO DE VISTA DE SU FABRICACINFABRICACIN






Memorias de acceso Memorias de acceso aleatorio, directo o selectivoaleatorio, directo o selectivo El tiempo de acceso no depende de la localizacin de la celda dEl tiempo de acceso no depende de la localizacin de la celda de e memoria.memoria.

Memorias de acceso Memorias de acceso secuencialsecuencial o serieo serieSe llega a la localizacin deseada a travs de una secuencia queSe llega a la localizacin deseada a travs de una secuencia quedepende de la posicin de la misma.depende de la posicin de la misma.

SEGN SEA EL TIPO DE SEGN SEA EL TIPO DE ACCESOACCESO A LA MEMORIAA LA MEMORIA




MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: RandomRandom--AccessAccess--MemoryMemory

Tiempo de acceso independiente de la posicinTiempo de acceso independiente de la posicin

Bus de datos, bus de direcciones y bus de controlBus de datos, bus de direcciones y bus de control Ejemplos bus de direccionesEjemplos bus de direcciones..

Diagrama lgico de memoria RAM

Memoria de acceso aleatorio

(RAM)

n2

1

1

Control de Lectura/escritura

Orden de ciclo

1Inhibicin de

Lectura/escritura

Direccin

n1

n1Salida de

informacin

Entrada de informacin

D. Pardo, et al. 2006




MEMORIAS DE ACCESO ALEATORIOMEMORIAS DE ACCESO ALEATORIO

Ejemplo de operacin de Ejemplo de operacin de lecturalectura::1. Cdigo binario del registro de direcciones al bus de direccio1. Cdigo binario del registro de direcciones al bus de direccionesnes

-- Decodificacin de ese cdigoDecodificacin de ese cdigo2. Orden de lectura2. Orden de lectura3. Copia del 3. Copia del bitbit (no destructiva) se carga al registro de datos(no destructiva) se carga al registro de datos

Floyd, T. 2000





Organizacin de la memoria: Organizacin de la memoria: 2D o lineal2D o lineal

--Un nico decodificadorUn nico decodificador

-- Terminales de salida del Terminales de salida del decodificador = decodificador = mm

Bit 1

Bit 2

Bit n1

D

e

c

o

d

i

f

i

c

a

d

o

r

n2

Variables de direccin

Bit 1

Bit 2

Bit n1

Bit 1

Bit 2

Bit n1

1

i

2n2

Posicin 2n2

Posicin i

Posicin 1

n1

n1

n1

Conjunto de clulas

Terminales de entrada o salida de informacin Control de

lectura/escritura






Organizacin de la memoria: Organizacin de la memoria: 3D 3D o por coincidenciao por coincidencia

-- 2 Decodificadores2 Decodificadores

y 2 n2/2

Bit 1

Bit n1

X 2 n2/2

Bit 1

Bit n1

n2/2

x1

xi

Posicin 2n2

Posicin 1

n1

Conjunto de clulas

Terminales de entrada o salida de informacin

Control de lectura/escritura

n2/2


y1

D

e

c

o

d

i

f

i

c

a

d

o

r

D

e

c

o

d

i

f

i

c

a

d

o

r

Bit 1

Bit n1

Bit 1

Bit n1

Bit 1

Bit n1

Bit 1

Bit n1


S. Dormido, et al. 2000




Ejemplo organizacin Ejemplo organizacin 3D3D

Diagrama lgico y Configuracin de la matriz de memoria SRAM de 32 K x 8.

NOTA: El bus de datos tiene bufferstriestado (permiten que las lneas de datos acten como entrada y como

salida)

NOTA: tenemos tres lneas de control activas por bajo: CS (chip select), WE

(write enable), OE (output enable)


Floyd, T. 2000





Ejemplo organizacin Ejemplo organizacin 3D3D

Diagrama de bloques 3D de la memoria SRAM de 32 K x 8.

NOTA: los decodificadores van dentro de la pastilla de memoria

215 (32K) lneas de direccin:

8 lneas van al decodificador de filas: 256 filas

7 lneas van al decodificador de columnas: 128.

Floyd, T. 2000




EJEMPLOS PRCTICOSEJEMPLOS PRCTICOS

http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf

64Kb 8Kx8 Static RAM CY7C185-20PXC





Memorias Memorias activasactivas: atendiendo a la forma de realizar la lectura y la : atendiendo a la forma de realizar la lectura y la escritura:escritura:

Escritura y lectura no simultneasEscritura y lectura no simultneas


(RAM)

n2

1

1

Control de Lectura/escritura

Orden de ciclo

1Inhibicin de

Lectura/escritura

Direccin

n1

n1Salida de

informacin







Memorias Memorias activasactivas::

Escritura y lectura simultneas: necesita dos buses de direccioEscritura y lectura simultneas: necesita dos buses de direccionesnes

La gran complejidad de la realizacin fsica hace que slo exisLa gran complejidad de la realizacin fsica hace que slo existan en circuitos tan en circuitos de pequea capacidad: almacenamiento de resultados en de pequea capacidad: almacenamiento de resultados en ALUsALUs


(RAM)

n2

1

1

Direccin de escritura

n1

n1Salida de

informacin


Control de escritura

n2

Direccin de lectura

Control de lectura






Memorias Memorias activasactivas::

Escritura y lectura de acceso mltipleEscritura y lectura de acceso mltiple

Dos buses de datos (A y B) y dos buses de direcciones (A y B), Dos buses de datos (A y B) y dos buses de direcciones (A y B), de los de los cuales el B slo se puede utilizar para lectura.cuales el B slo se puede utilizar para lectura.


(RAM) n2

n2

1

Direccin A n1

n1

Control de lectura B 1

Direccin B

Control de lectura A

Salida A

n1Salida B

Entrada A

1Control de escritura A D. Pardo, et al. 2006




MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: CLASIFICACINCLASIFICACIN

El parmetro El parmetro permanenciapermanencia o o persistenciapersistencia de la informacin, que se de la informacin, que se mide de forma cualitativa por la mide de forma cualitativa por la diferencia entre el tiempo de lectura y diferencia entre el tiempo de lectura y escritura,escritura, permite clasificar las memorias de acceso aleatorio en:permite clasificar las memorias de acceso aleatorio en:

Memorias Memorias activasactivas ((RAMRAM): tiempos R/W del mismo orden de ): tiempos R/W del mismo orden de magnitud. magnitud.

Voltiles: Voltiles: la informacin desaparece con la tensin de la informacin desaparece con la tensin de alimentacinalimentacin

Dependiendo del tipo de celda, se dividen en Dependiendo del tipo de celda, se dividen en RAM ESTATICARAM ESTATICA: SRAM: SRAMRAM DINAMICARAM DINAMICA: DRAM: DRAM

Memorias Memorias pasivaspasivas ((ROMROM): tiempos W mucho mayores ): tiempos W mucho mayores No voltilesNo voltiles

PERSISTENCIAPERSISTENCIA DE LA INFORMACINDE LA INFORMACIN



RAM RAM ESTATICA ESTATICA SRAM (Static Random Access Memory) Se compone de celdas formadas por flip-flops (biestables) construidos generalmente con transistores MOSFET.

Mantiene los datos siempre y cuando est alimentada.


EJEMPLOS DE PUNTOS DE MEMORIAEJEMPLOS DE PUNTOS DE MEMORIA

VDD

Lnea de seleccin

T3 T4

T2T1

T6T5

I I

QQ

a)

VDD

Lnea de seleccin

T3 T4

T2T1

T6T5

I I

QQ

a)Clula de memoria RAM esttica





EJEMPLOS DE PUNTOS DE MEMORIAEJEMPLOS DE PUNTOS DE MEMORIA

RAM RAM DINAMICA DINAMICA DRAM (Dinamic Random Access Memory) Se compone de celdas de memoria construidas con condensadores.Las celdas de memoria son de fabricacin ms sencillas en comparacin a las SRAM, lo cual permite construir memorias de gran capacidad.

http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif




La velocidad de acceso es bajar. Necesita recargar de la informacin (refrescar) almacenada para retenerla. Diseo complejo.

Mayor densidad y capacidad. Menor costo por bit. Menor consumo de potencia.

DRAM

Menor capacidad, debido a que cada celda de almacenamiento requiere mas transistores. Mayor costo por bit.Mayor consumo de Potencia.

La velocidad de acceso es alta. Para retener los datos solo necesita estar polarizada. Son mas fciles de disear.

SRAM

DesventajasVentajasMemoria

Debido al alto coste de fabricacin de la SRAM y a su alta velocidad, su uso ms comn est en la memoria cach de los ordenadores.





Memorias Memorias pasivaspasivas (no voltiles):(no voltiles):

Memorias totalmente pasivas (Memorias totalmente pasivas (ReadRead OnlyOnly MemoryMemory, , ROMROM))--La escritura se realiza en el proceso de fabricacinLa escritura se realiza en el proceso de fabricacin

Memorias pasivas Memorias pasivas programables (PROM)programables (PROM):: Solo lectura (Solo lectura (ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , PROMPROM))

--niconico proceso de programacin : proceso de programacin : hilos fusibleshilos fusibles

Memorias pasivas programables (Memorias pasivas programables (ErasableErasable ProgrammableProgrammable ReadReadOnlyOnly MemoryMemory, , UVUV--EPROMEPROM))

-- Disposicin Disposicin circuitalcircuital especial y escritura con tensiones elevadasespecial y escritura con tensiones elevadas

Memorias programables de slo lectura Memorias programables de slo lectura borrablesborrables elctricamente elctricamente ((ElectricallyElectrically ErasableErasable ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , EEPROMEEPROM))

Memorias Memorias FLASHFLASH



(* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal collection. )



Memorias programables de slo lectura Memorias programables de slo lectura borrablesborrables elctricamente elctricamente ((ElectricallyElectrically ErasableErasable ProgrammableProgrammable ReadRead OnlyOnly MemoryMemory, , EEPROMEEPROM))

http://en.wikipedia.org/wiki/File:Eprom.jpg



ANEXO: CLULAS DE MEMORIAANEXO: CLULAS DE MEMORIA

TIPOS DE CLULAS DE MEMORIA: TIPOS DE CLULAS DE MEMORIA: ROMROM

Matriz ROM de 16 x 8 bits

Celda de una ROM

Floyd, T. 2000

Floyd, T. 2000





Una memoria FLASHUna memoria FLASH

http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg




BLOQUES FUNCIONALESBLOQUES FUNCIONALES

Integracin de memorias en bloques de una cierta capacidadIntegracin de memorias en bloques de una cierta capacidad

Combinacin de bloques para lograr el nmero de posiciones y biCombinacin de bloques para lograr el nmero de posiciones y bits ts de posicin deseadode posicin deseado

CMO COMBINAR LOS CMO COMBINAR LOS BLOQUES?BLOQUES?

MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: expansin de memoriasexpansin de memorias

http://en.wikipedia.org/wiki/File:Pair32mbEDO-DRAMdimms.jpg




AUMENTAR EL NMERO DE BITS POR POSICINAUMENTAR EL NMERO DE BITS POR POSICIN

n1


RAM

2n2 x n1

RAM

2n2 x n1

RAM

2n2 x n1

n2

n1

n1

n1


Inhibicin de lectura/escritura


Salida de informacin

n1

n1






AUMENTAR EL NMERO DE BITS POR POSICIN: AUMENTAR EL NMERO DE BITS POR POSICIN: EjemploEjemplo

Utilizacin de dos memorias SRAM de 1 M X 4, para crear una SRAM de la misma capacidad y doble nmero de bits: 1 M X 8


Floyd, T. 2000




AUMENTAR EL AUMENTAR EL NMERO DE NMERO DE POSICIONESPOSICIONES

Utilizacin de dos memorias RAM de 524k X 4, para crear una RAM de 1 M X 4


Floyd, T. 2000




RAM

2n2 x n1

RAM

2n2 x n1

RAM

2n2 x n1

n2

n1


(bits menos significativos)

Inhibicin de lectura/escritura



n1

Bloque 1

Bloque 2

Bloque2n'2

Decodificador

n'2 entre 2n'2

Variables de direccin (bits ms significativos)

Entrada de inhibicin


AUMENTAR EL AUMENTAR EL NMERO DE NMERO DE POSICIONESPOSICIONES






AUMENTAR EL NMERO DE POSICIONES Y EL NMERO DE BITS: AUMENTAR EL NMERO DE POSICIONES Y EL NMERO DE BITS: 1K x 81K x 8

RAM 1K

256 x 4

Variables de direccin (A0 a A7)

Decodificador2 entre 4


Entrada de inhibicin

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

RAM 1K

256 x 4

8

R/W

A8 A9

4

4

Bus de entrada-salida de

informacin






MODULOS MODULOS SIMMSIMM y y DIMMDIMM

Tarjetas de circuito impreso donde se montan las Tarjetas de circuito impreso donde se montan las memorias con las conexiones a un terminal de bordememorias con las conexiones a un terminal de borde

Van insertadas en zcalosVan insertadas en zcalos Mdulos SIMM: Single InMdulos SIMM: Single In--lineline MemoryMemory ModuleModule

30 contactos (256kb, 1Mb,.., 16Mb) y 30 contactos (256kb, 1Mb,.., 16Mb) y nn11= 8 bits= 8 bits 72 contactos (1 Mb, 2Mb, ., 32 Mb, 64 Mb)72 contactos (1 Mb, 2Mb, ., 32 Mb, 64 Mb) y y nn22= 32 bits= 32 bits

Mdulos DIMM: Dual InMdulos DIMM: Dual In--lineline MemoryMemory Module:Module: 64 bits y mayor capacidad64 bits y mayor capacidad Contactos elctricos separados en cada lado del Contactos elctricos separados en cada lado del mdulomdulo

MEMORIAS DE ACCESO ALEATORIO: MEMORIAS DE ACCESO ALEATORIO: expansin de memoriasexpansin de memorias

http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg




MEMORIAS DE ACCESO SECUENCIALMEMORIAS DE ACCESO SECUENCIAL

rdenes dedesplazamiento

MEMORIASERIE Salidas de

informacinEntradas deinformacin

PERO TAMBIN PERO TAMBIN MEMORIAS DE MEMORIAS DE

SEMICONDUCTOR!SEMICONDUCTOR!

Tiempo que tarda en leerse o grabarse una posicin depende de su situacin fsica en el interior de la memoria


http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg




MEMORIAS DE ACCESO SECUENCIAL: MEMORIAS DE ACCESO SECUENCIAL: ORGANIZACIN de la informacinORGANIZACIN de la informacin

BitBit a a bitbit: : Se colocan en serie las posiciones y los bits de cada posicinSe colocan en serie las posiciones y los bits de cada posicin nico terminal de entrada y otro de salidanico terminal de entrada y otro de salida Terminal de control: desplazamientoTerminal de control: desplazamiento

rdenes de desplazamiento

MEMORIA SERIE Salida de

informacinEntrada de

informacin

1 1

Posicin 1 Posicin 2 Posicin 2n2

Entrada Salida Bit 1

Bit 1

Bit 1

Bit n1

Bit n1

Bit n1






Posicin a posicinPosicin a posicin: Se colocan en serie las posiciones y los bits de : Se colocan en serie las posiciones y los bits de cada posicin se colocan en paralelo.cada posicin se colocan en paralelo.

Clasificacin segn las ordenes de W/R sobre el desplazamiento:Clasificacin segn las ordenes de W/R sobre el desplazamiento: Registros de desplazamientoRegistros de desplazamiento Memorias FIFOMemorias FIFO Memorias LIFOMemorias LIFO

rdenes de desplazamiento

MEMORIA SERIE Salidas de

informacin Entradas de informacin

n1 n1

nn11 memorias serie de un nico memorias serie de un nico terminal de entrada y otro de salida terminal de entrada y otro de salida colocadas en paralelo.colocadas en paralelo.






Registros de desplazamiento: Registros de desplazamiento: una orden R/W desplaza la informacin una orden R/W desplaza la informacin una posicin en la memoriauna posicin en la memoria

Estticos: Estticos: -- Pueden anularse los pulsos de desplazamientoPueden anularse los pulsos de desplazamiento

-- Constituidos por Constituidos por biestablesbiestables sncronossncronos y conectados en serie.y conectados en serie.

REGISTRO DE DESPLAZAMIENTO

DINMICO

n1 n1

ContadorGenerador de

impulsos

Direccin de memoria

n2

Dinmicos:Dinmicos:-- Los impulsos no pueden Los impulsos no pueden

anularse pues desaparece la anularse pues desaparece la informacin informacin recirculacirecirculacin en el n en el interior del registrointerior del registro

-- Se necesita contador para Se necesita contador para leer/escribir en una posicileer/escribir en una posicin de n de memoriamemoria

-- Clulas bsicas sencillas Clulas bsicas sencillas D. Pardo, et al. 2006





Memorias Memorias FIFOFIFO ((FirstFirst--InIn--FirstFirst--Out)Out)

Ejemplo de operaciones de Ejemplo de operaciones de lectura y escrituralectura y escritura



Pos.

2n2

Memoria vaca

Pos.3

Pos.2

Pos.1

I1

I1 I2

I1 I2 I3

I2 I3

1 operacin de escritura



1 operacin de lectura

I1

I1

I2

I3






Memorias Memorias FIFOFIFO ((FirstFirst--InIn--FirstFirst--Out)Out)

Floyd, T. 2000





Diferencias entre Diferencias entre registro de desplazamientoregistro de desplazamiento y memoria y memoria FIFOFIFO

Floyd, T. 2000





Memorias Memorias LIFOLIFO((LastLast--InIn--FirstFirst--Out)Out)

Entrada

Pos.

2n2

Memoria vaca

Pos.3

Pos.2

Pos.1




1 operacin de lectura

Salida

Entrada

Salida

I1

Entrada

Salida I2

I1

I2 I1

Entrada

Salida

I3 I3 I2 I1

Entrada

Salida

I2 I1 I3

Seccin de la RAM se usa como Seccin de la RAM se usa como pila (pila (StakStak) en la que no se ) en la que no se desplazan los registros sino que se desplazan los registros sino que se mueve el tope de pila: mueve el tope de pila: StackStack--PointerPointer





EN RESUMEN, EN UN PC TENEMOSEN RESUMEN, EN UN PC TENEMOS

CPU: Registros y cach (SRAM)CPU: Registros y cach (SRAM)

ROMROM

PRINCIPAL: RAM (DDR2 SDRAM)PRINCIPAL: RAM (DDR2 SDRAM)

SECUNDARIA: Disco DuroSECUNDARIA: Disco Duro





DRAM 16 Meg x 4 bit

http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf





DRAM 16 Meg x 4 bit





EJEMPLOS EJEMPLOS PRCTICOSPRCTICOS


UV EPROM 8 Kb x 8 bit



TEMA 9. Anexo: MEMORIAS TEMA 9. Anexo: MEMORIAS SEMICONDUCTORASSEMICONDUCTORAS




TIPOS DE CLULAS DE MEMORIATIPOS DE CLULAS DE MEMORIA

Clulas de memoria activasClulas de memoria activas Clula bsica bipolar: se basa en la interconexin de dos inverClula bsica bipolar: se basa en la interconexin de dos inversores sores (circuito de Eccles(circuito de Eccles--Jordan). Configuracin 2DJordan). Configuracin 2D

VCC

L1

L2

E2E1

T1 T2 Q Q

R R



Lnea de seleccin Control de escritura

La lnea de seleccin activa La lnea de seleccin activa la salida de informacin, de la salida de informacin, de modo que el dgito almacenado modo que el dgito almacenado puede ser ledopuede ser ledo

En escritura, se activan las En escritura, se activan las entradas de informacin y con entradas de informacin y con la lnea de seleccin activa se la lnea de seleccin activa se almacena el dgito elegido en almacena el dgito elegido en el circuitoel circuito






Tambin puede realizarse con una configuracin Tambin puede realizarse con una configuracin 221/21/2DD

VCC

T1 T2 ED

R R

Lnea de datos

ED

X

Y

Lnea de datos

A otras clulas

A otras clulas

EY EY'

EX' EX






Clulas de memoria activas Clulas de memoria activas Clulas MOS estticasClulas MOS estticas

VDD

Lnea de seleccin

T3 T4

T2T1

T6T5

I I

QQ

a)

VDD

Lnea de seleccin

T3 T4

T2T1

T6T5

I I

QQ

a)

La lnea de seleccin acta La lnea de seleccin acta de manera similar al caso de la de manera similar al caso de la clula bipolarclula bipolar

Un 1 en dicha lnea activa Un 1 en dicha lnea activa la conduccin en los la conduccin en los transistores laterales y extrae transistores laterales y extrae la informacin hacia las lneas la informacin hacia las lneas de datosde datos




ANEXO: CLULAS DE MEMORIAANEXO: CLULAS DE MEMORIATIPOS DE CLULAS DE MEMORIATIPOS DE CLULAS DE MEMORIA

Clulas de memoria activas Clulas de memoria activas Clulas MOS dinmicasClulas MOS dinmicas

Requieren menos transistores que las estticas Requieren menos transistores que las estticas menos menos superficie y mayor capacidadsuperficie y mayor capacidad

La informacin se almacena en la capacidad puertaLa informacin se almacena en la capacidad puerta--fuente de los fuente de los transistores (C1 y C2 capacidades parsitas)transistores (C1 y C2 capacidades parsitas)

Es necesario refrescarlas (Es necesario refrescarlas (regrabadoregrabado) peridicamente ) peridicamente amplificador amplificador

D D

T6T5T3T1

Lnea de seleccin

C1 C2

I T

Clula MOS dinmica

(3 transistores)

Seleccin de lectura



Seleccin de escritura

Seal de control

A

Clula MOS dinmica

(3 transistores)

Seleccin de lectura



Seleccin de escritura

Seal de control

AD. Pardo, et al. 2006






Clulas de memoria pasivas Clulas de memoria pasivas Slo pueden ser ledasSlo pueden ser ledas Son no voltilesSon no voltiles

V+ V+ V+ V+

V+

Posicin 1

Posicin 2

Posicin2n

Terminales de salida

Bit1

Bit4

n

Variables de

direccin

R1 R1 R1 R1

R2 R2 R2 R2

T T T T

x0

x2n-1

x1

D

e

c

o

d

i

f

i

c

a

d

o

r

V+ V+ V+

V+ V+ V+

V+

Pueden ser tambin Pueden ser tambin realizadas con transistores realizadas con transistores MOSFET, eliminando aquellos MOSFET, eliminando aquellos en los que se quiera en los que se quiera almacenar un 1 lgico almacenar un 1 lgico (espesor de xido mayor)(espesor de xido mayor)

Las EPROM tienen un Las EPROM tienen un transistor adicional de puerta transistor adicional de puerta aislada, que si est cargado aislada, que si est cargado conduce (almacena un cero) y conduce (almacena un cero) y si no est en corte y si no est en corte y almacena un 1almacena un 1






Ejemplo EPROMEjemplo EPROM

TL

TC TC TC


Decodificador

D

e

c

o

d

i

f

i

c

a

d

o

r

VDD


n/2 n/2

X0

Y0

X1

X2n/2 -1

Y2n/2 -1 Y1

TP TL TP TL TP

TL TP TL TP TL TP

TL TP TL TP TL TP






Memorias de acceso Memorias de acceso serieserie

Registros de Registros de desplazamiento estticosdesplazamiento estticos

J

K

T Q

Q'

R

S

J

K

T Q

Q'

R

S

J

K

T Q

Q'

R

S

Entradas en paralelo asncronas

Salidas en paralelo

Entradas en serie

Salidas en serie

Impulsos de desplazamiento

D

T Q

Q'

D

T Q

Q'

D

T Q

Q'

Entrada en serie

D

T Q

Q'

Impulsos de desplazamiento Salida

en serie

Desplazamiento hacia Desplazamiento hacia la derechala derecha

Desplazamiento hacia Desplazamiento hacia la izquierdala izquierda





TIPOS DE CLULAS DE MEMORIA: RAM ESTATICA: TIPOS DE CLULAS DE MEMORIA: RAM ESTATICA: SRAMSRAM

Clula tpica de almacenamiento de una RAM esttica, que muestra

smbolos simplificados de transistor Matriz bsica de la memoria SRAM

http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg

Floyd, T. 2000




TIPOS DE CLULASTIPOS DE CLULAS

DE MEMORIA:DE MEMORIA:

RAM DINAMICA: RAM DINAMICA: DRAMDRAM

Celda de una RAM dinmica MOS

Floyd, T. 2000

Floyd, T. 2000

Floyd, T. 2000



Proceso de escritura en una Celda de una RAM dinmica MOS

Proceso de lectura en una Celda de una RAM dinmica MOS

TIPOS DE CLULAS DE MEMORIA: TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: RAM DINAMICA: DRAMDRAM


http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png




TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: TIPOS DE CLULAS DE MEMORIA: RAM DINAMICA: DRAMDRAM

Diagrama de bloques de una RAM DINAMICA de 1 M x 1

Floyd, T. 2000




TIPOS DE CLULAS DE MEMORIA: TIPOS DE CLULAS DE MEMORIA: ROMROM

Matriz ROM de 16 x 8 bits

Celda de una ROM

Floyd, T. 2000

Floyd, T. 2000



Agradecimientos Daniel Pardo Collantes, rea de Electrnica, Departamento de Fsica Aplicada. Universidad de Salamanca.

Referencias Pardo Collantes, Daniel; Bailn Vega, Lus A., Fundamentos de Electrnica Digital.Universidad de Salamanca.

Ediciones Universidad de Salamanca. 2006. http://4.bp.blogspot.com/_R6Xi8z8tQHU/Scj0OpnzS4I/AAAAAAAAAIY/fBxyQYy-430/s1600-h/RAM_n.jpg http://2.bp.blogspot.com/_QY7E1FGLCrw/Sp7euZ_wvmI/AAAAAAAAACc/TCAMfOUNXls/s320/frontmemoria.jpg http://docs-europe.electrocomponents.com/webdocs/0ae2/0900766b80ae2327.pdf http://www.gizmos.es/wp-content/uploads/2008/07/memoria-flash-longeva.jpg Floyd, Thomas. Fundamentos de sistemas digitales, Pearson Alhambra (2000) http://en.wikipedia.org/wiki/File:Eprom.jpg http://en.wikipedia.org/wiki/File:SRAM_Cell_(6_Transistors).svg (* Title : EEPROM : The first INTEL EPROM, the 1702 (1971). * Licence : {{GFDL}} * Source : Author personnal

collection. ) http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_read.png http://en.wikipedia.org/wiki/File:Square_array_of_mosfet_cells_write.png http://docs-europe.electrocomponents.com/webdocs/0123/0900766b80123632.pdf http://docs-europe.electrocomponents.com/webdocs/0112/0900766b80112480.pdf Dormido, Sebastin; Canto, M Antonia; Mira, Jos; Delgado, Ana E., Estructura y tecnologa de computadores,

Ed. Sanz y Torres (2000) http://farm3.static.flickr.com/2431/4054327775_bc6fbf0f1f.jpg http://www.geekets.com/wp-content/uploads/2008/03/cinta-cassette.jpeg http://users.ece.gatech.edu/~sudha/academic/class/ece2030/Lectures/images/memory-02.gif

Memorias 1

Documents

Transcript of Memorias 1