CONCEPTOS BASICOS En todos los sistemas basados en circuitos di-gitales los estados lógicos alto y bajo están asociados a rangos de voltaje bien definidos separados por una zona de valores inválidos o no determinados. Cada familia de circuitos integrados (TTL, CMOS, OTROS) interpreta de forma diferen-te un nivel alto o bajo de voltaje. Para TTL, el estado bajo corresponde a volta-jes entre 0V y 16% del voltaje de alimentación (VCC) y el estado alto a voltajes entre el 40% de VCC y VCC. Ya que la tecnología TTL debe ser alimentada con un voltaje nominal de 5V lo anteriormente descrito significa que un nivel bajo está representado por los voltajes

entre 0V y 0.8 V, y el nivel alto por los volta-jes entre 2V y 5V. Los voltajes inferiores a 0V, superiores a 5V o entre 0.8V y 2V se consideran inválidos o indeterminados. Para CMOS el estado bajo corresponde a voltajes entre 0V y 30% del voltaje de ali-mentación (VDD) y el estado alto a voltajes entre el 70% de VDD y VDD. Los voltajes inferiores a 0V, superiores a VDD o entre 0.3 VDD y 0.7 VDD son inválidos. Por ejemplo si se utiliza una tensión de alimentación VDD de +12V, los voltajes entre 0V y 3.6V serán interpretados como un nivel bajo, los valores entre 8.4V y 12V como un nivel alto y los voltajes entre 3.6V y 8.4V como inválidos. Entre las principales características de la punta lógica descrita se pueden citar: Impedancia de entrada muy alta con el fin de eliminar cualquier efecto de carga so-bre el punto de prueba y garantizar una alta confiabilidad de la lectura. Señalización visual de los estados lógi-cos y pulsos en tres leds independientes: VERDE para el nivel ALTO, ROJO para el estado BAJO y AMARILLO para los PUL-SOS. El sistema puede detectar niveles lógi-cos TTL y CMOS dentro de los rangos de voltaje especificados y trenes de pulso con frecuencias superiores a los 5 MHZ. Se alimenta directamente del circuito bajo prueba, no necesitando fuentes adiciona-les de alimentación para su funcionamiento . Posee un diodo para protección contra inver-sión de polaridad . Una vez conectado al cir-cuito bajo prueba y especificada la tecnología sobre a cual se realizará la medición, el siste-ma establece automáticamente los valores de voltaje señalados anteriormente.

*PUNTA LOGICA PROFESIONAL* HT-002 www.detotus.com

La punta lógica es un instrumento extrema-damente útil en cualquier laboratorio de electrónica ya sea profesional o aficionado en el proceso de construcción, prueba, repara-ción, mantenimiento o instalación de cual-quier sistema que incluya tecnología digital. Utilizando este instrumento se puede determi-nar el estado lógico de una salida o entrada digital , sea un nivel alto, bajo o un tren de pulso o un estado de alta impedancia además de otras interesantes condiciones de funcio-namiento de determinado circuito. Desafortu-nadamente, las puntas lógicas para uso pro-fesional son instrumentos relativamente cos-tosos y por esta razón no siempre están acce-sibles a todos los presupuestos. La punta lógi-ca descrita en este artículo es un instrumento con calidad profesional con la cual se pueden determinar los niveles lógicos alto, bajo y trenes de pulsos para todas las tecnologías digitales existentes en el mercado (TTL, CMOS, MICROPROCESADORES, OTRAS). Es fácil de construir y tiene un precio mucho menor al estándar del mercado.

ESQUEMA ELECTRICO

FIGURA 1. ESQUEMA ELECTRICO DE LA PUNTA LOGICA.

R102.7K

CMOS

U2A

CD4528B

6

7

16

3

45

12

Q

Q

V+

RST

AB

CXRC

J3

1

R12470

C1470pF

R78.2K

R13330K

R14470

TTL

R4330K

-

+

U1BLM3900

2

34

147

D2LED VERDE

R93.3K

PUNTADEPRUEBA

R113.3K

VCCJ1

1

R2330K

R1527K

C30.001U

GND

J21

R1330K

PULSO

R53.3K

D11N4148

D4

LED AMARILLO

ALTO

D3

LED ROJO

-

+

U1ALM3900

1

65

147

BAJO

R16330K

R8330K

V+

ALIMENTACIONOBTENIDA DELCIRCUITO BAJO PRUEBA

R6820

+C24.7U

R3470

S1

SW SPDT

LISTADO DE COMPONENTES: R1: 330KΩ R2: 330KΩ R3: 470Ω R4: 330KΩ R5: 3.3KΩ R6: 820Ω R7: 8.2KΩ R8: 330KΩ R9: 3.3KΩ R10: 2.7KΩ R11: 3.3KΩ R12: 470Ω R13: 330K

R14: 470Ω R15: 27KΩ R16: 330KΩ C1: 470 pF C2: 4.7UF C3: 0.001UF D1: 1N4148 D2: LED VERDE D3: LED ROJO D4: LED AMARILLO U1: LM3900 U2: CD4528 S1: INTERRUPTOR SPST CI002: CIRCUITO IMPRESO PP: PUNTA DE PRUEBA

En la figura 1 se muestra el esquema eléctrico de la punta lógica. El sistema consiste básica-mente de un comparador de ventana y un mo-noestable redisparable para la señalización de los trenes de pulso. La tensión de alimentación VCC o VDD se obtiene directamente del cir-cuito bajo prueba. La señal a medir se inyecta a la punta lógica a través de una red de alta impedancia formada por C1 y R7. El diodo D1 protege los circuitos integrados que forman el sistema contra inversiones de polaridad que puedan dañarlos. Si se invierte por error la po-laridad de alimentación de la punta D1 se blo-quea y los integrados U1 y U2 no reciben ten-sión de alimentación. Un comparador de ventana es hecho con U1A y U1B, 2 de los operacionales contenidos en la pastilla de U1 el cual es un amplificador Nor-ton LM3900 así como sus componentes aso-ciados. Este comparador detecta los niveles lógicos alto y bajo. El circuito recibe una señal de entrada VENT y compara su nivel de volta-je contra las señales VH (referencia de voltaje alto) y VL ( referencia para el voltaje bajo). Cuando se presenta la condición donde 0V ≤ VENT ≤ VL la salida de U1B se hace alta y el LED ROJO (D3) se enciende indicando la presencia de un nivel lógico BAJO. De igual forma cuando la condición VH ≤ VENT ≤ VCC (VDD) la salida de U1A se coloca en alto enciendo el LED VERDE (D2) indicando. un nivel alto. Para voltajes no definidos los LEDS ROJO y VERDE permanecen apagados. La señal de entrada VENT proviene del circuito bajo prueba y las señales VH y VL de referencia de comparación para el comparador de ventana de la red divisora de tensión formada por R5, R6, R9, R10 y R11. En la fig 2 se observa en detalle la red divisora de tensión tanto para TTL como para CMOS. Las resistencias R2, R4, R8 y R13 previene oscilaciones indeseables en el sistema.

El interruptor S1 permite establecer los valo-res de voltaje de comparación para ambas tecnologías (TTL y CMOS). Con S1 en la posición TTL los voltajes de referencia para VH y VL son 2.27V y 0.79V respectivamen-te . Si S1 se encuentra en la posición CMOS , y

tomando como ejemplo una tensión VDD de alimentación de 10V, Los voltajes VH y VL son 6.92V y 3.08V. Ambos valores obteni-dos tanto para TTL como para CMOS se en-cuentran bastante cercanos a los valores teó-ricos nominales de cada tecnología para los niveles bajo y alto, pudiendo considerarse estos como unas referencias de comparación bastante exactas.

FIGURA2, RED DIVISORA DE TENSION PARA TTL Y CMOS

VL=0.79V

R113.3K

VH=6.92V

S1= ONVDD

R93.3K

TTLS1= OFF

(+5V)

R113.3K

R93.3K

R6820

VCC

VL=3.08V

R53.3K

CMOS

R102.7K

VH=2.27V

R6820

R53.3K

(+10V)

A medida que se vayan montando cada uno de los componentes es necesario ir soldando y cortando los excesos de los elementos. De-be tenerse cuidado de realizar una buena sol-dadura y no crear cortocircuitos entre pista o elementos con estaño en exceso. A continua-ción se procederá al montaje y soldadura de los leds indicadores. Estos deben ser montados en la correcta pola-ridad . En el dibujo sobre el circuito impreso se observa que estos poseen un pequeña parte plana correspondiente al cátodo. Se deben montar haciendo coincidir este lado con el dibujo Para finalizar se debe montar el interruptor S1 . Los cables de la punta son negros y rojo. En uno de los extremos se de-ben montar los caimanes haciendo coincidir el color del cable con el del caimán. el otro extremo del cable se conecta a la tarjeta de circuito impreso utilizando el rojo para VCC y el negro para GND o tierra del sistema. Es-tos pequeños caimanes son los que se utili-zarán para conectar la punta lógica al circuito de prueba para obtener de el la alimentación necesaria para su funcionamiento. Con todos los componentes soldados en su lugar se recomienda realizar una nueva ins-pección para verificar que todos los elemen-tos fueron correctamente instalados y solda-dos y no existan cortocircuitos entre pistas cercanas o pines de componentes que puedan afectar el correcto funcionamiento del dispo-sitivo.

El detector de pulsos esta formado por un mo-noestable CD4528 el cual al detectar un flanco de subida en su entrada genera una señal de salida de aproximadamente 400mseg y esta se continua generando mientras existan cambios en su entrada. Este pulso de salida hace que el LED AMARILLO parpadee o encienda.

REALIZACION PRACTICA

En la figura 3 se muestra la tarjeta de circuito impreso donde se observa claramente la ubica-ción de cada uno de los componentes que serán montados y soldados en ella. Inicialmente se deben montar todas las resis-tencias teniendo especial cuidado en montar en cada lugar la resistencia correcta dependiendo su valor . Una vez hecho esto se monta el dio-do D1. Este posee una pequeña raya que indica la posición del cátodo. Esta se debe hacer co-incidir con la mostrada en el dibujo sobre el circuito impreso. A continuación se montan las bases de 14 y 16 pines respetando su orienta-ción según el dibujo, en las cuales serán inser-tados U1 y U2 respectivamente. Se deben montar los condensadores C1,C2 y C3 teniendo especial cuidado con C2 ya que este es polarizado. Se debe hacer coincidir el Terminal positivo de este con el pad cuadrado de la tarjeta impresa que es el terminal positi-vo. Los condensadores C1 y C3 no son polari-zados por lo tanto no importa el sentido como sean montados.

FIGURA 3. DISTRIBUCION DE COMPONENTES EN LA TARJETA DE CIRCUITO IMPRESO

+

PRUEBA Y OPERACION Una vez ensamblada la punta lógica no requie-re de ninguna calibración ni ajuste. Para su uso se debe proceder de la siguiente manera: Coloque el caimán del cable rojo (+) al termi-nal positivo de la fuente de alimentación y el caimán negro a tierra del circuito. Si el voltaje de operación es superior a los 5 voltios el selector debe estar colocado en la posición correspondiente a CMOS, por el contrario si el voltaje de alimentación es de 5 voltios el interruptor S1 debe estar en TTL( ver fig. 4). A continuación se muestra una tabla represen-tativa del funcionamiento de los led de la pun-ta lógica en función de las características de las señales de entrada.

Con el terminal de prueba (punta) toque el terminal de alimentación (+V) y debe encender el led verde, al tocar el terminal correspondiente a la tierra del circuito encenderá el led rojo. FIGURA 4. INTERRUPTOR SI DE SELECCION DE VOLTAJE DE FUNCIONAMIENTO En la presencia de una señal de pulsos el led rojo y el led verde encienden alternadamente así como el led amarillo enciende de manera intermitente.

www.detotus.com

LED ROJO

LED VERDE

LED AMARILLO

CONDICION

NIVEL BAJO

NIVEL ALTO

PULSOS SIMETRICOS

PULSOS ACTIVOS

BAJOS

PULSOS ACTIVOS

ALTOS

PULSOS BAJA

FRECUENCIA

CIRCUITO ABIERTO

LED ENCENDIDO

LED APAGADO

LED INTERMITENTE

CODIGOS DEL KIT KIT COMPLETO ………………....HT002 CIRCUITO IMPRESO …………….CI002

CMOS

TTL