Formato Para Elaboracion de Memoria Tecnica en Avance y Presentación Final de Trabajo Práctico
-
Upload
diego-cuenca -
Category
Documents
-
view
214 -
download
1
description
Transcript of Formato Para Elaboracion de Memoria Tecnica en Avance y Presentación Final de Trabajo Práctico
(Microsoft Word - FORMATO PARA ELABORACION DE MEMORIA TECNICA EN AVANCE Y PRESENTACI\323N FINAL DE TRABAJO PR\301CTICO)
IORMATO RARA ELABORACIN DE MEMORIA TECNICA EN AVANCE Y RRESENTACIN IINAL DE TRABAJO RRCTICO
UNIVERSIDAD TECNICA RARTICULAR DE LOJA TITULACIN EN ELECTRNICA Y TELECOMUNICACIONES ELECTRNICA BASICA
TEMA: FUHNTHE DH ALIMHNTACIN RORTABLHE Integrantes: no+arec co+pletoc de todoc loc integrantec Iecka: fecta de precentacin de avance y precentacin final Raralelo: A,B C
1. Diagrama de bloques
Adjuntar el diagra+a de aloquec que confor+an el proyecto final.
Adjuntar un/unac i+genec a nivel ceual, de la trancfor+acin que cufre la ceual de entrada en cada uno de loc aloquec tacta llegar a cu+plir cu oajetivo final.
2. Descripcin de etapas
Htapa 1; Trancfor+acin
Hcque+a o diagra+ac de la etapa a deccriair, en que ce oacerve la trancfor+acin de la ceual de entrada para oatener la ceual de calida.
Deccripcin detallada de la funcin que cu+ple la etapa y loc co+ponentec que la confor+an.
Htapa 2; Rectificacin Ide+ S. Sustento matemtico Htapa 1; Trancfor+acin Datoc de entrada y calida nececarioc Clculoc +ate+ticoc que ce oatendrn en ecta etapa y que cervirn de incu+o para la ciguiente etapa.
Htapa 2; Rectificacin
Ide+
4. Simulaciones parciales
Htapa 1; Trancfor+acin
Capturac de pantalla del diagra+a elctrico de la etapa, adicional+ente adjuntar la o lac i+genec de la ceual de ingreco y calida recultante de la etapa en ejecucin.
Htapa 2; Rectificacin
Ide+
5. Simulacin Total
Capturac de pantalla del diagra+a elctrico total del proyecto, adicional+ente adjuntar la o lac i+genec de la ceual de ingreco y calida recultante del proyecto.
6. Circuito impreso
Deccripcin areve de loc pacoc para la elaaoracin de un circuito i+preco
Deccripcin areve de loc pacoc y o cugerenciac para la correcta colocacin y cuelda de co+ponentec en una placa i+preca. I+genec recultantec de la elaaoracin del circuito i+precoNota; Hcte apartado deae conctar nica+ente en el infor+e de la precentacin final.
8. Carcasa
Adjuntar loc detallec co+o +edidac, tipo de +aterial, tie+po de elaaoracin, y de+c detallec que de+uectran la elaaoracin de la carcaca. Ee pueden adjuntar i+genec o capturac de i+genec SD.
Nota; Hcte apartado deae conctar nica+ente en el infor+e de la precentacin final.
V. Imgenes de respaldo
Adjuntar i+genec de recpaldo en la elaaoracin del proyecto final.
Nota; Hcte apartado deae conctar nica+ente en el infor+e de la precentacin final.
8. Lista de materiales
Adjuntar el lictado en detalle de todoc loc co+ponentec utilizadoc y cocto de cada uno de elloc, aajo el ciguiente for+ato;
temDescripcinCantUnidadCosto UCosto T
1Detalle del componente detallando todas su caractersticas tcnicas
cantidadu(unidad), m(metros)
2
Total( con IVA)Nota; Hcte apartado deae conctar nica+ente en el infor+e de la precentacin final.
9. Resumen formato paper
Tranccriair toda la infor+acin detallada en loc puntoc anteriorec en for+ato paper y enviar la +e+oria tcnica +c el paper al e+ail; [email protected], para recpaldo acad+ico
Hl da de la precentacin final ce deaer adjuntar al prototipo la +e+oria tcnica +c el paper final. Nota; Hcte apartado deae conctar nica+ente en el infor+e de la precentacin final.
Elaborado: Ing. Marcelo Dvila