Examen final TE Junio 2010 Resuelto -...

Examen Final Tecnología Electrónica -1- Curso 2009/2010. Junio 2010

TECNOLOGÍA ELECTRÓNICA

Examen Final DPTO. DE ELECTRÓNICA E SISTEMAS 10-06-10

APELLIDOS NOMBRE

DNI CURSO 1º E.I. 1º E.T.I.S.

1er ejercicio 2o ejercicio 3er ejercicio 4o ejercicio NOTA

CALIFICACIÓN:

NORMAS PARA REALIZACIÓN DEL EXAMEN 1º.- Antes de comenzar cubra sus datos. 2º.- Este examen debe entregarse íntegramente al finalizar el mismo. 3º.- No pueden utilizarse otro tipo de hojas durante la realización del examen.

1.-DIODOS

a) (0,5 p.) Diodos Zéner: Definición y condiciones de funcionamiento en zona zéner.

Símbolos del diodo zéner. Mecanismos de ruptura.

b) (0,5 p.) Para el diodo zéner Dz dado por la característica V−I linealizada de la figura 2,

obtener los valores de: VZ, Vγ, RZ, Rf, y Rr.

c) Para el circuito recortador con diodo zéner Dz de la figura 1, se pide:

c-1) (1,0 p.) Obtener la característica de transferencia Vo = f(Vi) para: −10 [V] ≤ Vi ≤ 10 [V]

c-2) (0,5 p.) Graficar la característica de transferencia Vo = f(Vi) para −10 [V] ≤ Vi ≤ +10 [V]

indicando los valores más significativos.

Figura 1 Figura 2

a) Son diodos diseñados para trabajar en la zona de ruptura. En dicha zona la corriente

puede variar ampliamente, mientras que la tensión permanece constante. Para que el

diodo Zéner trabaje normalmente en la zona de ruptura es necesario que lo haga

dentro del margen de corrientes: −IZmax ≤ IZ ≤ −IZmin.

Existen dos mecanismos para producir la ruptura de la unión del diodo:

MULTIPLICACIÓN POR AVALANCHA: se produce por efecto de colisión, mediante

electrones de elevada energía cinética en la banda de valencia, que arrancan

por choque otros electrones de los enlaces de los átomos, creando nuevos

pares electrón−hueco, que a su vez pueden ionizar más átomos por choque en

un proceso de colisión, ruptura y multiplicación.


Este efecto de avalancha se favorece dopando más el lado p de la unión que el

lado n (esto se indica como p+). En este caso la anchura de la zona de

transición es grande: un electrón tendrá entonces allí mucho camino libre para

ser acelerado y alcanzar energía suficiente para generar más colisiones.

El efecto avalancha es mayoritario, con polarización inversa por encima de 6

[V] y presenta coeficiente de temperatura positivo (es decir: un aumento de la

temperatura produce el aumento del voltaje umbral).

RUPTURA ZÉNER: Se produce por la presencia de un campo eléctrico muy intenso

en la unión, que es capaz de originar suficiente fuerza sobre los electrones

como para que rompan directamente su enlace covalente, dando lugar a

portadores de corriente.

Este efecto se produce en diodos muy dopados, con polarización inversa por

debajo de 6 [V] y presenta coeficiente de temperatura negativo.

b) VZ = 6,6 [V]; Vγ = 0,6 [V]; RZ = −6,8 [V] −(−6,6 [V])/(−2 [mA]−0 [mA]) = 0,1 [kΩ] = 100 [Ω].

Rf = (0,8 [V]−0,6 [V])/(1 [mA]−0 [mA]) = 0,2 [kΩ] = 200 [Ω]; Rr = ∞

c) c-1) Suponemos DZ→OFF:

Vo = VR2 = Vi 9[kΩ]/(1 [kΩ]+[9[kΩ]) = 0,9 Vi [V]

VAK = Vo−VR = 0,9 Vi −3

Si DZ → ON ⇒ VAK = Vγ → 0,9 Vi −3 = 0,6 →

→ Vi = 3,6/0,9 = 4 [V]

Si DZ → Zona Zéner ⇒ VAK = VZ → 0,9 Vi −3 = −6,6

→ Vi = −3,6/0,9 = −4 [V]

Entonces DZ→OFF: −4 [V] ≤ Vi ≤ +4 [V] → Vo = 0,9 Vi

Si Vi ≤ −4 [V] ⇒ DZ → Zona Zéner

Vi = (I1+I2) R1 + I1 RZ − VZ + VR = (I1+I2)1 + I1 0,1 − 3,6

Vi = (I1+I2) R1 + I2 R2 = (I1+I2)1 + I2 9

Dos ecuaciones con dos incógnitas:

→ I2 = (0,1 Vi −3,6 ) / 10

VO = I2.9 = 9 (0,1 Vi − 3,6) / 10 cuando Vi ≤ − 4 [V]

I

V-I

-I

Zmín

Zmáx

IZ

-VZ


Si Vi ≥ 4 [V] ⇒ DZ → ON

Vi = (I1+I2) R1 +I1 Rf + Vγ + VR = (I1+I2)1 +I1 0,2 + 3,6

Vi = (I1+I2) R1 +I2 R2 = (I1+I2)1 +I2 9

→ I2 = (0,2 Vi + 3,6 ) / 11

VO = I2.9 = 9 (0,2 Vi + 3,6) / 11 cuando Vi ≥ + 4 [V]

c-2) FUNCIÓN DE TRANSFERENCIA:

2.- TRANSISTOR BIPOLAR PNP:

a) (0,5 p.) Estructura interna. Corrientes con polarización en activa.

El transistor PNP es un dispositivo electrónico de tres terminales, formado por un cristal

de silicio (o germanio) en el que se crea una región de tipo n entre dos tipo tipo p. Las

diferentes regiones y terminales extraídos de ellas reciben los nombres de:

E: Emisor (región muy dopada de características puntuales).

B: Base (región central, estrecha y poco dopada).

C: Colector (región unida ampliamente a la base, cuyo objeto es captar los portadores

inyectados en dicha región desde el emisor).


CORRIENTES CON POLARIZACIÓN EN ACTIVA:

IC = α IE + ICO

α = hFB = ganancia de corriente en base común (valores típicos: 0,90 a 0,998)

IC = β IB + (β+1) ICO; β = α / (1−α)

β = hFE = ganancia de corriente en emisor común (valores típicos: 10 a 500)

b) (0,5 p.) Condiciones que cumplen y modelos equivalentes lineales en E−C en las

diferentes zonas de funcionamiento.

Modelos lineales equivalentes:

En el circuito de la figura se pide determinar:

CORTE SATURACION ACTIVA

VEB ≤0,5V 0,8V 0,7V

IB -ICBO≈0 ≥IBsat,min=ICsat/β IB

IC ICBO≈0 ICsat IC=βIB +(β+1)ICBO

IE 0 IB+ICsat IE=(β+1)IB +(β+1)ICBO

VEC ?(VCC) 0,2V ≥0,2V

[ ]

[ ]

[ ]

[ ]

FE

BEact

1 2 BEsat

BE

CEsat

h 50

V 0,7 V

Q ,Q V 0,8 V

V 0,5 V

V 0,2 V

γ

=

=

=

=

=


c) (0,25 p.) Valor de Vo para Vi = 0 [V].

Vi = 0 [V] ⇒ Q1 en corte ⇒ Q2 en corte ⇒ IC2 = IE2 = 0 ⇒ Vo = 0 [V]

d) (0,5 p.) Valor de Vi para Vo = 6 [V].

Vo = 6 [V] ⇒ IC2 = Vo/RL = 6 [V]/100[Ω] = 60 [mA]

⇒ Q2 en zona activa

IB2 = IC2/β = 60 [mA]/50 = 1,2 [mA]

VC1E1=VCC−VE2B2−IB2R2=12[V]−0,7[V]−1,2[mA]4[kΩ]

= 6,5 [V] ⇒ (Q1 en activa)

I1 = (VCC−VC1E1) / R1 = (12[V]−6,5[V]) / 1000[Ω] ⇒

⇒ I1 = 5,5 [mA]; IC1 = I1 + IB2 = 5,5 [mA]+ 1,2 [mA] = 6,7 [mA]

IB1 = IC1 /β = 6,7 [mA]/50 = 0,134 [mA]

La malla se cierra por Vcc, VEB2, R2 y VCE1. Fíjate que Q2 es pnp y el terminal de emisor

está a Vcc.

Vi = IB1 RB + VB1E1 = 0,134 [mA] 10 [kΩ] + 0,7 [V] = 2,04 [V]

e ) (0,5 p.) Valor de Vi que sitúa Q2 en el límite entre activa y saturación.

Q2 en el límite Activa/Saturación ⇒ VE2C2 en saturación ⇒ VE2C2 = 0,2 [V] ⇒ Vo = 11,8[V]

IC2sat = (VCC−VE2C2) /RL = (12[V]−0,2[V])/100[Ω] = 118 [mA]

IB2 = IC2sat /β = 118[mA]/50 = 2,36[mA]

VC1E1 = VCC−VE2B2sat−IB2R2 = 12[V]−0,8[V]−2,36[mA]4[kΩ] = 1,76[V] ⇒ (Q1 en activa)

I1 = (VCC−VC1E1) / R1 = (12[V]−1,76[V]) / 1000[Ω] ⇒ I1 = 10,24 [mA]

IC1 = I1 + IB2 = 10,24 [mA]+ 2,36 [mA] = 12,6 [mA]

IB1 = IC1 /β = 12,6 [mA]/50 = 0,252 [mA]


f) (0,25 p.) Valor de Vi que sitúa Q2 en el límite entre corte y conducción.

Q2 en límite corte/conducción ⇒ IB2 = 0; VE2B2 = VEBγ = 0,5 [V]

VC1E1 = VCC−VE2B2−IB2R2 = 12[V]−0,5[V]−0[mA]4[kΩ] = 11,5[V] ⇒ (Q1 en activa)

IC1 = I1 = (VCC−VC1E1)/R1 = (12[V]− 11,5[V]) / 1000[Ω] ⇒ IC1 = 0,5 [mA]

IB1 = IC1 /β = 0,5 [mA]/50 = 0,01 [mA]



3.- AMPLIFICADOR OPERACIONAL:

a) (0,5 p.) Amplificador Integrador Inversor: Circuito, Tensión de salida.

f

i

t

of oi it

1V V V(t)dt

RC= − ∫

b) (0,5 p.) Amplificador Inversor: Circuito, Ganancia, Ganancia en dB.

AV = −R2/R1; AVdB = 20 log10|−R2/R1|

Se tiene un Amplificador Integrador Inversor (AII) con R = 5 [kΩ] y C desconocida, cuya

salida se conecta a uno de los extremos de una resistencia RL = 100 [Ω]. En el otro extremo de

dicha RL se conecta la salida de un Amplificador Inversor (AINV) con R1 = 33 [kΩ] (resistencia de

conexión a la entrada) y R2 = 330 [kΩ] (resistencia de realimentación). AII y AINV están

alimentados por ± VCC = ± 10 [V].

c) (0,25 p.) Dibuje el circuito correspondiente (completo).

d) (0,25 p.) Determinar el valor a la salida VoAINV del amplificador inversor cuando su

tensión de entrada es ViAINV = 0,5 [V].

AVAINV = (−R2/R1) = (−330 [kΩ]/33 [kΩ]) = − 10;

VoAINV = AVAINV . ViAINV = (−10) . 0,5 [V] = −5 [V]


e) (0,5 p.) Si se desconecta C del amplificador AII, determinar el valor y sentido de la

corriente IL por la carga cuando ViAII = ViAINV = −3 [V] (siendo ViAII la tensión de entrada del

AII).

VoAINV = (−10) . (−3[V]) = +30 [V] > +Vcc ⇒ AINV Saturado ⇒ VoAINV = +Vcc = +10 [V]

Al desconectar (quitar) C, AII es un Amplificador de Lazo Abierto ⇒ AVAII = ∞ ⇒ ViAII =

−3 [V] ⇒ AII Saturado: VoAII = +Vcc = + 10 [V]

IL = (VoAII−VoAINV) / RL = (10 [V] − 10 [V]) / 100 [Ω] = 0 [A]

f) (0,5 p.) Si ViAINV = 0,2 [V] = constante, calcular el valor de

C para que, cuando a la entrada del AII se entregue una

onda cuadrada como la de la gráfica superior, sobre RL

circule una corriente (dirigida desde VoAII hacia VoAINV)

como la de la gráfica inferior.

VoAINV = (−10). 0,2 [V] = −2 [V];

Como en todos los tramos tenemos ViAII = constante = ViAIIn , en donde el subíndice n

indica “en el intervalo ∆tn = tn+1− tn”, tendremos:

n 1

n

tiAIIn

oAII(n 1) oAIIn iAII oAII(n 1) oAIIn nt

V1V V V (t)dt V V t

RC RC

+

+ += − ⇒ = − ∆∫

En el instante tn, IL tendrá el valor:

ILn = (VoAIIn−VoAINV) / RL = VoAIIn−(−2 [V]) / 100 [Ω] ⇒ ILn = (VoAIIn+2) / 100

En t0 = 0 [ms] = 1/1000 [s]; IL0 = 10/1000 [A] = 0,01 = (VoAII0 + 2) / 100 ⇒ VoAII0 = −1 [V]

En t1 = 1 [ms] = 1/1000 [s]; IL1 = 0 [A] = (VoAII1 + 2) / 100 ⇒ VoAII1 = −2 [V] ⇒

( )iAII0oAII1 oAII0 1 0 6

V 5 1 1V V t t 2 1 0 C F 1[ F]

RC 5000 C 1000 10

⇒ = − − ⇒ − = − − − ⇒ = = µ


4.- FAMILIAS LÓGICAS

a) (1,0 p.) Inversor CMOS: esquema del circuito y tabla de verdad indicando entrada,

salida y estado de cada uno de los transistores.

b) (1,5 p.) Dadas las siguientes posibilidades de interconexión, apoyándose en el cuadro

comparativo, justificar detalladamente la posibilidad de la conexión (compatibilidad) y,

para los casos afirmativos, determinar márgenes de ruido y fan-out.

Elige, razonando con los cálculos, una de las tres posibilidades estableciendo el

siguiente criterio:

“La posibilidad elegida será, de entre las compatibles, la que tenga mayor NML. En

caso de empate entre varias se escogerá de entre esas la que tenga mayor NMH. En

caso de persistir un empate entre varias se escogerá la que tenga mayor fan-out”

Vcc=+5V TTL LSTTL ALSTTL CMOS HCMOS ACMOS

VILMAX(V) 0,8 0,8 0,8 1,5 1,5 1,5

VIHMIN(V) 2 2 2 3,5 3,5 3,5

VOLMAX(V) 0,4 0,5 0,5 0,5 0,1 0,1

VOHMIN(V) 2,4 2,7 2,5 4,5 4,9 4,9

IILMAX(mA) -1,6 -0,4 -0,1 -0,1µA -1µA -1µA

IIHMAX(µµµµA) 40 20 20 0,1 1 1

IOLMAX(mA) 16 8 8 0,5 4 24

IOHMAX(mA) -0,4 -0,4 -0,4 -0,5 -4 -24

Rango VCC(V) 5±5% 5±5% 5±10% 3 a 15 2 a 6 3 a 5,5

Pd(mW)/1MHz 10 2 1 0,5 0,5 0,5

tp(ns)/50pF 10 9 4 50 8 3

fMAX(MHz) 35 45 70 12 40 125

Vi Q1 Q2 Vo

0 (L) OFF ON VDD (H)

VDD (H) ON OFF 0 (L)

+5V +5V +5V +5V +5V +5V

ALSTTL ALSTTL ACMOS ACMOS HCMOS LSTTL


COMPATIBILIDAD:

ALSTTL−ACMOS

VOLMAX = 0,5[V] < VILMAX = 1,5[V]

VOHMIN = 2,5[V] < VIHMIN = 3,5[V] ⇒ NO SON COMPATIBLES: un nivel alto de salida en ALSTTL no

puede garantizarse como que será interpretada como nivel alto a la entrada del ACMOS

ACMOS− ALSTTL


VOHMIN = 4,9[V] > VIHMIN = 2[V]

|IOHMAX| = 24[mA] > |IIHMAX| = 20[µA]

|IOLMAX| = 24[mA] > |IILMAX| = 0,1[mA]

SON COMPATIBLES

HCMOS− LSTTL


VOHMIN = 4,9[V] > VIHMIN = 2[V]

|IOHMAX| = 4[mA] > |IIHMAX| = 20[µA]

|IOLMAX| = 4[mA] > |IILMAX| = 0,4[mA]

SON COMPATIBLES

Por tanto, nos quedamos con las posibilidades ACMOS− ALSTTL y HCMOS− LSTTL.

MÁRGENES DE RUIDO:

ACMOS− ALSTTL

NML = VILMAX−VOLMAX = 0,8[V]−0,1[V] = 0,7[V]

HCMOS− ALSTTL

NML = VILMAX−VOLMAX = 0,8[V]−0,1[V] = 0,7[V]

Los márgenes de ruido a nivel bajo son iguales, calculamos los márgenes de ruido a nivel alto.

ACMOS− ALSTTL

NMH = VOHMIN−VIHMIN = 4,9[V]−2[V] = 2,9[V]

HCMOS− ALSTTL

NMH = VOHMIN−VIHMIN = 4,9[V]−2[V] = 2,9[V]

Examen final TE Junio 2010 Resuelto -...

Documents

Transcript of Examen final TE Junio 2010 Resuelto -...