Ctos Digitales Practica 3

9
I NSTITUTO POLITÉCNICO N ACIONAL ESCUELA SUPERIOR DE I NGENIERIA M ECÁNICA Y ELECTRICA ZACATENCO CIRCUITOS DIGITALES PRÁCTICA 2 PROFESOR: LUGO SILVA ALEJANDRO ALUMNO: MONROY MARÍN ADRIÁN GRUPO: 5CM9 FECHA DE ENTREGA: 07/ MARZO / 20! 1

description

Practica 3 con compuertas lógicas

Transcript of Ctos Digitales Practica 3

INSTITUTO POLITCNICO NACIONAL

ESCUELA SUPERIOR DE INGENIERIA MECNICA Y ELECTRICAZACATENCO

CIRCUITOS DIGITALES

PRCTICA 2

PROFESOR: LUGO SILVA ALEJANDRO

ALUMNO: MONROY MARN ADRIN

GRUPO: 5CM9

FECHA DE ENTREGA: 07/ MARZO / 2014

EXPERIMENTO I: Obtener la funcin F, as como la tabla de verdad del siguiente circuito.

Figura 1

F (W, X, Y, Z)= (WX) WXYZConfiguracin del primer circuito, referente al anlisis de circuitos combinatorios

DecWXYZWXYZF (W, X, Y, Z)=( WX)

00000000

10001011

20010011

30011000

40100101

50101110

60110110

70111101

81000101

91001110

101010110

111011101

121100000

131101011

141110011

151111000

Tabla 1. Tabla de verdad del primer circuito.

EXPERIMENTO II: Obtener la funcin F, as como la tabla de verdad del siguiente circuito.

bc

Figura 2

Diagrama de la configuracin del segundo circuito.

Decabcbc

000011000

100111010

201011010

301111000

410010101

510110010

611000110

711100000

0

1

1

0

1

1

1

0

Tabla 2. Tabla de verdad del segundo circuito.

EXPERIMENTO III: Reducir la siguiente funcin a su forma mnima, mediante la aplicacin de postulados y teoremas, as como la tabla de verdad y el diagrama del circuito reducido.

= = = = ==Aplicando el Teorema 9a

ac

Figura 3

Diagrama de configuracin del tercer circuito.

Decacdac

0000000

1001011

2010000

3011000

4100000

5101011

6110101

7111101

Tabla 3. Tabla de verdad del tercer circuito.

EXPERIMENTO IV: Reducir la siguiente funcin a su forma mnima, as como la tabla de verdad y el diagrama del circuito reducido.

Figura 4

Diagrama de la configuracin del cuarto circuito.

ab

Decabcdab

00000011

10001011

20010011

30011000

40100011

50101011

60110011

70111000

81000011

91001011

101010011

111011000

121100111

131101111

141110111

151111101

Tabla 4. Tabla de verdad del cuarto circuito.

EXPERIMENTO V: Reducir la siguiente funcin a su forma mnima, as como la tabla de verdad y el diagrama del circuito reducido.

Figura 5 Diagrama de la configuracin del circuito nmero cinco.

Decpqrs

000000000

100010000

200100111

300110111

401000111

501010111

601100000

701110000

810000000

910011001

1010100100

1110111101

1211000100

1311011101

1411100000

1511111001

Tabla 5. Tabla de verdad del circuito nmero cinco.

EXPERIMENTO VI: Obtener el circuito mnimo de las siguientes funciones.a) Obtener F1 utilizando producto de maxitrminos.

DecxyzF1F2

000001

100111

201000

301111

410011

510111

611000

711100

Tabla 6. Tabla de verdad de las funciones correspondientes al experimento seis, resaltando los maxitrminos en la funcin uno.

Figura 6

Diagrama configuracin de la primera funcin, obtenido por maxitrminos.

b) Obtener F2 utilizando suma de minitrminos.DecxyzF1F2

000001

100111

201000

301111

410011

510111

611000

711100

Tabla 6. Tabla de verdad de las funciones correspondientes al experimento seis, resaltando los minitrminos en la funcin dos.

Diagrama configuracin de la segunda funcin, obtenido por minitrminos.Figura 7

Conclusin: Una vez obtenido el circuito mnimo de las distintas funciones, ste demostr tener la misma tabla de verdad que la de la funcin original, al mismo tiempo, el nmero de compuertas se reduce y por ende el tamao del circuito. De la misma manera, al utilizar minitrminos o maxitrminos se logr llegar al circuito mnimo y comprobar que ste tambin cumple con la tabla de verdad la funcin original.

2