Autorizada la entrega del proyecto del alumno: Bruno ...la figura adjunta. Cabe destacar la...

Autorizada la entrega del proyecto del alumno:

Bruno Samaniego López.

EL DIRECTOR DEL PROYECTO

Jordi Catalán Morros

Fdo.: …………………… Fecha: ……/ ……/ ……

Vº Bº del Coordinador de Proyectos

Álvaro Sánchez Miralles

Fdo.: …………………… Fecha: ……/ ……/ ……

PROYECTO FIN DE CARRERA

MEDIDA EN CORRIENTE ALTERNA DE TEMPERATURAS CRIOGÉNICAS

CON ALTA PRECISIÓN PARA EQUIPOS ESPACIALES

AUTOR: SAMANIEGO LÓPEZ, BRUNO

MADRID, Junio de 2007

UNIVERSIDAD PONTIFICIA COMILLASESCUELA TÉCNICA SUPERIOR DE INGENIERÍA (ICAI)

INGENIERO INDUSTRIAL

Resumen

MEDIDA EN CORRIENTE ALTERNA DE TEMPERATURAS

CRIOGÉNICAS CON ALTA PRECISIÓN PARA EQUIPOS

ESPACIALES

Autor: Samaniego López, Bruno.

Director: Catalán Morros, Jordi.

Entidad Colaboradora: EADS – Astrium - CRISA

RESUMEN DEL PROYECTO

La tecnología espacial actual mide la temperatura en el espacio empleando

una corriente continua. Sin embargo, cuando se aproxima al cero absoluto, la

necesaria disminución de la corriente para evitar el autocalentamiento del sensor

se encuentra con el problema del ruido, llegando un límite en que la señal no es

interpretable.

La solución propuesta en este proyecto es la de emplear una corriente

alterna. Esto supone mejoras en dos aspectos: reducción del autocalentamiento,

empleando una señal sinusoidal de valor medio nulo, y mayor facilidad en el

tratamiento de la señal pudiendo trabajar en el dominio de la frecuencia. En este

proyecto, el diseño tendrá como objetivo obtener una corriente que atraviese el

sensor de valor 1uA con vistas a que en el futuro sea aún menor. Se realizó un

estudio para determinar la frecuencia de dicha sinusoidal, resultando 20 Hz como

la más adecuada para evitar problemas con el ruido.

Se pasó entonces a diseñar la arquitectura necesaria para disponer de una

señal de estas características. De cada etapa se ha obtenido su error teórico a fin

de vida en la medida a través de un WCA (Worst Case Analysis, un análisis de

peor caso) así como su implantación real en un circuito. Las etapas se muestran en

la figura adjunta. Cabe destacar la importancia de la fuente de corriente, la cual se

basa en una configuración Howland. La característica principal de esta fuente es

la estabilidad de la señal en torno a su valor medio nulo, ya que de forma

dinámica anula cualquier offset introducido por los operacionales de la misma,

fundamental para evitar el autocalentamiento o el recorte de la señal a la hora de

digitalizarla.

Posteriormente, se emplea un algoritmo de calibración que permite reducir

el error considerablemente. El algoritmo emplea el sistema de medida

ratiométrica, utilizando para medidas alternativas las resistencias de calibración.

Se consigue así que el error final sea del 0,05%, correspondiente al error de la

resistencia de calibración elegida.

Como desarrollos futuros, se plantean en el proyecto posibles vías de mejora

de la fuente de corriente así como una base para el tratamiento de la señal

obtenida, incluyendo filtros paso-banda y distintos algoritmos que permitan

obtener la temperatura medida con la mayor exactitud posible.

Abstract

HIGH PRECISION MEASUREMENT OF CRYOGENIC

TEMPERATURES WITH SENSORS USING ALTERNATING

CURRENT IN SPACE SHUTTLES

Current space technology measures temperature in outer space using direct

current. Nevertheless, when approaching temperatures near absolute zero, the

need to reduce current in order to avoid the sensor’s self-heating creates a

problem with undesired noise. It reaches a level in which the signal is no longer

interpretable.

The solution suggested in this project is to use alternating current. This

implies improvements in two aspects: self-heating reduction by using a sinusoidal

signal with no average value, and greater ease to treat signals, giving the

possibility of working in the frequency domain. In this project, the design’s

objective is to obtain a current of 1uA across the sensor, with the idea of further

reduction in the future. An analysis was done to determine the frequency of the

sinusoidal, obtaining 20 Hz as the most adequate one to avoid noise problems.

The next step was to design the architecture necessary to have a signal of

such characteristics in disposal. The final theoretical error in the measurement of

each stage was obtained using the WCA (Worst Case Analysis) as well as its real

implantation in a circuit. The stages are shown in the enclosed figure. The current

source is especially important and is based is Howlands´s configuration. The

source’s main characteristic is the stability of the signal around the zero-value,

since any offset introduced by its operationals is cancelled by itself dynamically.

This is fundamental to avoid the self-heating or the signal’s cutting off when

being digitalised.

Subsequently, a calibration algorithm which considerably reduces errors is

applied. The algorithm uses the ratiometric measuring system and some

calibration resistors for alternative measurements. Consequently, a final error of

only 0.05% is obtained, corresponding to the error of the calibration resistor

chosen.

In the project, possible ways of improving the source of current, as well as a

base of how to treat the signal obtained, are presented as future developments.

These include band-pass filters and different algorithms which allow temperatures

to be measured with the maximum possible accuracy.

Agradecimientos

A Jordi Catalán, director de este proyecto, por su paciencia y entrega a la hora de

enseñar y motivarme en esto de la electrónica espacial.

A Fernando 'Tato' García, tío y padrino, que me inició y me hizo descubrir la

pasión por el mundo de la electrónica cuando aún era un niño.

A mi familia, por su constante apoyo y todos los cafés preparados durante la

elaboración de este proyecto.

Entidades colaboradoras

Medida en corriente alterna de temperaturas criogénicas con alta precisión para equipos espaciales

Índice de contenidoResumen...................................................................................................................4Abstract....................................................................................................................7Agradecimientos...................................................................................................... 9Entidades colaboradoras.......................................................................................... 9 1 Introducción....................................................................................................... 15

1.1 Orígenes..................................................................................................... 15 1.2 Estudio de las tecnologías existentes......................................................... 18 1.3 Motivación del proyecto............................................................................ 19 1.4 Objetivos.................................................................................................... 20 1.5 Metodología y solución desarrollada......................................................... 21 1.6 Recursos y herramientas empleadas...........................................................22

2 Arquitectura....................................................................................................... 23 2.1 Descripción general....................................................................................23 2.2 Esquema detallado..................................................................................... 25

3 Descripción del diseño eléctrico........................................................................ 26 3.1 Generador de onda sinusoidal - DAC........................................................ 26

3.1.1 Divisor de tensión...............................................................................29 3.2 La fuente de corriente.................................................................................31

3.2.1 Introducción y necesidades................................................................ 31 3.2.1.1.1 Corriente de polarización de entrada y corriente de offset. 33 3.2.1.1.2 Tensión de Offset ..............................................................34 3.2.1.1.3 Efecto de las intensidades de polarización y de la tensión de offset................................................................................................... 35 3.2.1.1.4 Consumo............................................................................. 37 3.2.1.1.5 Elección del operacional: el OP-27A..................................38

3.2.2 La configuración Howland.................................................................38 3.2.3 Topología de la fuente de corriente empleada....................................42

3.2.3.1.1 Fuente A.............................................................................42 3.2.3.1.2 Fuente B............................................................................. 43 3.2.3.1.3 Comparación y elección.....................................................46

3.3 Sensor resistivo.......................................................................................... 48 3.3.1 Necesidades del sensor.......................................................................48 3.3.2 Tipos de sensores y fabricantes.......................................................... 48

3.3.2.1.1 Sensor de Rhodium-Iron..................................................... 51 3.3.2.1.2 Sensor Cernox.....................................................................52 3.3.2.1.3 Sensor de Germanio............................................................53 3.3.2.1.4 Sensor de óxido de Ruthenium........................................... 54 3.3.2.1.5 Conclusión y elección:........................................................54

3.4 Resistencias de calibración y multiplexores.............................................. 55 3.5 Filtro Paso-Bajo......................................................................................... 57 3.6 Amplificador de instrumentación...............................................................58

10

3.6.1 Breve introducción teórica................................................................. 59 3.6.2 Necesidades previstas.........................................................................61 3.6.3 Análisis de WC...................................................................................64

3.7 Convertidor A-D........................................................................................ 65 3.7.1 Tensiones necesarias.......................................................................... 67 3.7.2 Conexión de la entrada de la señal..................................................... 68 3.7.3 Conexión con los pines externos........................................................ 68

3.8 Otros aspectos del diseño........................................................................... 69 3.8.1 Filtro de alimentación.........................................................................69 3.8.2 Reloj del Convertidor ADC................................................................71

3.9 Error total................................................................................................... 72 3.10 Aspectos particulares para un futuro desarrollo.......................................73

4 Descripción del procesado de la señal............................................................... 75 4.1 Características de la señal.......................................................................... 75 4.2 Algoritmo de calibración........................................................................... 77

4.2.1 Teoría de la medida ratiométrica........................................................77 4.2.2 Algoritmo a emplear...........................................................................79

4.3 Tratamiento digital de la señal................................................................... 81 4.3.1 Filtrado digital de la señal.................................................................. 81 4.3.2 Algoritmo para la obtención final de la temperatura..........................82

5 Resultados y conclusiones................................................................................. 83Anexos................................................................................................................... 85

11


Índice de tablasTable 1: Valores de las resistencias del divisor de tensión....................................30Tabla 2: Datos de los parámetros más significativos para el OP-27A y el OP-400A.......................................................................................................................38Table 3: Comparación de la respuesta según la fuente empleada..........................47Tabla 4: Lista comparativa de Lakeshore de diferentes sensores de temperaturas criogénicas............................................................................................................. 49Tabla 5: Lista de sensores que pueden trabajar por debajo de 1K.........................50Table 6: WC de los multiplexores y el switch....................................................... 56Tabla 7: Valores de las resistencias empleadas en el Amplificador de Instrumentación..................................................................................................... 64Tabla 8: Resultados del WCA del amplificador de instrumentación.....................64Table 9: Descripción de la conexión de los pines del ADC 7809LP.....................66Tabla 10: Análisis de WC total..............................................................................73

12

Índice de ilustracionesIlustración 1: Dibujo del IRAS.............................................................................. 15Ilustración 2: Diagrama del ISO (Infrared Space Observatory) de la ESA, lanzado en 1995...................................................................................................................17Ilustración 3: Esquema general de las etapas necesarias....................................... 24Ilustración 4: Esquema detallado de las etapas y arquitectura necesarias para el dispositivo de medida............................................................................................ 25Ilustración 5: Esquema de conexión de la generación de la señal......................... 27Ilustración 6: Salida típica de un DAC con una entrada de impulsos....................28Ilustración 7: Circuito del divisor resistivo............................................................30Ilustración 8: Entrada y salida de la fuente de corriente........................................31Ilustración 9: Esquema de una fuente de corriente controlada por tensión........... 32Ilustración 10: Símbolo de Amplificador Operacional..........................................32Ilustración 11: Modelo de intensidades de un amplificador operacional real....... 34Ilustración 12: Modelo de tensión de offset en un amplificador operacional real.35Ilustración 13: Circuito básico a estudiar.............................................................. 35Ilustración 14: Circuito equivalente con amplificador ideal..................................36Ilustración 15: Configuración básica de Howland................................................39Ilustración 16: Primer caso de superposición, donde se anula v2......................... 39Illustration 17: Segundo caso de superposición, donde se anula v1......................40Ilustración 18: Fuente A........................................................................................ 43Ilustración 19: Fuente B.........................................................................................44Ilustración 20: Detalle de los condensadores de la Fuente B................................ 45Ilustración 21: Sensores de Rhodium-Iron............................................................ 51Ilustración 22: Valores típicos de resistencia........................................................ 51Ilustración 23: Valores típicos de sensibilidad...................................................... 51Ilustración 24: Sensores Cernox............................................................................ 52Ilustración 25: Valores típicos de resistencia........................................................ 52Ilustración 26: Valores típicos de sensibilidad...................................................... 52Ilustración 27: Sensores de Germanio................................................................... 53Ilustración 28: Valores típicos de resistencia........................................................ 53Ilustración 29: Valores típicos de sensibilidad...................................................... 53Ilustración 30: Sensor de óxido de Ruthenium......................................................54Ilustración 31: Valores típicos de resistencia........................................................ 54Ilustración 32: Valores típicos de sensibilidad...................................................... 54Ilustración 33: Conexión de los muxes y demuxes con las resistencias................55Ilustración 34: Esquema y conmutador equivalente de un multiplexor de 2 a 1... 55Ilustración 35: Esquema de funcionamiento de un switch de una entrada y una salida...................................................................................................................... 56Ilustración 36: Filtro RC Paso-Bajo.......................................................................57Ilustración 37: Diagramas de Bode del Filtro Paso Bajo según el modo.............. 58

13


Ilustración 38: Circuito de un amplificador de instrumentación........................... 59Ilustración 39: Modelo y pines de conexión del ADC7809...................................65Ilustración 40: Diseño de los divisores de tensión de 15V a 5V y 2,5V............... 67Ilustración 41: Detalle del divisor de tensión de 15V a 5V................................... 67Ilustración 42: Modo de conexión de la entrada bipolar ±5V............................... 68Ilustración 43: Conexión del ADC con los pines externos....................................69Ilustración 44: Vista superior del componente OP-27A........................................70Ilustración 45: Esquema de conexión del oscilador y los divisores de frecuencia 72Ilustración 46: Ruido blanco (densidad espectral de potencia de valor constante)............................................................................................................................... 76Ilustración 47: Ruido rosa (densidad espectral de potencia proporcional al inverso de la frecuencia).....................................................................................................76Ilustración 48: Ruido en función de la frecuencia de un OP-27A......................... 76Ilustración 49: Esquema de una medida ratiométrica estándar con dos referencias de un sensor resistivo.............................................................................................78Ilustración 50: Esquema del sensor y de los errores presentes.............................. 79Ilustración 51: Filtrado teórico.............................................................................. 81

14

1 Introducción

a primera pregunta que cabe hacerse al leer el título de este

proyecto es, en primer lugar qué es una temperatura criogénica, y

en segundo lugar, para qué es necesaria en equipos espaciales. Se

tratará de responder en esta introducción a través de ejemplos históricos, donde se

verán las tecnologías empleadas hasta ahora así como sus carencias. A

continuación, se definirán los objetivos de este proyecto, así como la metodología

seguida.

L 1.1 Orígenes

Generalmente denominamos temperatura criogénica a aquella que se

encuentra por debajo de la temperatura de ebullición del aire líquido (cercana a

los 80K), aunque según la XIII Conferencia del Instituto Internacional del Frío de

1971, dicha temperatura quedó fijada en 120K. Por tanto, siempre que hablemos

de temperaturas por debajo de 120K nos

estaremos refiriendo a temperaturas

criogénicas. Estas fueron descubiertas a

principios del siglo XX, cuando se

empezaron a comprimir gases como el

oxígeno y nitrógeno, los cuales se

encuentran a temperaturas criogénicas en

estado líquido[1], entonces se dieron cuenta Ilustración 1: Dibujo del IRAS


que los materiales de los recipientes mejoraban sus propiedades físicas

considerablemente.

En la década de 1970, astrónomos de todo el mundo comenzaron a

considerar la posibilidad de colocar un telescopio infrarrojo en un satélite en

órbita alrededor de la tierra. Dicho satélite estaría situado por encima de la

atmósfera y podría observar el cielo a las longitudes de onda del infrarrojo lejano,

difíciles de detectar desde la tierra, debido precisamente a la atmósfera[2].

Ya en 1977, Países Bajos, Estados Unidos y Gran Bretaña emprendieron un

proyecto de colaboración internacional para desarrollar el IRAS (Infrared

Astronomical Satellite)[3]. El equipo estadounidense fabricó el telescopio, los

detectores y el sistema de enfriamiento. Los británicos construyeron la estación de

rastreo terrestre del satélite y el centro del control. El equipo holandés tuvo a su

cargo la nave espacial, incluidos los ordenadores de a bordo y el sistema de

guiado.

La construcción de un telescopio infrarrojo espacial demanda mucho

esfuerzo. Después de muchos años de intenso trabajo y tras superar numerosas

complicaciones, el IRAS fue lanzado con éxito el 25 de enero de 1983. El

telescopio contenía un tanque térmico o dewar, con 440 litros de helio líquido y

62 detectores. Todo el telescopio fue enfriado a una temperatura de unos pocos

grados por encima del cero absoluto, para impedir que emitiera ondas infrarrojas e

interfiriese las observaciones. Un telescopio espacial debe estar más frío que los

objetos que debe observar. Y aquí es donde entran en juego las temperaturas

criogénicas dentro de los equipos espaciales, en la observación del espectro

infrarrojo a través de satélites. Pero ¿por qué un telescopio enfriado a pocos

grados por encima del cero absoluto aísla la medida de otras ondas infrarrojas?

16

Orígenes

Todo objeto emite radiación infrarroja, y la emisión depende de su

temperatura, siendo la emisión proporcional a la cuarta potencia de la

temperatura. Así pues, objetos muy fríos tienen su máximo de emisión a las

longitudes de onda infrarrojas. Para poder detectar esta radiación debemos de

enfriar el telescopio, tanto el espejo como los instrumentos científicos como los

sensores, a temperaturas inferiores a los objetos que estamos observando, y

protegerlos de la propia emisión infrarroja de los otros elementos que conforman

el satélite como pueden ser baterías o sistemas de control.

Cuando los detectores se encuentran en el espacio el problema se complica,

sobre todo el método a utilizar para lograr esas temperaturas tan bajas, y además

sobre cuánto tiempo se pueden mantener esas condiciones.

Es cierto que en el espacio profundo, lejos de la radiación estelar, la

temperatura de un cuerpo alcanzaría una temperatura del orden de 3 K, la

temperatura de radiación del fondo cósmico. Pero en órbitas en las cercanías de la

Tierra existen diferentes fuentes de radiación, como son la propia Tierra, el Sol, y

la Luna, que contribuyen a aumentar la temperatura del satélite. El desafío

tecnológico es alcanzar la temperatura mas baja posible y conservarla, para lo

cual hay varios mecanismos posibles.

Para enfriar en el espacio se dispone de tres opciones. Una es por

17

Ilustración 2: Diagrama del ISO (Infrared Space Observatory) de la ESA, lanzado en 1995


enfriamiento pasivo, utilizando radiadores para que envién radiación al espacio,

pero esto limita la temperatura a alrededor de 80 a 100 K, dependiendo de la

posición.

Una segunda opción para lograr enfriar la instrumentación de un satélite

dedicado a observaciones infrarrojas, es utilizar un dispositivo mecánico, que

mantenga la temperatura baja y constante. En esencia, una idea similar al motor

de una nevera. Sin embargo, esta solución requiere un sistema confiable que

funcione en un ambiente en el cual no es posible una reparación fácil en caso de

un problema mecánico. Un dispositivo enfriado, conocido como "cryocooler",

actúa en un circuito termodinámicamente cerrado que bombea calor de un medio

frío a un medio caliente. Aunque estos refrigeradores son comunes en laboratorios

y plantas industriales, esta tecnología todavía no está desarrollada lo suficiente

para trabajar con alta fiabilidad en el espacio, es decir, su vida media antes de un

fallo es relativamente corta.

Finalmente queda la opción de llevar directamente el refrigerante al espacio,

manteniéndolo durante un largo tiempo en un recipiente para evitar su

evaporación. Dicho refrigerante será un material, como no, criogénico. Depende

de la temperatura que se quiere obtener se empleará uno u otro material. El

nitrógeno puede enfriar a 77 K, el hidrógeno líquido a 20 K, mientras que el Helio

3 superfluido puede alcanzar los 2 K.

La primera misión que llevó un telescopio enfriado criogénicamente al

espacio fue como hemos visto, el IRAS, que utilizó como refrigerante helio

líquido, con lo que la temperatura de los detectores alcanzaba los alrededores de

-200 C. Cuando años después el satélite ISO (ver Ilustración 2) fue lanzado al

espacio, llevaba como refrigerante helio superfluido.[4]

1.2 Estudio de las tecnologías existentes

Ya se ha explicado el por qué de la utilización de dichas temperaturas en

equipos espaciales. Y como uno de los requisitos imprescindibles es el

mantenimiento de la temperatura del telescopio. Necesitaremos de un buen

18

Estudio de las tecnologías existentes

sistema de medida para controlar su evolución y actuar en consecuencia. El

sistema empleado hasta ahora es el de cualquier sensor de temperatura

electrónico: se hace circular una corriente por una resistencia y se mide la caída

de tensión en sus bornes, ya que la resistencia es función de la temperatura. En la

mayoría de los metales aumenta su resistencia al aumentar la temperatura, por el

contrario, en otros elementos, como el carbono o el germanio la resistencia

disminuye[5].

Sin embargo, se sabe también que al pasar una corriente a través de una

resistencia se genera un calor proporcional a la resistencia y al cuadrado de la

intensidad. Es el conocido efecto Joule. A temperatura ambiente no existe mayor

problema, sin embargo cuando se baja a la cercanía del cero absoluto el calor

generado en el sensor puede falsear la medida, por lo que es necesario disminuir

la corriente que atraviesa la resistencia.

Las tecnologías actuales hacen circular una corriente continua por sensores

de alta precisión, su alcance depende de lo que se consiga disminuir la intensidad.

Pero existe un límite y es el de la práctica desaparición de la señal, o mejor dicho

de su confusión con el ruido existente.

1.3 Motivación del proyecto

La NASA publicó recientemente diez invenciones aprobadas por un comité

de expertos para aplicar al desarrollo del futuro telescopio James Webb. En la

noticia del 2 de febrero de 2007, los sensores infrarrojos o los espejos criogénicos

ligeros figuran entre esas diez propuestas aceptadas. Se requiere pues un avance

en la precisión de medidas de temperaturas criogénicas para equipos

espaciales.[6]

Como primera idea, ya que no parece razonable reducir aún más la corriente

continua, se plantea mejorar los sensores empleados. Sin embargo, la exigencia

espacial va más allá de las prestaciones a la hora de la medida, sino que requieren

largos periodos de vida y sobre todo fiabilidad. Los componentes espaciales no

avanzan a la misma velocidad que los comerciales de tierra.

19


Una segunda idea sería la de emplear pulsos en vez de una corriente

continua. Ya que el origen del calentamiento es la corriente pasando durante un

cierto tiempo, la reducción de dicho tiempo reducirá la potencia emitida y por

tanto la probabilidad de falsear la medida. Sin embargo, existen asociados una

serie de problemas. El primero sería la imposibilidad de obtener una medida

continua de la temperatura, quedando limitada al tiempo entre pulsos, el cual no

podría ser demasiado pequeño para evitar el calentamiento. El segundo, y quizás

más crítico correspondería a la potencia instantánea disipada en el sensor, que,

para leer la medida, podría sobrepasar los límites permitidos, quemando así el

sensor resistivo. Por último, se desconoce cómo reaccionará el sensor a cambios

bruscos de corriente, y si diversos transitorios, provocados por el pulso, pueden

alterar la señal, requiriendo un aumento del ancho de pulso, imposible si se quiere

mantener baja la potencia. Así pues, se puede descartar nuevamente este idea.

Si no se puede modificar el sensor, pero parece sensato modificar la

corriente continua en pulsos, la siguiente idea sería la de emplear una señal que no

fuera continua y que redujera el calentamiento, pero que fuera constante en el

tiempo. Surge entonces la idea de emplear una señal alterna, sinusoidal para ser

más exacto[7]. Esta señal, de nivel medio nulo reduce considerablemente el calor

producido por efecto Joule, así como brindar una nueva forma de tratar la señal

medida: en frecuencia.

Esta idea se basa en un artículo publicado por el IEEE en 1990 titulado

High Precision, Rapid Readout of Cryogenic Temperature Sensors in the Space

Shuttle Environment, escrito por Christopher E. Woodhouse.

Se escoge pues esta última idea para desarrollarla y poder obtener una

nueva tecnología para la medida de temperaturas criogénicas con alta precisión.

1.4 Objetivos

Los objetivos que se plantean para este proyecto son simples, se pretende

estudiar y desarrollar la tecnología descrita como comienzo de un proyecto de

varios años de duración. Concretamente los objetivos serán:

20

Objetivos

Desarrollar una nueva tecnología que permita llegar a medidas de

alta precisión a temperaturas criogénicas con una corriente de 1uA.

Plantear distintas posibilidades o vías para seguir disminuyendo la

corriente sin perder precisión.

Se considerarán cumplidos los objetivos si al final de este proyecto se

dispone de un dispositivo real que permita obtener medidas con la intensidad

mencionada y se ha avanzado lo suficiente en el desarrollo de futuras vías de

investigación.

1.5 Metodología y solución desarrollada

El proyecto se ha estructurado en tres etapas independientes para conseguir

desarrollar la solución propuesta:

1. Documentación: ha implicado el estudio de las tecnologías actuales,

el desarrollo del artículo antes mencionado y la planificación de las etapas

necesarias en la arquitectura para poder cumplir el primer objetivo. Así

mismo, se han ampliado conocimientos de electrónica así como las

diferencias en cuanto a la electrónica comercial, ya que la espacial posee

unos requisitos propios más exigentes y una metodología particular.

2. Desarrollo de la arquitectura: En base a lo estudiado en la primera

parte, se desarrollará una arquitectura con todas las etapas necesarias para

lograr emular el sensor que estará en el satélite. Todos los diseños han

sido previstos para su implementación real futura.

3. Desarrollo del procesado de la señal: en paralelo al diseño de la

electrónica necesaria ha ido el diseño del tratamiento de la señal, desde el

algoritmo de calibración necesario para la eliminación de errores al uso de

filtros y otros algoritmos para obtener la medida.

21


1.6 Recursos y herramientas empleadas

En el proyecto se han empleado para cumplir las etapas antes descritas:

Documentación de Bibliotecas e Internet: como se puede apreciar en

la bibliografía al final de este proyecto, es mucha la documentación

recogida, sobre todo de bibliotecas en cuanto a desarrollos teóricos se

refiere y más de fuentes de internet cuando de tecnologías más recientes se

trataba.

Documentación propia de la empresa CRISA: todos los

componentes empleados han sido elegidos en base a los utilizados

habitualmente por la empresa. Por ello, las hojas de características anexas

al final han sido extraídas de la base de datos de CRISA.

Laboratorios de la empresa CRISA: no han sido empleados ya que la

tarjeta diseñada no ha podido estar lista por diversos motivos para las

fechas previstas inicialmente.

Recursos informáticos como OrCAD y MATLAB: el primero ha

sido empleado durante una gran parte del proyecto para la confección de

la arquitectura y sus pruebas y simulaciones, así como en la elaboración de

los WCA (Worst Case Analysis: análisis del caso más desfavorable). El

segundo, Matlab, ha ayudado en la simulación del procesado de la señal

mediante filtros y algoritmos. Otros programas como OpenOffice o

Microsoft Visio han sido utilizados para la redacción de esta memoria y

para el trazado de los planos anexos.

22

2 Arquitectura

l desarrollo de una nueva tecnología para la medida de precisión

con corriente alterna requerirá en un primer momento obviamente

de un soporte físico. Si bien la parte del tratamiento de la señal de

forma digital será clave para validar este modelo, no será menos la parte de

generación y medida de la señal. De la precisión y fiabilidad del equipo dependerá

la precisión final que se logre en la medida.

EYa se ha estudiado de forma superficial el principio de funcionamiento del

sensor, pero ahora se necesita conocer las necesidades específicas de la

arquitectura para poder desarrollar las correspondientes etapas necesarias que se

detallarán en el siguiente capítulo. En un primer apartado se justificarán las etapas

elegidas para continuar con un esquema general en el que se podrá observar en un

solo diagrama la arquitectura completa.

2.1 Descripción general

Para ver qué etapas son necesarias se seguirá un recorrido intuitivo que

permita entender la elección de cada una de ellas. Obviamente lo primero a

realizar será generar la señal que posteriormente atravesará el sensor, para ello se

empleará un generador de onda sinusoidal, del que posteriormente se darán más

detalles.

La importancia de esta nueva tecnología radica en el reducido valor de la

corriente que se envía al sensor resistivo, de ahí la relevancia de controlar dicha


corriente. La tensión de salida del generador será la que controle la corriente que

atraviese el sensor. El objetivo a largo plazo del proyecto consiste en reducir todo

lo posible la corriente que circula por el sensor, por lo que resultará útil disponer

de un divisor de tensión que permita alcanzar intensidades más bajas aún que la

de 1 μA alcanzada en este trabajo.

La siguiente etapa consiste ya en mandar la corriente al sensor propiamente

dicho, pero como se verá más adelante, se reducirá considerablemente el error de

medida empleando unas resistencias de calibración situadas en paralelo con el

sensor en cuestión, por lo que se necesitan unos multiplexores que permitan

controlar a qué resistencia se envía la corriente.

Este sencillo diseño basta para obtener el equipo que comanda la corriente

al sensor. Ahora resta la parte destinada a la obtención de la medida. Obviamente

se requerirá de nuevo el uso de demultiplexores que permitan leer la resistencia

deseada. La señal será débil y contendrá mucho ruido, por lo que su conversión

directa a digital no permitirá una medida fiable. Se amplificará pues mediante un

amplificador de instrumentación, precedido de un filtro paso-bajo que permita

eliminar el ruido de alta frecuencia que pudiera acoplarse a la hora de muestrear

la señal.

24

Ilustración 3: Esquema general de las etapas necesarias

Descripción general

Tan sólo resta ya muestrear la señal mediante un convertidor Analógico-

Digital (DAC) para su posterior procesado. El ciclo completo se resume en la

Ilustración 3.Para detallar más cada etapa y adelantar lo que será el capítulo

siguiente, se elabora el esquema general presentado en la página siguiente, que

será empleado como el referente de todo el proyecto.

2.2 Esquema detallado

25

Ilustración 4: Esquema detallado de las etapas y arquitectura necesarias para el dispositivo de medida

3 Descripción del diseño eléctrico

n los capítulos anteriores se han descrito las características del

método de medida así como las diferentes etapas que incluye. Sin

embargo, la descripción se quedó únicamente en la enumeración y

justificación de las utilidades de las etapas, faltando el desarrollo de cada una de

ellas, especificando sus peculiaridades y aclarando los motivos que han

desembocado en los diseños finales.

EEste capítulo trata de resolver esto, siguiendo etapa por etapa el

funcionamiento del sistema de medida, especificando su constitución y

componentes. Además se incluyen breves anotaciones teóricas cuando se creen

necesarias para la perfecta comprensión del lector.

3.1 Generador de onda sinusoidal - DAC

Si bien desde el primer momento se valora la posibilidad de emplear un

generador analógico de onda sinusoidal, compuesto únicamente por unos cuantos

condensadores, operacionales y resistencias, ésta se desecha debido a su

complejidad y poca versatilidad para posibles mejoras futuras, así como a su

elevada tensión de offset a la salida. Se opta pues por una generación digital, que

nos permita realizar de forma sencilla modificaciones posteriores, pero que no

está exenta de limitaciones que deberemos tener en cuenta.

El análisis realizado en este proyecto se centra en la parte analógica y en el

tratamiento de la señal, dejando la adaptación digital para el equipo de vuelo para

Generador de onda sinusoidal - DAC

proyectos posteriores. Por ello en este documento se describe brevemente el

funcionamiento del generador, ya que en este caso procederá de una tarjeta

conectada a un PC, aunque se haya incluido en el esquema del capítulo anterior

(Ilustración 4).

Sin embargo, sí se pueden comentar a grandes rasgos que los componentes

básicos serán un reloj, una memoria con los valores de la sinusoidal y un

convertidor Digital – Analógico (en adelante DAC) (ver Ilustración 5) que será de

12 bits por ser el de mayor resolución existente en el mercado para uso espacial.

Con esto se pueden determinar importantes parámetros que permitirán reflejar

fielmente su comportamiento en la simulación y validación del proyecto. Para

obtenerlos, se estudiará muy brevemente el funcionamiento de un DAC.

Un convertidor digital a analógico es un dispositivo que convierte un código

digital (normalmente código binario) en una señal analógica (corriente, tensión o

carga eléctrica). Normalmente sólo trabaja con señales codificadas en modulación

por impulsos modificados (PCM – Pulse-Code Modulation).

27

Ilustración 5: Esquema de conexión de la generación de la señal


Un reloj externo marcará la frecuencia de actualización del DAC, y la

cantidad de bits del convertidor limitará su resolución, es decir, en cuántas

muestras puede dividir la señal que se va a convertir. En la Ilustración 6 se

observa la poca resolución del DAC en la burda aproximación de la señal

obtenida (en rojo).

El DAC empleado será el AD565A, que como ya se ha dicho es de 12 bits e

incorpora los últimos avances en cuanto a diseño de circuitos analógicos se refiere

para conseguir altas velocidades a un bajo coste. Se empleará la conexión bipolar,

con un rango de salida de ±5V.

La entrada del DAC debe estar conectada a un reloj que oscile a la

frecuencia necesaria. Para calcularla habrá que tener en cuenta la señal de salida y

las características del DAC.

Como indica la hoja de características, el rango de salida del DAC es de

±5V, pero por seguridad y para evitar que la señal de salida pueda verse

recortada, se limitará a ±4V. Por ello, el rango de tensión útil se limita a 8V. Se

tienen: 212=4096 LSB en los 10 voltios de salida, al limitarlos por seguridad,

se convierten en:

Se busca una señal de 20 Hz, es decir de periodo 0,05 s. Al ser una señal

sinusoidal y con valor medio nulo, los valores que toma son los mismos a la

28

Ilustración 6: Salida típica de un DAC con una entrada de impulsos

212⋅ 810

=3277 LSB


subida y a la bajada, por lo que en medio periodo se dispone de todos los valores

necesarios para trazar la señal. Con esto se puede decir que en ese semiperíodo se

deben emplear todos los LSB disponibles, para conseguir la máxima resolución.

Por ello, la frecuencia del reloj debe ser:

Con esto estarían fijados los parámetros necesarios para poder simular

fielmente el generador que se emplee.

3.1.1 Divisor de tensión

Según se ha especificado, en un primer momento la generación de la señal

se realizará mediante una tarjeta de adquisición de datos con salidas analógicas.

Por ello, la primera etapa dispuesta en la placa será la que permita elegir entre la

corriente de 1uA y de 100nA. Será el divisor de tensión.

El divisor será resistivo y empleará unas resistencias RNC90, empleadas en

el espacio debido a su fiabilidad y alta precisión. Irá seguido de un amplificador

operacional OP-27A configurado como buffer para evitar fugas de corriente,

disponiendo así de una perfecta fuente de tensión.

Como el objetivo es dividir entre un factor de diez la tensión de entrada, se

emplean una resistencia R1 de 9 K y una R3 de 1 K.

R2 y R4 se utilizan para disminuir el error introducido por la Ibias. Para ello,

dos jumpers se emplean para comandar cuando se necesite una corriente de

100nA, ya que se conecta entonces el paralelo de 1K y de 9K en ambas entradas

del operacional. Resultan pues los siguientes valores:

29

t DAC=t sin /2LSB

=7,629us

f DAC=1

t DAC=131,08kHz


R1 9 K

R2 9 K

R3 1 K

R4 1 K

Table 1: Valores de las resistencias del divisor de tensión

El divisor tendrá pues dos posiciones:

Para obtener 1uA: ambos jumpers estarán desconectados. Será un

simple seguidor que adapte la entrada de la señal a la fuente de corriente.

Para obtener 100 nA: se conectarán los jumpers y será un divisor de

tensión de ganancia 0,1.

Como en cualquier circuito destinado a funcionar en el espacio, se debe

realizar un estudio de sus características que puedan influir de forma negativa en

su funcionamiento. Este análisis se denomina de peor caso (en adelante WCA:

Worst Case Analysis) y trata de prever el error máximo que se dará en tres casos:

a comienzo de vida (BOL: Begin Of Life), a comienzo de vida incluyendo la

influencia de la temperatura (BOL+T) y a fin de vida (EOL: End Of Life). La

metodología empleada para realizar dichos análisis se ha obtenido de la

documentación propia de CRISA así como algunas pautas fijadas por la ECSS

30

Ilustración 7: Circuito del divisor resistivo


(European Cooperation for Space Standardization).

Resultados del WC del divisor de tensión:

Para ver en detalle el desarrollo del WC, ver el apartado de Anexos.

Error en modo seguidor de offset previo a la calibración:

Error en modo divisor de tensión:

3.2 La fuente de corriente

3.2.1 Introducción y necesidades

Dentro de la arquitectura del sensor una de las partes más importantes es la

generación de la onda de corriente sinusoidal. Esta se realiza a través de la tensión

sinusoidal obtenida, y el resultado es una corriente de misma frecuencia y de

valor no superior a 1μA, controlada por la tensión antes mencionada.

Uno de los parámetros a tener más en cuenta a la hora de diseñar la fuente

será el tener una tensión de modo común nula o casi nula. Con ello se evita el

autocalentamiento del sensor debido a la componente continua, a la vez que se

31

Suma aritmética: 0,0073 0,0510 0,0573Suma cuadrática: 0,0064 0,0454 0,0506

Ilustración 8: Entrada y salida de la fuente de corriente

Error total incluyendo el error de offsetError BOL(%) Error BOL+Tª(%) Error EOL(%)


Error total tras calibración de offsetError BOL(%) Error BOL+Tª(%) Error EOL(%)



garantiza la precisión de la medida ya que la amplificación posterior de la señal es

elevada, con lo que una desviación mínima en la fuente podría ser crucial a la

salida de la etapa de amplificación.

Para ello es preciso conocer el comportamiento de los diferentes circuitos,

ya que se pueden autorregular de forma que anulen dichas componentes. A

continuación se detallan con mayor precisión los requisitos.[8]

Los componentes electrónicos a usar

serán tan básicos como resistencias,

condensadores y operacionales. En este

último caso, es donde aparecen las mayores

complicaciones a la hora de diseñar un

circuito u otro.

Los amplificadores operacionales poseen dos entradas y una salida.

Podemos definir dos tensiones diferentes: de entrada en modo diferencial (Vd) y

modo común (Vc) en función de las entradas Vp y Vn.:[9]

La tensión de salida se expresa como:

Donde Ad es la ganancia en modo diferencial, que viene dada en la hoja de

características del operacional. Ac es la ganancia en modo común, pero no se

32

V o=Ad ·V dAc ·V c

V d=V p−V n

V c=V pV n

2

Ilustración 9: Esquema de una fuente de corriente controlada por tensión

Ilustración 10: Símbolo de Amplificador Operacional

La fuente de corriente

indica directamente, sino a través del CMRR (Common-Mode Rejection Ratio)

definido como:

Este determina cuánto se amplifica la señal diferencial respecto a la

amplificación de la señal modo común. Si el CMRR es grande (en el caso ideal,

sería infinito), la señal de interés se amplificará mucho más que la señal modo

común, algo buscado en cualquier circuito de tratamiento de señales.

3.2.1.1.1 Corriente de polarización de entrada y corriente de offset

En el caso ideal de un operacional, las corrientes de entrada son nulas, pero

en realidad no son tales. Los amplificadores requieren para operar una intensidad

de polarización a través de los terminales de entrada. Esta intensidad es continua e

independiente de la tensión de entrada.

Las corrientes de polarización de un amplificador por los terminales

inversor y no inversor son prácticamente iguales, y sólo difieren en una pequeña

fracción. Por ello, los fabricantes las representan en función de la componente

común que denominan corriente de polarización de entrada IB (input bias current)

y su diferencia corriente de offset de entrada IOS (input offset current):

Podemos generar pues un modelo de operacional que tenga en cuenta dichas

corrientes, sería el siguiente:

33

I B=I pI n

2e I OS= I p−I n

CMRR=Ad

Acó CMRR dB=20 · log

Ad

Ac


3.2.1.1.2 Tensión de Offset

La tensión de offset es la diferencia de tensión que aparece entre las

entradas del amplificador. Como hemos visto en el caso del modo común, su

valor a la salida del operacional dependerá de la ganancia. Este efecto se debe a

las corrientes de entrada y disimetrías de la etapa diferencial. El modelo de este

comportamiento se realiza a través del parámetro indicado en la hoja de

características: VOS (input offset voltage). Dicho voltaje será el que habrá a la

salida si hay realimentación negativa y la entrada no inversora está a masa. Otro

modelo como el del apartado anterior puede ser empleado:

34

Ilustración 11: Modelo de intensidades de un amplificador operacional real


3.2.1.1.3 Efecto de las intensidades de polarización y de la tensión de offset

Ahora estudiaremos los efectos en un circuito simple con un operacional de

los parámetros estudiados hasta ahora y de las distintas formas de reducirlos. El

circuito a estudiar será:

Ahora sustituimos el operacional real de la figura por uno ideal incluyendo

las tensiones de offset y las corrientes de polarización:

35

Ilustración 12: Modelo de tensión de offset en un amplificador operacional real.

Ilustración 13: Circuito básico a estudiar


Podemos aplicar la superposición para hallar la relación con los parámetros.

Empezamos cortocircuitando la fuente de tensión equivalente. Tenemos pues las

siguientes ecuaciones:

Al considerar el amplificador ideal, podemos emplear la teoría del corto

virtual:

Estas corrientes, a pesar de ser muy pequeñas (en el orden de nano o micro

amperios) producen pues una caída de tensión en cualquier resistencia que

coloquemos en las entradas. Observemos que si igualamos Req y R3, es decir las

resistencias que se ven en cada entrada del amplificador obtenemos:

36

V =−I b1 · R3

V =−Req I b2−V o

R2 donde R eq=R1 · R2

R1R2

−I b1 · R3=−Req I b2−V o

R2

V o=1R2

R1 I b2 · Req−I b1 · R3

Ilustración 14: Circuito equivalente con amplificador ideal


Por tanto, la corriente de bias deja de influir, y sólo influye la intensidad de

offset. Dicha intensidad es, por norma general de un orden de magnitud inferior

que la intensidad de polarización, por lo que el efecto se reduce

considerablemente.

Se abren a continuación las fuentes de corriente, queda pues únicamente la

fuente de tensión de offset. Las ecuaciones ahora serán:

V =V OS

V =V o R1

R1R2 Y por tanto:

V o=V OS1R2

R1

Lo que significa que la tensión de offset solamente se ve influida por la

ganancia de la etapa. Por tanto esta característica depende únicamente del diseño

elegido. Para eliminar dicho efecto, ciertos operacionales ofrecen circuitos

específicos de compensación de los offsets, como el offset null (unos pines del

propio amplificador que compensan las tensiones de offset). Cuando no poseen un

mecanismo como este, se pueden añadir elementos externos que realicen su

cancelación.

3.2.1.1.4 Consumo

Cualquier configuración que elijamos empleará resistencias y operacionales.

Debido a las duras condiciones del espacio, se deberá optimizar al máximo el

circuito con el fin de tener el mínimo número de operacionales y con menor

consumo para reducir todo lo posible el consumo global.

37

Si R3=Req ,

V o=1R2

R1 Req· I b2− I b1=1R2

R1 Req · I OS


3.2.1.1.5 Elección del operacional: el OP-27A

En aplicaciones como estas, los operacionales más usados son el OP-27A y

el OP-400A. La elección de uno u otro dependerá de los parámetros antes

descritos, por tanto, a través de una tabla comparativa con datos de las hojas de

características se obtiene:

OP-27A OP-400A

Ios (nA) 15 0,1

Voff (μV) 10 40

Ib (nA) 20 1,3

CMRR (dB) 122 130

Input Noise Voltage (μV p-p) 0,08 0,5

Tabla 2: Datos de los parámetros más significativos para el OP-27A y el OP-400A

Como se puede observar en la Tabla 1, a pesar de tener mejores valores de

CMRR, y de corrientes de polarización, el OP-400A introduce seis veces más

ruido y cuatro veces más tensión de offset que el OP-27A. Al trabajar en un

circuito de alta precisión, y con corrientes tan bajas, el factor ruido se convierte en

decisivo, por lo que finalmente, a pesar de otros defectos, se opta por el OP-27A

para el circuito.

3.2.2 La configuración Howland

El circuito de Howland es la configuración más típica para diseñar una

fuente de intensidad controlada por tensión con capacidad de ser suministrada a

una carga con un terminal a tierra. En este caso, la carga será flotante ya que

como se verá permite reducir de forma notoria el modo común en la tensión de

salida. La configuración básica de este circuito es la que se muestra en la figura:

38


El objetivo es obtener la corriente de salida y comprobar que no depende de

la carga, y que es controlada por la tensión de entrada. Para resolver el sistema, se

aplica superposición:

Se anula v2: sea v la tensión en la entrada del amplificador operacional.

39

Ilustración 15: Configuración básica de Howland

Ilustración 16: Primer caso de superposición, donde se anula v2


Ecuaciones del circuito:

Juntando ambas ecuaciones:

Se anula v1:

Ecuaciones del circuito:

40

i o=vo−vL

R5

v L−vR2

=v−v1

R1

v=voR3

R3R4

v L=vo R3

R3R41

R2

R1−v1

R2

R1

v2−vR3

=v−vo

R4

v=vLR1

R1R2

Illustration 17: Segundo caso de superposición, donde se anula v1


Juntando ambas ecuaciones:

v2=v L

R1

R1R2 1R3

R4 −vo

R3

R4

v L=v2voR3

R4 R1R2

R1

R4

R3R4

Aplicando superposición, nos queda:

Si ahora se igualan ciertas relaciones entre resistencias de la siguiente

forma:

Entonces se simplifica la anterior expresión de la siguiente forma:

Lo que da una expresión de la intensidad de salida:

Se confirma de esta forma que la intensidad de la salida no depende de la

carga ZL, sino únicamente de la tensión de entrada, de la ganancia de la etapa y de

una resistencia de referencia R5 que puede regular dicha intensidad. Se ve pues

que dicha configuración es válida para la fuente de corriente, por ello, se

estudiarán a continuación dos topologías basadas en dicha configuración.

Para finalizar, se puede observar de forma más intuitiva cómo una variación

de la carga no afecta a la corriente de salida (para simplificar, se supondrá v1=0,

lo que será cierto en el futuro desarrollo): si ZL aumenta de repente, disminuirán I0

y vL y por tanto la tensión que el buffer transmite al terminal positivo del

41

v L=voR3

2R1R22

R12R3R4

2−v1R2

R1v2

R1R2

R1

R4

R3R4

v L=voR2

R1v2−v1

io=vo−v L

R5= 1

R5vo−v o−

R2

R1v2−v1

io=R2

R1 ·R5v1−v2

R2

R1=

R4

R3


amplificador. Al ser v2 constante y al haber descendido también la tensión en el

terminal negativo, aumentará la corriente que pase por R3, y por tanto la corriente

que llega a la carga, hasta alcanzar el valor anterior.

3.2.3 Topología de la fuente de corriente empleada

Pese a saber que se empleará la configuración de Howland en la fuente de

corriente, aún queda saber cómo se implementará para una carga flotante que

permita una autorregulación para la anulación del modo común. Tras una

búsqueda y estudio de diferentes topologías, las dos que mejor satisfacen los

requisitos son la descrita en el artículo de Woodhouse en que se basa el proyecto

y que llamaremos Fuente A y la empleada en un instrumento de medida similar

para tierra que denominaremos Fuente B. Se estudiarán a continuación ambas de

forma breve, para poder compararlas y estudiar más en profundidad la finalmente

elegida.

3.2.3.1.1 Fuente A

La ilustración muestra el esquema a emplear. Se puede separar en unos

grandes bloques que explican el funcionamiento básico de la fuente comandada

por tensión. Existen dos fuentes configuradas según Howland y un restador que

tomará el modo común de la entrada y las posibles alteraciones en la carga para

compensarlas a la entrada.

Las dos configuraciones de Howland están ligeramente modificadas, ya que

la realimentación al primer operacional se hace directamente a la entrada

negativa, en vez de a la positiva, como se vio anteriormente. La entrada de la

configuración situada en la parte inferior está invertida, lo que hace que cada una

comande la mitad de la corriente de la salida, una de forma positiva y otra de

forma negativa.

La anulación del modo común se realiza mediante un restador. Al estar una

42


de las dos señales invertidas, las componentes diferenciales se anulan, quedando

únicamente el modo común, que introducido de forma realimentada y negativa

junto con In hace que esta se anule.

Todas las resistencias son idénticas, garantizando así ganancias unidad.

Únicamente tres resistencias son responsables de la corriente de salida: la

denominada como Current Set, que fija la ganancia de la configuración de la

forma V =V i ·RCurrentSet

R1=V i ·0,005 (tomando como valores RcurrentSet=500 y

R1=100K); y las de referencia, que fijan la corriente de la salida

io=V

R ref=

V i ·0,0520K

A (tomando Rref=20K). Es decir, si la entrada tiene una

amplitud de 4V, obtenemos a la salida 1uA, como pretendíamos.

3.2.3.1.2 Fuente B

En este caso, si bien la idea principal es la misma, existen notables

diferencias, sobre todo en lo que se refiere a la eliminación del modo común. Se

pasa a detallar su funcionamiento y justificar la elección de los valores más

43

Ilustración 18: Fuente A


representativos.

De nuevo se pueden ver tres grandes bloques, las dos fuentes de Howland y

la parte que elimina el modo común. Sin embargo la entrada de la configuración

inferior no se toma de la salida del primer operacional sino que se introduce una

etapa inversora únicamente para este fin. Ambas garantizan la independencia de

la corriente según la carga, empleando el sistema explicado en el apartado

anterior. Las resistencias que comandan la salida son las mismas, en este caso las

numeradas como 10 y 11. En este caso, se disponen en paralelo otra resistencia

con un jumper para permitir modificar la corriente según la necesidad. De la

misma manera, se eligen las resistencias clave para obtener 1 uA a la salida: la

ganancia de voltaje será V=V i ·R16

R18=V i · 0,1 (tomando R16=2K y R18=20K) y la

44

Ilustración 19: Fuente B


corriente quedará io=VR10

=V i ·0,1400K

A (tomando R10=400K). Es decir, si la

entrada tiene una amplitud de 4V, obtenemos a la salida 1uA, como pretendíamos.

La eliminación del modo común no se realiza mediante un restador sino con

un integrador. Las resistencias 27 y 28 alimentan el inversor desde la salida de los

búfferes 2 y 4. La salida del integrador 8 puede escribirse como

Out8=R24

R27Out 2Out4 siendo 27 y 28 de igual valor. Out8 es proporcional al

modo común presente en la carga ya que las componentes diferenciales se anulan

entre sí. Esta salida es la entrada no invertida de 6 y 7, que a su vez hacen que 1 y

3 se desplacen en el sentido opuesto del modo común, anulándolo.

Es importante pararse un momento a ver los condensadores de los que

dispone la topología, por su importancia en la respuesta en frecuencia. Los

numerados como 30 y 31 forman sendos filtros paso-bajo junto con las

resistencias 22 y 23 respectivamente. En este proyecto, se emplea una sinusoidal

45

Ilustración 20: Detalle de los condensadores de la Fuente B


de frecuencia 20 Hz (ver Capítulo 4) por lo que interesa que el modo común que

sale del integrador no contenga esta frecuencia. Por tanto, la frecuencia de corte

del filtro debe estar por debajo de los 20Hz. En este caso, se emplean una

resistencia de 100K y un condensador de 1 uF, dando por tanto una frecuencia de

corte de 1,6 Hz. La corriente continua que como se ve podría pasar por el filtro es

anulada por la propia topología de la fuente, como ya se ha visto.

Por último, los condensadores 32, 33 y 34 proporcionan estabilidad

filtrando las altas frecuencias en torno al amplificador inversor 8.

3.2.3.1.3 Comparación y elecciónA simple vista no es posible elegir entre las dos topologías la más adecuada,

por ello se recurre a la simulación. Se introducen ambos circuitos en Pspice y

se aplica la misma señal de entrada, ajustando las ganancias en cada caso para

tener una salida de 1uA, obteniendo los siguientes resultados:

46


Fuente A:

Entrada Salida Entrada Salida

Valor pico-pico 8V 1,9994μA 8V 1,9965μA

Frecuencia 20 Hz 20 Hz 20 Hz 20 Hz

Valor medio 0,5V 0,235μA 0 V -0,0108μA

Tensión de modo común


Max -699,766μV -699,766μV

Min -702,474μV -702,474μV

Fuente B:

Entrada Salida Entrada Salida

Valor pico-pico 8V 1,9996μA 8V 1,9994μA

Frecuencia 20 Hz 20 Hz 20 Hz 20 Hz

Valor medio 0,5V 0,007μA 0 V -0,0071μA



Max -163,689μV -163,698μV

Min -171,734μV -171,734μV

Table 3: Comparación de la respuesta según la fuente empleada

Si se observan los resultados, se verifica que la topología de la Fuente B

responde mejor frente a entradas con offset, al igual que reduce por cuatro las

tensiones de modo común. Por tanto, la elección final se decanta de forma clara

por la segunda topología.

47


3.3 Sensor resistivo

Dentro de todo el hardware empleado para la medición de temperaturas

criogénicas en satélites, la parte quizás más obvia y fundamental es el propio

sensor, que debe ser capaz de garantizar una alta precisión así como un

funcionamiento óptimo en tan duras condiciones.

3.3.1 Necesidades del sensorEl sensor de temperatura a emplear, además de soportar por supuesto dichas

temperaturas, debe soportar posibles campos magnéticos y/o campos de radio-

frecuencia que pueden afectar a la precisión de la medida.

Por lo demás, el criterio a la hora de elegir será la capacidad del sensor de

medir las temperaturas más bajas.

3.3.2 Tipos de sensores y fabricantesSe estudiarán los diferentes tipos de sensores que existen en el mercado y

sus características más importantes:

48

Sensor resistivo

TemperatureRange

Standard Curve

Below 1 K

Can be usedin radiation

Performance in magnetic field

Diodes

Silicon 1.4 K to 500 K × Fair above 60 K

GaAlAs 1.4 K to 500 K Fair

PositiveTemperature Coefficient RTDs

Platinum 14 K to 873 K × × Fair above 30 K

Rhodium-Iron 0.65 K to 500 K × × Fair above 77 K

NegativeTemperature Coefficient RTDs

Cernox™ 0.10 K to 325 K × × Excellent above 1 K

Cernox™ HT 0.30 K to 420 K × × Excellent above 1 K

Germanium 0.05 K to 100 K × × Not recommended

Carbon-Glass 1.4 K to 325 K × Good

Ruthenium oxide 0.05 K to 40 K × × × Good below 1 K

Other Thermocouples 1.2 K to 1543 K × Fair

Capacitance 1.4 K to 290 K Excellent

Tabla 4: Lista comparativa de Lakeshore de diferentes sensores de temperaturas criogénicas

49


En un primer momento, al querer los más cercanos al cero absoluto, se

pueden descartar aquellos que no bajan de 1K:

TemperatureRange

Standard Curve

Below 1 K

Can be usedin radiation

Performance in magnetic field

PositiveTemperature Coefficient RTDs Rhodium-Iron

0.65 K to 500 K × × Fair above 77 K

NegativeTemperature Coefficient RTDs

Cernox™ 0.10 K to 325 K × × Excellent above 1 K

Cernox™ HT 0.30 K to 420 K × × Excellent above 1 K

Germanium 0.05 K to 100 K × × Not recommended

Ruthenium oxide

0.05 K to 40 K × × × Good below 1 K

Tabla 5: Lista de sensores que pueden trabajar por debajo de 1K

Se observa que todos ellos pueden emplearse con radiación, por lo que son

válidos para uso espacial. Si se analizan más en detalle cada uno:

50

Sensor resistivo

3.3.2.1.1 Sensor de Rhodium-Iron

Sus principales características son el amplio

abanico de temperaturas capaz de medir (hasta

500K), su excelente resistencia a la radiación y su

tamaño y rápida respuesta.

Su sensibilidad a bajas temperaturas es del

orden de 0,2Ω/K o 0,5Ω/K dependiendo del

modelo. Su funcionamiento no es del todo aceptable en presencia de un campo

magnético, sobre todo en los valores de temperatura en que nos movemos.

51

Ilustración 22: Valores típicos de resistencia

Ilustración 23: Valores típicos de sensibilidad

Ilustración 21: Sensores de Rhodium-Iron


3.3.2.1.2 Sensor Cernox

Su principal característica es quizás su poco error

debido a campos magnéticos, además de una alta

sensibilidad a bajas temperaturas y una excelente

estabilidad. Por lo demás, como en el caso anterior,

tiene una excelente resistencia a la radiación, una

buena velocidad de respuesta y un elevado rango de

temperaturas de trabajo (de 100 mK a 420 K

dependiendo del modelo)

Se puede ver en la gráfica, que la sensibilidad a

temperaturas cercanas a cero llega a ser del orden de

106Ω/K, mucho mayor que en el caso del Rhodium.

52



Ilustración 24: Sensores Cernox

Sensor resistivo

3.3.2.1.3 Sensor de Germanio

Al GRT se le conoce ya como un segundo

estándar de termómetro, es el empleado en el

artículo de Woodhouse. Como principal

peculiaridad, este sensor alcanza los 0,05K, cosa

que los anteriores sensores no hacían. De la

misma manera, tiene una gran sensibilidad y una

excelente resistencia a la radiación.

El problema de este sensor es que no se recomienda su uso en presencia de

campo magnético, por tanto habrá que estudiar la importancia del campo

magnético en nuestra aplicación.

53



Ilustración 27: Sensores de Germanio


3.3.2.1.4 Sensor de óxido de Ruthenium

Este sensor es el único que posee una curva

estándar, útil para conocer de forma precisa cómo

responde el sensor a determinada temperatura. Al

igual que el GRT, llega a 0,05K con una sensibilidad

similar, posee una buena resistencia a la radiación,

pero al igual que el GRT, no responde adecuadamente en presencia de campos

magnéticos, únicamente por encima de 1K, por lo que no sería útil en dicho caso.

3.3.2.1.5 Conclusión y elección:

Según se ha visto, el Cernox parece el sensor más robusto y que alcanza una

temperatura menor sufriendo radiación y efectos de campos magnéticos. Por ello,

se escoge el modelo Cernox CX-1010, que es el que más se aproxima al cero

absoluto, llegando a los 21389 Ώ a 100 mK.

54



Ilustración 30: Sensor de óxido de Ruthenium

Resistencias de calibración y multiplexores

3.4 Resistencias de calibración y multiplexores

Como ya se ha mencionado y se verá más en profundidad cuando se

explique el algoritmo de calibración en el siguiente capítulo, una forma de reducir

notablemente el error de medida es empleando varias resistencias de calibración

conectadas todas ellas a los multiplexores de la manera que muestra la Ilustración

13. Se verá brevemente cómo funciona un multiplexor y el por qué de su elección

frente a la opción del uso de switches analógicos.

En electrónica digital se entiende por multiplexor un circuito usado para el

control de un flujo de información que equivale a un conmutador. Su forma más

básica se compone de dos entradas de datos (A y B), una salida de datos y una

entrada de control. Cuando la entrada de control se pone a 0 lógico, la señal de

datos A es conectada a la salida; cuando la entrada de habilitación se pone a 1

lógico, la señal de datos B es la que se conecta a la salida.

Tiene diversas aplicaciones, en este caso se empleará como un selector de

55

Ilustración 34: Esquema y conmutador equivalente de un multiplexor de 2 a 1

Ilustración 33: Conexión de los muxes y demuxes con las resistencias


entradas. Pero no es el único componente capaz de realizar esta tarea.

Un 'switch' o conmutador es un dispositivo electrónico de comportamiento

similar al de un relé pero sin partes móviles. El elemento que hace el cambio es

normalmente un transistor de tipo MOSFET. El control de la entrada al switch se

realiza mediante circuitos lógicos. El resultado es que un cero lógico en el control

hace que el MOSFET tenga una resistencia elevada, por lo que el conmutador se

abre y a la inversa. Los switches normalmente se fabrican integrados, permitiendo

el uso de varios conmutadores (un número típico puede ser dos, cuatro u ocho).

Para elegir entre los dos muxes y el switch de los que se disponen para

espacio (ver tabla a continuación), se realiza el análisis de WC de todos los

componentes, obteniendo los siguientes resultados:

56

Ilustración 35: Esquema de funcionamiento de un switch de una entrada y una salida

Table 6: WC de los multiplexores y el switch

Typ Max BOL BOL+Tº EOL

HS201RH Source Leakage Current(nA)

10 nA Initial tolerance

10 100 500100 nA Temperature Drift5 x Aging0 Radiation

MUX508B

Leakage current(nA)


10 250 250250 nA Temperature Drift0 Aging0 Radiation

Switch on resistance(ohm)

1500 ohm Initial tolerance

1500 1800 18001800 ohm Temperature Drift

0 Aging0 Radiation

MUX1840A

Leakage current(nA)


10 100 100100 nA Temperature Drift0 Aging0 Radiation

Switch on resistance(ohm)

1000 ohm Initial tolerance

1000 3000 30003000 ohm Temperature Drift

0 Aging0 Radiation

Resistencias de calibración y multiplexores

Se observa que el mux 1840A es el que menos corriente de fuga presenta a

fin de vida, con lo que será el elegido para realizar las tareas de conmutación.

Como resistencias de calibración se emplearán las RNC90 de alta precisión. Se

deberá tener pues en cuenta las señales de control de los muxes para elegir la

resistencia a medir.

3.5 Filtro Paso-Bajo

El principal problema y motivo de este proyecto es el tratamiento del ruido,

omnipresente en todas las etapas de la medida. Por ello, es importante que antes

de amplificar la señal por una ganancia tan elevada (se pasa de una señal de 1uA a

una del orden de voltios) esta esté lo más limpia posible. Se proyecta pues un

filtro paso-bajo para evitar tener ruido de alta frecuencia.

El filtro que se empleará será un sencillo filtro RC. Se deben tener en cuenta

las resistencias de los multiplexores y del sensor o resistencias de calibración.

Del esquema se pueden distinguir dos filtrados: el de modo diferencial y el

de modo común. C1 será el responsable del primero y C2 del segundo. En la etapa

siguiente, el amplificador de instrumentación rechaza muy bien el modo común,

por lo que se calculará la frecuencia de corte con C1, y C2 se llevará arriba en

frecuencia. El motivo es que si C2 varía por cualquier circunstancia, al variar su

frecuencia de corte no convierta modo común de la señal en diferencial y se

57

Ilustración 36: Filtro RC Paso-Bajo


transmita a las siguientes etapas, ya que se filtrará con el filtro de modo

diferencial (ver ilustración a continuación).

El cálculo de C1 da, tomando como valores fc=1 kHz, R=100Ω:

cuyo valor comercial más cercano es 270 pF. Por lo que tomaremos C2=27 pF,

también disponible en el mercado.

3.6 Amplificador de instrumentación

Tras hacer pasar la señal por la resistencia elegida y el filtro, llega el

momento de realizar la medida y de amplificarla para poder tratarla. Para ello, Se

emplea un amplificador de instrumentación, conectado en bornes de dicha

resistencia. Sus funciones principales serán las de amplificar fielmente la señal sin

58

C1=1

2πR · f c= 1

2π · 2 ·100 ·3000 ·1000=265 pF

Ilustración 37: Diagramas de Bode del Filtro Paso Bajo según el modo

Amplificador de instrumentación

alterar la medida.

3.6.1 Breve introducción teóricaUn amplificador de instrumentación es un dispositivo creado a partir de

amplificadores operacionales. Está diseñado para tener una alta impedancia de

entrada (evitando así posibles corrientes de fuga), y un alto rechazo al modo

común (CMRR).

La operación que realiza es la resta de sus dos entradas multiplicada por un

factor.

Antes de entrar en ecuaciones, se ve que el punto clave reside en la primera

etapa, que precede una etapa de amplificación normal, pero que presenta el

problema de una baja resistencia de entrada y la dificultad de hacer variar la

ganancia. Esta primera etapa presenta los voltajes V1 y V2 en bornes de la

resistencia Rg, lo que hace que aparezca una corriente i=(V1-V2)/Rg.

Planteamos ecuaciones:

59

Ilustración 38: Circuito de un amplificador de instrumentación


Que viene a ser un amplificador normal. Si se atiende a la primera etapa,

tenemos:

Lo que muestra que se puede conseguir un amplificador operacional

sencillo, como en el caso básico pero añadiendo la mejora de una resistencia de

entrada teóricamente infinita. La salida será pues:

Si se observa esta expresión, se ve que existen dos ganancias, una para cada

etapa. Se debe pues encontrar el equilibrio entre ambas que mejor satisfaga las

necesidades.

En cuanto al comportamiento frente al modo común, el rechazo se produce

únicamente en la segunda etapa, dejando la primera pasar todo.

60

V o=V a ·R3

R5·

R5R6

R2R3−V b ·

R6

R5

En el casode que R2=R5 y R3=R6:

V o=R6

R5·V a−V b

V a=V 1 ·1 R1

Rg−V 2 ·

R1

Rg

V b=−V 1·R4

RgV 2 ·1 R4

Rg

En el caso de que R1=R4 :

V a−V b=V 1−V 2·12R1

Rg

V o=V 1−V 2·12R1

Rg ·R6

R5

CMRR=Ad

Acm=

Ad1 · Ad2

Acm

Como Acm1=0CMRR=Ad1 ·CMRR2


Por lo que mejora el rechazo al modo común en un factor de Ad1.

En cuanto a la contribución de cada etapa a la tensión de offset:

Por lo que la segunda etapa es la que más amplifica las tensiones de offset

de las entrada. Por todo esto, parece más lógico que la ganancia de la primera

etapa sea mayor que la segunda, ya que aumenta el CMRR y no aumenta tanto la

tensión de offset.

3.6.2 Necesidades previstas

Para estudiar las resistencias que se requieren, se analizarán los efectos de

cada etapa sobre el error final. De este modo, si se tiene en cuenta la ganancia

finita A de cada operacional (considerada la misma para cualquiera de los tres) se

obtienen las siguientes ecuaciones.

Primera Etapa:

Y de la diferencia:

61

Sea G=2R1

Rg , entonces R1=G2

· R y Rg=R

V b=V 2−V b− I · R1 · A

=V 2−V b−V a−V b

R1G · G2

R· A

=V 2−V b−V a−V b

1G· G2

· A

V a=V 1−V a−I · R1 · A

=V 1−V a−V a−V b

R1G·G2 R· A

=V 1−V a−V a−V b

1G·G2· A

V a−V b=V 1−V 2A1G

1A1G−GA

V OS=Ad1 · Ad2 ·V OS1Ad2 ·V OS2


Y de aquí el error en porcentaje:

Segunda Etapa:

Y por tanto, el error relativo es:

No se debe olvidar que la salida del amplificador irá conectada al ADC, el

cual tiene un rango de entrada bipolar de ±5V, por lo que se debe calcular la

ganancia de esta etapa en función de este, para evitar recortes de la señal y por

tanto la pérdida de información. El ruido, presente a lo largo de todo el proyecto,

puede producir interferencias que al amplificarlas hagan que la señal se recorte,

por lo que se destinarán 0,5 V del rango para evitar este fenómeno.

Resta ahora saber la tensión prevista que se medirá para evaluar la ganancia

necesaria. Según las características del sensor, su resistencia disminuye cuando

aumenta la temperatura. Por ello, la diferencia de tensión máxima será cuando la

temperatura esté lo más cerca posible del cero absoluto: 21,389 K. Si la corriente

que atraviesa el sensor es de 1uA, la caída de tensión será de:

U=R · I=21389 ·1 ·10−6=21,389 mV . Esta tensión no será la única que se

amplificará, sino que las tensiones de offset y las corrientes de polarización se

sumarán a la señal. Por ello, se estudia la participación de cada una en la salida:

62

ε=

A1G 1A1G −GA

−1G

1G =−1G 1GA ·100

Sea H=R6

R5=

R3

R2,

V o=A ·R3

R2R3 V a−V b−V o·R5

R6 =A· H

1H V a−V b−V o

H = A · H

1HAV a−V b

ε=A· H

1HA−H

H =−1H 1HA ·100


Tensiones de offset: se tienen las tensiones de offset introducidas por los

dos operacionales de la entrada y amplificadas por la ganancia total, más la

tensión de offset del tercer operacional por su ganancia:

Corrientes de offset (podemos despreciar las de bias frente a estas): como

antes, se tienen las dos corrientes de la entrada, multiplicadas por la resistencia

R2, que es donde se verá la caída de tensión, y multiplicada por la ganancia H,

por último, se tendrá en cuenta la corriente del operacional de la salida.

Por tanto, con el rango de salida antes previsto, se deben tener en cuenta

todos los factores como sigue:

Sabemos que:

Usensor = 21,389 mV

VOS-OP27A = 76,61 uV (EOL)

IOS-OP27A = 70,94 nA (EOL)

Supongamos R5 = 1K para reducir la influencia de la corriente de offset,

y H = 10 V/V. Entonces, G = 19,88 ≈ 20 V/V. Podemos redondear hacia arriba ya

se han escogido los valores de Vos e Ios más desfavorables, además del medio

voltio de protección frente al ruido, por lo que la probabilidad de que la señal se

vea recortada es casi nula.

Por tanto nos queda una ganancia final de:

63

V O V OS−OP27A=2 ·V OS−OP27A ·1G · HV OS−OP27A· H=V OS−OP27A [ H 32G ]

V O I OS−OP27A=2 · IOS−OP27A ·R2· HI OS−OP27A · R3

=I OS−OP27A [2 · R2· HR3]

=I OS−OP27A · R5[2 · HR6

R5 ]=3 · I OS−OP27A· R5 ·H

4,5 V =H · [U sensor ·1GV OS−OP27A ·32G3 · I OS−OP27A · R5 ]

Rango de entrada del ADC=U sensorU offsetsU Ipolarizacion


Este valor ha sido calculado para el caso de máximo voltaje. Las resistencias

habrán de tener los siguientes valores:

R1 10K

R2=R5 1K

R3=R6 10K

Rg 1K

Tabla 7: Valores de las resistencias empleadas en el Amplificador de Instrumentación

Con esto se puede configurar el plano y el análisis de WC que exponemos

a continuación con los errores correspondientes.

3.6.3 Análisis de WC

Los resultados obtenidos del WCA (ver análisis completo en los anexos)

son:

64

Ad=12R1

Rg · R6

R5=1G· H=210 V

V

Tabla 8: Resultados del WCA del amplificador de instrumentación

No se han tenido en cuenta los errores del of fset. Error BOL(%) Error EOL(%)Suma aritmética: 0,0680 0,0880 0,1224Suma cuadrática: 0,0474 0,0594 0,0831

Error BOL+Tª(%)


3.7 Convertidor A-D

La última parte del sistema de medida consistirá en la conversión de la señal

al formato digital para facilitar su procesado. Para ello, es empleará un

convertidor analógico a digital (en adelante DAC: Digital-to-Analog Converter).

El modelo a usar será el ADC7809 de 16 bits por ser el que mejor resolución

ofrece.

Se describe a continuación el modo de conexión de cada pin, detallando en

algunos casos los elementos externos empleados.

65

Ilustración 39: Modelo y pines de conexión del ADC7809


PIN Símbolo Descripción

1 R1IN Entrada analógica. Configurada para entrada bipolar ±5V

2 AGND1 Tierra analógica. Empleada como referencia interna.



5 CAP Referencia Buffer. Conectada a tierra mediante condensador de 2.2uF.

6 REF Referencia Entrada/Salida. Conectada a tierra mediante condensador de 2.2uF. Su valor típico es de 2,5 V.

7 AGND2 Tierra analógica.

8 SB/BTC LOW: lo que significa que se elige Binary Two's Complement (negado). Es decir, se emplea el complemento a dos.

9 EXT/INT LOW: elige un reloj externo o interno para la transmisión de los datos. A 0, por lo que empleará el reloj conectado a DATACLK. Conectado a LPVDIG para su protección..

10 DGND Tierra digital.

11 LPBIT LOW: bit empleado en el test, no se emplea en funcionamiento normal.

12 LPSTATUS

Latchup Protection Status Output. A 1 indica que la salida es inválida.

13 VANA Analog Supply Input. Conectado a 5V.

14 VDIG Digital Supply Input. Conectado a 5V.

15 SYNC Para sincronizar la salida. No se emplea por lo que se deja no conectado.

16 DATACLK Reloj externo. A cero entre conversiones.

17 DATA Salida de datos serie.

18 TAG LOW: empleado con reloj externo. Introduce un retraso en la salida. No se emplea.

19 R/C Entrada Read/Converter. Un paso de 1 a 0 provoca que empiece la conversión.

20 CS LOW: es un bit negado, por lo que se habilita el Chip Select.

21 BUSY Se trata de una salida negada que muestra si está ocupado o no el ADC. Cae cuando se inicia la conversión y permanece a nivel bajo hasta que se completa la conversión. Cuando R/C está arriba, BUSY se pone arriba.

22 PWRD LOW: Power Down Input. A 1 se inhiben las conversiones y se consume mucha menos potencia. No se emplea.

23 LPVANA Latchup Protection Analog Supply. Debemos desacoplarlo de tierra analógica mediante condensadores de 100 nF.

24 LPVDIG Latchup Protection Digital Supply. Debemos desacoplarlo de tierra analógica mediante condensadores de 100 nF. Conectado a EXT/INT

Table 9: Descripción de la conexión de los pines del ADC 7809LP

66

Convertidor A-D

Se estudiarán a continuación las conexiones que más peculiaridades

requieren, comenzando por las fuentes de alimentación necesarias.

3.7.1 Tensiones necesariasComo se aprecia en la tabla resumen, algunos pines requieren de tensiones

de 5V o de 2,5V. Las baterías que en principio estarán disponibles proporcionarán

15V, por lo que se deberá dividir la tensión. Se propone el siguiente método de

división de la tensión.

Se observa cómo en un primer momento se emplea un pin programable de

tensiones de referencia (modelo AD584) con salida configurada en 5V. Si se

observa más en detalle se ve:

El condensador situado entre los terminales CAP y VBG filtra el ruido de la

salida reduciendo su ancho de banda. De la misma forma los condensadores en

67

Ilustración 40: Diseño de los divisores de tensión de 15V a 5V y 2,5V

Ilustración 41: Detalle del divisor de tensión de 15V a 5V


paralelo de 100nF y de 6,8uF filtran las altas frecuencias. Sin embargo lo más

interesante resulta el transistor dispuesto así entre la entrada y la salida. Este

suministrará la corriente que no pueda dar el AD584, que según la hoja de

características serán 5mA.

Una vez se tienen los 5V, se dividen mediante divisor resistivo por dos y se

sitúa un seguidor que ajuste las resistencias de entrada y salida.

3.7.2 Conexión de la entrada de la señal

La hoja de características del AD584 ofrece distintos modos de conexión a

la entrada según se tenga una bipolar o unipolar con distintos rangos. En este

caso, como ya se ha comentado, se tomará la bipolar ±5V. Para ello, la hoja de

características muestra la siguiente conexión de los pines de entrada:

3.7.3 Conexión con los pines externos

Como pines externos, se tiene a la salida de los datos en serie (DATA) y

otros que permiten controlar el ADC, como el CONVERT que permite controlar

cuando estará convirtiendo datos y el BUSY que mediante un led y mediante la

sincronización con la tarjeta de adquisición de datos permitirá obtener las medidas

68

Ilustración 42: Modo de conexión de la entrada bipolar ±5V

Convertidor A-D

cuando ya estén convertidas.

La conexión se realiza mediante búfferes digitales o Line Drivers,

empleados para la conexión directa con un ordenador. Se emplean resistencias de

21,5K en las conexiones con el ADC como pull down, para conseguir que el pin

tenga un camino a masa. De no haberlo el pin puede aumentar su potencial en

condiciones de vuelo y producirse chispazos.

La conexión y configuración se verá en el siguiente apartado.

3.8 Otros aspectos del diseño

Además de las etapas antes expuestas, existen otras que si bien no son tan

explícitas, son igualmente necesarias que pasan a describirse en este apartado..

3.8.1 Filtro de alimentaciónLo amplificadores operacionales OP-27A trabajan con una alimentación

bipolar de ±15 V. Dichas conexiones pueden ser directas a la fuente de

69

Ilustración 43: Conexión del ADC con los pines externos


alimentación, pero existen algunos problemas que sugieren adaptar dicha

conexión.

El principal problema que surge es el del ruido proveniente de las fuentes de

alimentación del satélite. Al ser un ruido de alta frecuencia, bastará con un filtro

paso-bajo para asegurarnos una corriente de alimentación más limpia. El PSRR

(Power Supply Rejection Ratio) del operacional ya se encargará de filtrar las

frecuencias bajas que dejemos pasar.

Por tanto, se debe diseñar un filtro paso-bajo con los siguientes requisitos:

La corriente debe ser suficiente para alimentar al operacional.

Frecuencia de corte alrededor de 1kHz.

La corriente máxima de alimentación según la hoja de características es de

4,67 mA.

Se escogerá una resistencia algo mayor, pues no afecta al funcionamiento ya

que el operacional no necesitará tanta corriente. Por ello, empleará una resistencia

de 464 Ώ cuya referencia es R0705_E8B_BAR.

Para obtener este valor de capacidad se dispondrán tres condensadores de

100 nF en paralelo cuya referencia es CC1210T2_KC9_BAR.

70

Ilustración 44: Vista superior del componente OP-27A

U=R · I

R=UI= 0,5

4,67 ·10−3=107,06 Ω

f c=1

2πRC

C= 12πRf c

= 12π ·464 ·1000

=343nF

Otros aspectos del diseño

La frecuencia de corte final quedará:

que es cercana a la requerida de 1 kHz. Ahora bien, no será necesario

disponer de dos filtros como estos por operacional. La alimentación de un

operacional puede ser menor de 15V siempre que haya rango dinámico suficiente

a la salida. La hoja de características indica que la tensión máxima de salida es de

15 V, pero raramente se pasará de los 5 V en estos diseños. Por ello, se puede

permitir una caída de tensión de 5 V en la resistencia de 464 Ώ, lo que da una

corriente de 10,7 mA y permite alimentar a dos operacionales a su máxima

intensidad. Se usará pues un filtro por cada dos operacionales.

Como se ha especificado, este filtro será empleado con el OP-27A, no es

necesario para otros integrados como los multiplexores.

3.8.2 Reloj del Convertidor ADC

Al igual que el DAC, el ADC necesitará de un reloj que marque la

frecuencia de muestreo. Esta debe permitir una buena resolución además de

cumplir el teorema de Shannon, es decir ser mayor que el doble de la frecuencia

deseada. En nuestro caso, deberá ser mayor de 40Hz. El límite superior vendrá

marcado por la capacidad de procesado que tengamos. Una frecuencia

excesivamente alta supondrá una cantidad de datos muy elevada que conllevará

un procesado más lento y quizás no añada más precisión de la deseada.

La tarjeta de adquisición que se recomienda usar para la validación final de

la arquitectura es la KPCI-3110. Sin embargo sus límites en cuanto a entradas

digitales se encuentra en el orden de los MHz, lo que sobrepasa el nivel exigido

en el proyecto. Se establecerá pues de forma arbitraria la frecuencia de muestreo

en el entorno de los 10 kHz.

El reloj que se empleará para un modelo de vuelo apto es el oscilador de

cristal MCM 2760-14M que ofrece a la salida una frecuencia de oscilación de

71

f c=1

2πRC= 1

2π ·464 ·300·10−9=1,143 kHz


4MHz. Se deberán emplear contadores síncronos que actuarán como divisores de

frecuencia para obtener una frecuencia de muestreo final en torno a 100 kHz.

Los modelos empleados son los 54AC/74AC161, cada uno, al ser de 4 bits,

cuenta hasta 15, es decir, divide la frecuencia por 16. Con lo que tras el primer

contador, tenemos un reloj de 250 kHz. Colocando un nuevo contador, pero

conectando la salida esta vez al segundo LSB, se divide por dos la frecuencia,

teniendo un reloj final de 125 kHz, como se buscaba. Esta técnica permite no

tener que utilizar el prescalado y por tanto nuevas conexiones a tensiones de

referencia.

3.9 Error total

Tras haber descrito cada etapa y haber realizado los análisis de peor caso

(WCA) para los tres estados pedidos: BOL (Begin of Life), BOL + T (Begin of

Life + Temperature) y EOL (End Of Life), sumamos los errores para obtener el

error total que es lo que solicitará el cliente. La siguiente tabla muestra cada

etapa, y su suma.

72

Ilustración 45: Esquema de conexión del oscilador y los divisores de frecuencia

Error total

Como vemos, existen dos errores, los de la suma aritmética y los de la

cuadrática, ambos dan información sobre el diseño, sin embargo, el error

cuadrático es siempre más realista en cuanto a ponderación de errores.

Únicamente se han considerado estas etapas por ser las que más influencia

pueden tener en el resultado final, pese a que el algoritmo de calibración anulará

todos estos errores. La fuente de corriente, al poseer las propiedades que hemos

visto de autorregulación se ha estimado oportuno despreciar su error, aunque

queda como una opción en futuros desarrollos como se verá seguidamente.

El erro de medida de nuestro circuito será a final de vida del 0,0939%.

3.10 Aspectos particulares para un futuro desarrollo

Tras la completa descripción y análisis de las distintas etapas y haber

73

Tabla 10: Análisis de WC total

Divisor de tensión






TOTAL

Error BOL(%) Error BOL+Tª(%) Error EOL(%)Suma aritmética: 0,1037 0,1325 0,1844Suma cuadrática: 0,0537 0,0672 0,0939


dedicado el suficiente tiempo, se pueden aportar algunas ideas que se hayan

barajado en pos de futuros desarrollos.

El objetivo para la continuación del proyecto será el de disminuir cada vez

más la corriente que atraviese el sensor resistivo. La limitación digital no parece

tan importante como la de poder controlar la corriente. Tras la validación de la

arquitectura propuesta, avances en cuanto a la fuente de corriente se verán

necesarios. Por ejemplo, la ganancia en el operacional 8, que depende de las

resistencias 27 y 28 en paralelo y de la 24 es en este proyecto de:

Esta ganancia amplifica e invierte el modo común presente en la carga, ya

que las componentes diferenciales se anulan entre sí. En las simulaciones y

cálculos se ha visto que esta ganancia permite ajustar mejor el offset en la fuente

de corriente pero sin llegar a conclusiones claras de su influencia, por lo que se

recomienda un análisis más detallado en proyectos que sigan a este.

De la misma forma, se recomienda el estudio en profundidad de las etapas

que introduzcan ruido que no pueda ser filtrado y que no se han podido analizar

en el presente documento. Esta parte deberá ser contrastada con el capítulo

siguiente, cuando se sepa qué etapas fallan más en dicho aspecto.

74

−R24

R27/28=−10K

250=−40 V

V

4 Descripción del procesado de la señal

l tratamiento y procesado de la señal, tras la concepción de la

arquitectura y la parte eléctrica no es una etapa menos importante,

pues ambos están en estrecha relación. De hecho uno no tiene

sentido sin el otro. Al medir y obtener los datos a través del ADC, se observará

una señal con los errores mostrados en los WC del capítulo anterior y el ruido

introducido por cada etapa. En este capítulo se tratará, en un primer momento, el

análisis de la señal y la justificación de sus características, seguidamente, se verá

cómo reducir los errores vistos en el capítulo anterior mediante calibración y,

finalmente, unas bases teóricas de cómo procesar la señal obtenida para resultar

en una medida fiable y de precisión.

E

4.1 Características de la señal

En este proyecto se ha empleado para la mayoría de los diseños eléctricos el

operacional OP-27A. Este componente es el que más ruido introducirá en la

medida. Otras fuentes serán las baterías, de las que ya se ha visto su filtrado o los

cables por su capacidad y ruido térmico. La señal generada debe tener una

frecuencia que esté lo más alejada posible de las frecuencias del ruido.

En teoría del ruido, existen principalmente dos tipos: ruido blanco y ruido

rosa. El primero se caracteriza por tener una densidad espectral de potencia de

valor constante, y el segundo por ser su densidad espectral de potencia

proporcional al inverso de su frecuencia (de ahí el nombre de 1/f). Habrá pues un


punto donde ambos espectros se crucen, dicho punto que separa los dos tipos

recibe el nombre de 1/f corner.

Según la hoja de datos del OP-27A, su 1/f corner se sitúa en 2,7 Hz:

Así pues, para evitar tener ruido rosa en nuestra señal, se debe emplear una

frecuencia superior a 2,7 Hz. El límite superior se establece por el efecto de las

capacidades parásitas del circuito, que aparecen principalmente en el cableado.

Ya se ha visto que frecuencias altas son fuente de inestabilidad, por lo que, de

forma arbitraria se escoge una frecuencia de 20 Hz, suficientemente alejada del

76

Ilustración 47: Ruido rosa (densidad espectral de potencia proporcional al

inverso de la frecuencia)

Ilustración 46: Ruido blanco (densidad espectral de potencia de

valor constante)

Ilustración 48: Ruido en función de la frecuencia de un

OP-27A

Características de la señal

1/f corner del OP-27A. [10]

4.2 Algoritmo de calibración

Se han calculado los errores de cada etapa del sensor a lo largo del capítulo

anterior, y aunque pudieran ser suficientes, existe un método de medida que

permite reducirlos de forma notable: la medida ratiométrica. A continuación se

explicará brevemente la teoría de dicha medida y la aplicación al sensor a través

de las ya famosas resistencias de calibración.

4.2.1 Teoría de la medida ratiométrica

Existen dos tipos de medidas: directa y ratiométrica. La primera no tiene

mayor explicación que la dada en la introducción, una medida directa del sensor.

La segunda sin embargo emplea como su nombre indica una relación (un ratio)

entre dos medidas, que supone una mejora notable de la medida, ya que en dicha

división se eliminarán una gran cantidad de errores.

Se considera el circuito de la Ilustración 49. Se tienen dos etapas, una con

una fuente de corriente y un amplificador de instrumentación y con error e1 y otra

etapa con un multiplexor y un ADC, con otro error e2. Se emplean dos referencias

para poder obtener medidas independientes de cada bloque, con el fin de ajustar

errores, como se muestra a continuación.

77


La tensión del sensor medida por el ADC es:

siendo eref2 el error de la referencia 2, A fc la ganancia de la fuente de

corriente, Av la ganancia del amplificador y e1 el error de fuente de

corriente más amplificador. Esta telemetría tiene además el error de la referencia

1 eref1 empleada como referencia externa del ADC.

Siguiendo el caso anterior ahora hay que medir la tensión V ref2

directamente con el ADC, medida que contendrá los errores de las referencias que

queremos anular:

78

Ilustración 49: Esquema de una medida ratiométrica estándar con dos referencias de un sensor resistivo

V tm=V ref2 V ⋅eref2⋅A fcmAV ⋅R sensor⋅AvV

V ⋅e1⋅eref1OFF 1OFF 2

V ref2ADC=V ref2⋅eref2⋅eref1OFF 2

Algoritmo de calibración

La resistencia del sensor queda entonces:

Se obtiene el valor del sensor independientemente de la precisión de la

referencia o ADC. El único error remanente es e1 , que de disponer de una R de

precisión en la carga se podría calibrar también.

4.2.2 Algoritmo a emplear

A continuación se define con mayor precisión los pasos que se siguen en la

calibración de los errores del sensor diseñado.

Los distintos errores de cada etapa pueden agruparse en uno sólo

denominado e1, al igual que el offset introducido en OFF1 (Observar Ilustración

50). Otro error que se desconoce es el de la tarjeta de adquisición de datos que

será denominado como e2 con su correspondiente OFF2.

79

R sensor=V tm−OFF 1−OFF 2

V ref2ADC−OFF 2⋅A fc⋅Av=RsensorReal⋅e1

Ilustración 50: Esquema del sensor y de los errores presentes


Así pues, se seguirán los siguientes pasos:

1. Se comanda corriente cero a la entrada de la placa, se mide por tanto es el

offset total, que agrupa: OFF T=OFF1OFF 2

2. Se conecta la entrada de la tarjeta de adquisición de datos a masa y se

mide OFF2. Se obtiene pues fácilmente OFF1 como:

OFF 1=OFF T−OFF 2

3. Si se conecta Vref directamente a la tarjeta, en el ADCcode aparecerá:

4. Seguidamente se lee la medida del sensor, es decir Vref pero atravesando la

resistencia, esto da:

Si se tiene en cuenta que se conocen los valores de OFF1 y OFF2, se

puede simplificar la expresión mediante ajuste:

Por tanto, si se dividen ambas expresiones se obtiene:

Es decir, queda únicamente el error e1 que no es conocido, tal y como se

explicó en la parte teórica.

Como además las ganancias de cada etapa son conocidas, se puede

obtener la modificación de la señal en comparación con la de entrada

original: sea KI la ganancia de la fuente de corriente y KA la del

amplificador de instrumentación. Entonces:

5. A través de la señal de control de los multiplexores, se selecciona una

resistencia de precisión (0,05 %) de valor conocido y lo más cercano

posible al rango de temperatura estimado. De esta manera se obtendría:

80

ADC code=V REF · e2OFF 2

ADC code=V REF · e1· RSOFF 1e2OFF 2

ADC code=V REF · e1· RS · e2

RMed1=V REF · e1· RS · e2

V REF · e2=e1· RS

RMed1=V REF · e1· RS ·e2

V REF · e2 · K I · K A=RS

e1

K I ·K A

Algoritmo de calibración

Al ser Rcalibración conocida, podemos obtener el valor de e1 y por tanto

obtener la medida con la precisión que ofrecen las resistencias de

precisión, en este caso de 0,05%.

Y por tanto

Como todos los valores del cociente son conocidos, el valor de Rs se

deduce fácilmente con la precisión antes mencionada.

4.3 Tratamiento digital de la señal

Una vez calibrado el error, es el momento de tratar la señal medida para

obtener de ahí el dato de la temperatura. Lo que se presenta en este apartado es un

planteamiento teórico que permita tener una base para que en proyectos

posteriores se desarrolle de forma más completa.

4.3.1 Filtrado digital de la señal

La señal obtenida no dará información alguna a primera vista, y será

imposible de trabajar en el dominio del tiempo. Por ello se hablará únicamente del

dominio de la frecuencia.

81

RMed2=e1 · Rcalibración

e1=RMed2

Rcalibración

RMed1=RS

RMed2

K I ·K A · Rcalibración

Ilustración 51: Filtrado teórico


Como se ve en la ilustración, lo más sencillo para limpiar en un primer

momento la señal será emplear un filtro genérico de ruido, que lo reduzca de

forma importante. Pese a que el ruido rosa tenga un peso mayor, no importa ya

que un filtrado paso-banda centrado en los 20 Hz lo eliminará posteriormente.

Como filtro para el ruido, puede emplearse uno de tipo Notch por ejemplo.

Para el paso-banda, un filtro FIR puede ser adecuado[11], situando debidamente

los ceros en el círculo unidad y los polos en el origen.

4.3.2 Algoritmo para la obtención final de la temperatura

Tras haber filtrado la señal, debemos obtener una sinusoidal de 20 Hz.

Obviamente no estará completamente, por lo que se deberá emplear un algoritmo

para que la medida sea más fiable. La solución más simple es la de realizar una

media aritmética de una serie de valores.

Lo primero será determinar el número de muestras que se deseen emplear

en la media. Un gran número garantiza una mayor precisión, sin embargo,

requiere de un procesador de mayor capacidad así como de un mayor tiempo entre

medida y medida, por lo que un cambio brusco de temperatura tardará en

apreciarse.

Una vez determinado el tiempo, que en realidad será el número de muestras

multiplicado por el tiempo de muestreo, se procede a elegir qué puntos de la señal

se cogerán como referencia. Los puntos más lógicos parecen los valores de pico,

por lo que en cada ciclo aparecen dos medidas: el máximo y el mínimo, que en

principio deben de ser iguales en valor absoluto. Una calibración con respecto al

cero garantizará un mejor resultado.

La ventaja de este método es que según pasa el tiempo, el valor se va

actualizando de forma dinámica, tomando los puntos anteriores como referencia,

haciendo que la medida sea continua pero ponderada.

82

5 Resultados y conclusiones

e ha visto a lo largo de este proyecto, cómo se ha desarrollado una

nueva tecnología que permitirá mejorar la medida de temperaturas

criogénicas en vehículos espaciales. Se ha cumplido el objetivo

principal, obteniendo un diseño eléctrico que emplea una corriente controlada de

1 uA para realizar la medición. Dicho circuito ha sido analizado por etapas

teóricamente y simulado mediante Pspice, obteniendo resultados altamente

satisfactorios.

SEl uso de un algoritmo de calibración mediante medida ratiométrica ha

permitido reducir de forma notable el error final en la medida, quedando este en el

0,05%.

La ambición del proyecto, así como el coste y tiempos de producción y

comprobación, han hecho imposible la presentación de un prototipo a tiempo para

el final del curso, que habría completado la validez de los resultados. A la hora de

escribir estas líneas se ha encargado la tarjeta de adquisición de datos, así como

un ordenador específico para la continuación del proyecto, y en los próximos días

se fabricará el primer prototipo de la tarjeta.

Bibliografía

1 : Tratamiento Criogénico , http://www.prodigyweb.net.mx/irias/esp/cont/2.htm

2 : Cryogenics and Cryogenic Temperature Sensors ,

http://www.temperatures.com/cryogenics.html

3 : Historia de la Astronomía Infrarroja ,

www.spitzer.caltech.edu/espanol/edu/ir/orbi

4 : Refrigerando un satélite infrarrojo en el espacio ,

http://www.iac.es/galeria/hcastane/iso/12.htm

5 : Wikipedia - La enciclopedia Libre , www.wikipedia.org

6 : NASA , www.nasa.gov

7: Woodhouse, C. E:, High Precision, Rapid Readout of Cryogenic Temperature

Sensors in the Space. 1990,,

8: Drake Moyano, J.M., Tema VII: Acondicionamiento analógico de señales,

9: Sedra, A.S.; Smith, K.C., Circuitos Microelectrónicos, 1998,México

DF,Oxford.

10: Woodhouse, C.E., Superfluid Helium Tanker Instrumentation. 1990,,

11: McClellan, J.H.; Schafer, R.W., DSP First - A multimedia approach,

1998,New York,Prentice Hall.

Anexos

Anexo A: Planos del circuito eléctrico

Anexo B: Lista de componentes

Anexo C: WCA

Anexo D: Hojas de características

Anexo A

Planos del circuito eléctirco

Firma

EscalaId. s. nor.Comprob.Dibujado

Fecha Nombre

Plano nº 01-01

SAMANIEGO LÓPEZ, BrunoCATALÁN MORROS, Jordi

UNE

01/05/2007

R1

9K

R3 1K

Entrada de la TarjetaBanana hembra 2mm

Salida del divisor

R4

1K

R1

9K

Rfa 464Ω

+15 V

Cfa3x100nF

Jumper

Jumper

Rfa 464Ω

-15 V

Cfa3x100nF

Etapa 1: Divisor de tensión

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

Firma


Fecha Nombre

Plano nº 01-02


UNE

01/05/2007

Salida del divisor

Etapa 2: Fuente de corriente

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

R1

20K

R1

20K

R2

2K

R2

2K

R3

4x100K

R3 R3 R3

R3 100K

C1 1 uF

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

R1

20K

R1

20K

R2

2K

R2

2K

R3

4x100K

R3 R3 R3

R3 100K

C11 uF

Salida 1 de la fuente


BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

R4

R5

5K

10KR4

10K

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

R6

250R7 500

R7 500

R4

10K

R4

10K

R4

10K

Rfa 464Ω

+15 V

Cfa3x100nF Rfa 464Ω

-15 V

Cfa3x100nF

+Vf -Vf

Fuentes de alimentación con filtro

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

+Vf

-Vf

Firma

Escala

Id. s. nor.

Comprob.Dibujado

Fecha Nombre

Plano nº 01-03

SAMANIEGO LÓPEZ, Bruno

CATALÁN MORROS, Jordi

UNE

01/05/2007

Etapa 3: Sensor Cernox y resistencias de calibración

+VsNCNCIN16IN15IN14IN13IN12IN11IN10IN9GNDVrefADDR A3

OUT-VsIN8IN7IN6IN5IN4IN3IN2IN1EN

ADDR A0ADDR A1ADDR A2

HS-1840ARH

Cernox CX-1010 Rcal1 Rcal2 Rcal3




HS-1840ARH

Entrada 1 al filtro

Entrada 2 al filtro




HS-1840ARH




HS-1840ARH



Señales de control 0 - +5V de la tarjeta

C0 C1

C0C1

C0C1

C0C1

C0C1

+Vf-Vf

-Vf+Vf

+Vf-Vf

+Vf-Vf

Vref

Vref

Vref

Vref

Vref

Vref

Vref

Vref

Vref

3x Banana hembra 2mm

Firma


Fecha Nombre

Plano nº 01-04


UNE

01/05/2007

Etapa 4: Filtro PB + Amplificador de instrumentación

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

+Vf

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

+Vf

-Vf

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

+VfR1 10K

R1 10K

Rg 1K

R2

1K

R2

1K

R3

10K

R3

10K

Entrada al ADC

-Vf

-Vf

-Vf

Rfa 464Ω

+15 V

Cfa3x100nF Rfa 464Ω

-15 V

Cfa3x100nF

+Vf -Vf

Fuentes de alimentación con filtro

Entrada 1 al filtro

Entrada 2 al filtro

R1

9K

R1

9K

27 pF

27 pF

270 pF

C2

C1

C2

Firma

Escala

Id. s. nor.

Comprob.Dibujado

Fecha Nombre

Plano nº 01-05

SAMANIEGO LÓPEZ, Bruno

CATALÁN MORROS, Jordi

UNE

01/05/2007

Etapa 5: conexión con el ADC

ADC-7809LP

R1INAGND1R2INR3INCAPREFAGND2SB/BTCEXT/INTDGNDLPBITLPSTATUS

LPVDIGLPVANA

PWRDBUSY

CSR/C

TAGDATA

DATACLKSYNCVDIG

VANA

Entrada al ADC

100 nF100 nF

+15 V

6,8 uF

14,7

100 nF

47 nF

464

AD584

10V

5V

2.5V

COMMON

VIN

CAP

VBG

STR

10K

10K

1K

6.8uF 100nF

1K

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-27A

1K

100 100

Ref

6.8uF 100nF

47uF 100nF

47uF 100nF

6.65

6.65

100nF

Ref

100 nF2.2 uF

BAL1

-IN2

3+IN

4V-

BAL

V+

OUT

N.C.

5

6

7

8

OP-42A

2,2uF

33,2K

1K

1K

100

100 nF

200

BUSYDATA

100 nF100 nF GND

Vcc+5V

_CLR_LOADENTRENPCLKABCD

RCO

QAQBQCQD

_CLR_LOADENTRENPCLKABCD

RCO

QAQBQCQD

100OUT

Vcc Vcc

4 MHz

A1A2A3A4

_DE

Y1Y2Y3Y4

A1A2A3A4_DE

Y1Y2Y3Y4

2x Banana hembra 2mm

21,5K21,5K21,5K21,5K

Banana hembra 2mmCONVERT

Anexo B

Lista de componentes

Partlist

Divisor de tensiónComponente Valor Ref NúmeroResistencia RNC90Z 1K RNC90Z 1K T R 2Resistencia RNC90Z 9K RNC90Z 9K T R 2Amplificador OP-27A 1Banana hembra 2mm 1Jumper 2

Fuente de corrienteComponente Valor Ref NúmeroResistencia RNC90Z 2K 4Resistencia RNC90Z 20K 4Resistencia RNC90Z 100K 10Resistencia RNC90Z 10K 5Resistencia RNC90Z 5K 1Resistencia RNC90Z 500 2Resistencia RNC90Z 250 1Amplificador OP-27A 8Condensador 1uF 2

MUXComponente Valor Ref NúmeroBanana hembra 2mm 3MUX1840A 4

Sensor y calibraciónComponente Valor Ref NúmeroCernox CX-1010 1Resistencia RNC90Z 20K 1Resistencia RNC90Z 15K 1Resistencia RNC90Z 10K 1

Filtro Paso-BajoComponente Valor Ref NúmeroResistencia RNC90Z 100 2Condensador 270 pF 1Condensador 27 pF 1

Amplificador de instrumentaciónComponente Valor Ref NúmeroResistencia RNC90Z 10K 4Resistencia RNC90Z 1K 3Amplificador OP-27A 3

ADCComponente Valor Ref NúmeroResistencia RNC90Z 6,65 2Resistencia RNC90Z 14,7 1Resistencia RNC90Z 100 4Resistencia RNC90Z 200 1Resistencia RNC90Z 464 1Resistencia RNC90Z 10K 2

Resistencia RNC90Z 1K 5Resistencia RNC90Z 21,5K 4Resistencia RNC90Z 33,2K 1Condensador 100nF 12Condensador 47nF 1Condensador 47uF 2Condensador 6,8uF 3Condensador 2,2uF 2ADC7809 1Amplificador OP-27A 1Amplificador OP-42A 1Transistor BJT npn 1Diodo 1LED Rojo 1Oscilador 4MHz 1Transistor BJT npn 1Búffer Digital 2Contador de 4 bits 2Banana hembra 2mm 3

Filtros de alimentación (cada 2 OPs) Total OPs= 14Componente Valor Ref NúmeroResistencia RNC90Z 464 R0705_E8B_BAR 14Condensador 100 nF CC1210T2_KC9_BAR 42

TOTALComponente Valor Ref NúmeroResistencia RNC90Z 6,65 2Resistencia RNC90Z 14,7 1Resistencia RNC90Z 100 6Resistencia RNC90Z 200 1Resistencia RNC90Z 250 1Resistencia RNC90Z 464 15Resistencia RNC90Z 500 2Resistencia RNC90Z 100K 10Resistencia RNC90Z 10K 12Resistencia RNC90Z 15K 1Resistencia RNC90Z 1K RNC90Z 1K T R 10Resistencia RNC90Z 20K 5Resistencia RNC90Z 21,5K 4Resistencia RNC90Z 2K 4Resistencia RNC90Z 33,2K 1Resistencia RNC90Z 5K 1Resistencia RNC90Z 9K RNC90Z 9K T R 2Amplificador OP-27A 13Banana hembra 2mm 7Jumper 2Condensador 1uF 2MUX1840A 4Cernox CX-1010 1Condensador 270 pF 1Condensador 27 pF 1Condensador 100nF 54Condensador 47nF 1Condensador 47uF 2

Condensador 6,8uF 3Condensador 2,2uF 2ADC7809 1Amplificador OP-42A 1Transistor BJT npn 1Diodo 1LED Rojo 1Oscilador 4MHz 1Transistor BJT npn 1Búffer Digital 2Contador de 4 bits 2

Anexo C

Worst Case Analisys

WCA del divisor de tensión WCA del amplificador de instrumentación Datos del OP-27A y de la RNC-90 WCA total

Bru

no S

aman

iego

Pág

ina

115

/06/

2007

Div

isor

de

tens

ión

Cas

o 1:

trab

ajam

os c

on u

na c

orrie

nte

de 1

uA

.

Am

plitu

d se

ñal d

e en

trada

=1

V

Am

plitu

d se

ñal d

e sa

lida=

1V

R1=

9000

ohm

s

R2=

9000

ohm

s

R3=

0oh

ms

Influ

enci

a de

la c

orrie

nte

de o

ffset

:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

de

salid

a de

bido

a I

offs

et0,

0063

0,04

50,

0500

85

Influ

enci

a de

la c

orrie

nte

de o

ffset

:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

de

salid

a de

bido

a V

offs

et0,

001

0,00

60,

0072

No

hay

divi

sor d

e te

nsió

n, p

or lo

que

se

desp

reci

an lo

s er

rore

s de

las

resi

sten

cias

, ya

que

la c

orrie

nte

es p

ráct

icam

ente

nul

a.E

rror

tota

l pre

via

calib

raci

ón d

e of

fset

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0073

0,05

100,

0573

0,00

640,

0454

0,05

06

Cas

o 2:

trab

ajam

os c

on u

na c

orrie

nte

de 1

00 n

A.

Am

plitu

d se

ñal d

e en

trada

=1

V

Am

plitu

d se

ñal d

e sa

lida=

0,1

V

R1=

9000

ohm

s

R2=

1000

ohm

s

R3=

1000

ohm

s

Sum

a ar

itmét

ica:

Sum

a cu

adrá

tica:

2·R

IV

osO=

OS

OV

V=

1 of

3

Bru

no S

aman

iego

Pág

ina

215

/06/

2007

Influ

enci

a de

la c

orrie

nte

de o

ffset

:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

de

salid

a de

bido

a I

offs

et0,

007

0,05

0,05

565

Influ

enci

a de

la c

orrie

nte

de o

ffset

:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

de

salid

a de

bido

a V

offs

et0,

010,

060,

072

Influ

enci

a de

la R

esis

tenc

ia R

1:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

020,

025

0,03

5V

alor

de

K0,

098

0,09

80,

097

-0,0

18-0

,022

-0,0

31

Influ

enci

a de

la R

esis

tenc

ia R

3:

Var

iaci

ón R

(%)

Err

or d

e sa

lida

debi

do a

R1

1m

od−

=id

eal

KKε

2·R

IV

osO=

OS

OV

V=

)1(

91

1

1

1

31

13

3

α+

+=

+=

+=

K

RRK

RR

RK

)1(

91

1

1

1

31

13

3

α+

+=

+=

+=

K

RRK

RR

RK

2 of

3

Bru

no S

aman

iego

Pág

ina

315

/06/

2007

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

020,

025

0,03

5V

alor

de

K0,

102

0,10

20,

103

0,01

80,

022

0,03

1

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0526

0,15

440,

1896

0,02

800,

0842

0,10

10

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0356

0,04

440,

0619

0,02

520,

0314

0,04

38

Var

iaci

ón R

(%)

Err

or d

e sa

lida

debi

do a

R3

Err

or to

tal i

nclu

yend

o el

err

or d

e of

fset

Err

or to

tal t

ras

calib

raci

ón d

e of

fset

Sum

a ar

itmét

ica:

Sum

a cu

adrá

tica:

Sum

a ar

itmét

ica:

Sum

a cu

adrá

tica:

3 of

3

Bru

no S

aman

iego

Pág

ina

115

/06/

2007

Am

plifi

cado

r de

inst

rum

enta

ción

El o

ffset

de

los

dos

oper

acio

nale

s de

ent

rada

se

ve a

mpl

ifica

do p

or la

gan

anci

a de

toda

la e

tapa

.G

anan

cia

tota

l de

las

etap

as:

210

Gan

anci

a de

la 1

ª eta

pa:

201+

GG

anan

cia

de la

2º e

tapa

:10

4,5

VR

2:10

00oh

ms

R3:

1000

0oh

ms

Erro

r deb

ido

a la

tens

ión

de o

ffset

de

los

oper

acio

nale

s:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

deb

ido

al o

ffset

de

los

2 op

erac

iona

les

de e

ntra

da:

0,09

330,

5600

0,71

510,

0024

0,01

470,

0187

Erro

r deb

ido

a la

cor

rient

e de

offs

et d

e lo

s op

erac

iona

les:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)E

rror

deb

ido

al o

ffset

de

los

2 op

erac

iona

les

de e

ntra

da:

0,00

310,

0222

0,03

150,

0016

0,01

110,

0158

Err

ores

tota

les

de o

ffset

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

1004

0,60

800,

7811

0,09

340,

5607

0,71

62E

stos

err

ores

ser

án c

orre

gido

s en

la c

alib

raci

ón

Erro

r deb

ido

a la

tens

ión

en m

odo

com

ún:

Erro

r deb

ido

a la

s ga

nanc

ias:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0380

0,04

750,

0665

Sum

a ar

itmét

ica:

Sum

a cu

adrá

tica:

Sup

onem

os q

ue n

o ha

y er

ror e

n m

odo

com

ún.

Err

or e

n la

gan

anci

a di

fere

ncia

l por

la 1

ªeta

pa:

La s

alid

a de

l am

plifi

cado

r ser

á de

:

Err

or d

ebid

o al

offs

et d

el o

pera

cion

al d

e sa

lida:

Err

or d

ebid

o al

offs

et d

el o

pera

cion

al d

e sa

lida:

o

OS

VVG

⋅=

ε

o

OS

VI

RG

⋅⋅

=ε

1 of

2

Bru

no S

aman

iego

Pág

ina

215

/06/

2007

G=

19

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0283

0,03

540,

0495

El e

rror

deb

ido

a la

gan

anci

a fin

ita d

e lo

s op

erac

iona

les

es:

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)-0

,001

11-0

,003

33-0

,004

13

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)-0

,000

6-0

,001

8-0

,002

3

No

se h

an te

nido

en

cuen

ta lo

s er

rore

s de

l offs

et.

Err

or B

OL(

%)

Err

or B

OL+

Tª(%

)E

rror

EO

L(%

)0,

0680

0,08

800,

1224

0,04

740,

0594

0,08

31S

uma

cuad

rátic

a:

Err

or e

n la

gan

anci

a di

fere

ncia

l por

la 2

ªeta

pa:

Err

or g

anan

cia

finita

1ªe

tapa

:

Err

or g

anan

cia

finita

2ªe

tapa

:

Sum

a ar

itmét

ica:

ααε

−⋅

=1

2(%

)

)1(

)1(

2(%

)α

αε

−⋅

+⋅

⋅=

GG

100

1)

1((%

)⋅

++

+−

=A

GG

ε

2 of

2

EADS - Astrium - CRISA 0703 WC divisor tension.xls

Tª inicial: 25Tª trabajo: 50

RNC90:RNC90:

Typ Max BOL BOL+Tº EOL10 25 uV Initial tolerance

60 uV Temperature Drift20 % Aging0 Radiation

7 35 nA Initial tolerance50 nA Temperature Drift8 % Aging

1,65 Radiation10 40 nA Initial tolerance

60 nA Temperature Drift8 % Aging

3,71 Radiation1800 1000 V/mV Initial tolerance

600 V/mV Temperature Drift-25 % Aging-64 % Radiation

0,02 %Initial tolerance + Soldering

0,005 % Temperature Drift0,01 % Aging

0 Radiation

0,035

Operacionales: Aging a 10 años a 85ºC. "Derating and end-of-live parameter drifts". ECSS-Q-60-11AOperacionales: Los valores en temperatura están cogidos del documento de diseño, a 125ºC

2ppm/ºC entre 0º y 60ªC desde 25ºC. "Derating and end-of-live parameter drifts". ECSS-Q-60-11AAging a 10años al 25% de Pn. ECSS-Q-60-11A

RNC90 Resistance(%) 0,02 0,025

10

OP27

Avo(V/mV) Rl=10k

60 68,51

10 60 72

7 50 55,65

1800 600 162

Vos(uV)

Ios(nA)

IB(nA)

1 of 1

Hoja1

Página 1

Divisor de tensión

Error total tras calibración de offsetError BOL(%) Error EOL(%)



Error total tras calibración de offsetError BOL(%) Error EOL(%)


TOTAL

Error BOL(%) Error EOL(%)Suma aritmética: 0,1037 0,1325 0,1844Suma cuadrática: 0,0537 0,0672 0,0939

Worst Case Analysis del equipo de medida de temperaturas criogénicas en corriente alterna

Error BOL+Tª(%)

Error BOL+Tª(%)

Error BOL+Tª(%)

Anexo D

Hojas de Características

Amplificador Operacional OP-27A Sensor de temperatura Cernox CX-1010 Convertidor Analógico-a-Digital ADC7809 Multiplexor MUX1840A Resistencia RNC90 Búffer digital Contador síncrono de 4 bits Tarjeta de adquisición de datos para PC

www.lakeshore.com Lake Shore Cryotronics, Inc. (614) 891-2244 fax: (614) 818-1600 e-mail: [email protected]

Sensors 43Cernox™ RTDs

CX-SD

Cernox™ thin fi lm resistance temperature sensors offer signifi cant advantages over comparable bulk or thick fi lm resistance sensors. The smaller package size of these thin fi lm sensors makes them useful in a broader range of experimental mounting schemes, and they are also available in a chip form. They are easily mounted in packages designed for excellent heat transfer, yielding a characteristic thermal response time much faster than possible with bulk devices requiring strain-free mounting. Additionally, they have been proven very stable over repeated thermal cycling and under extended exposure to ionizing radiation.

AA, BC, BG, BO, BR, CD, CO, CU, ET, LR, MT, SD

Cernox™ RTDs*

* Patent #5,363,084, Nov. 1994, “Film Resistors Having Trimmable Electrodes” and #5,367,285, Nov. 1994, “Cernox™”, “Metal Oxy-nitride Resistance Films and Methods of Making the Same,” Lake Shore Cryotronics, Inc.

Features

Low magnetic fi eld-induced errors

Temperature range of 100 mK to 420 K (model dependent)

High sensitivity at low temperatures and good sensitivity over a broad range

Excellent resistance to ionizing radiation

Bare die sensor with fast characteristic thermal response times: 1.5 ms at 4.2 K, 50 ms at 77 K

Broad selection of models to meet your thermometry needs

Excellent stability

Variety of packaging options

The Lake Shore SD Package – The Most Rugged, Versatile Package in the IndustryThe SD package, with direct sensor-to-sapphire base mounting, hermetic seal, and soldered copper leads, provides the industry’s most rugged, versatile sensors with the best sample to chip connection. Designed so heat coming down the leads bypasses the chip, it can survive several thousand hours at 420 K (depending on model) and is compatible with most ultra high vacuum applications. It can be indium soldered to samples without sensor calibration shift.

CX-1010 – the Ideal Replacement for Germanium RTDsThe CX-1010 is the fi rst Cernox™ designed to operate down to 100 mK, making it an ideal replacement for Germanium RTDs. Unlike Germanium, all Cernox models have the added advantage of being able to be used to room temperature. In addition, Cernox is offered in the incredibly robust Lake Shore SD package, giving researchers more fl exibility in sensor mounting.

Typical Cernox™ Dimensionless SensitivityTypical Cernox™ Resistance Typical Cernox™ Sensitivity

CX-AA

CX-BR


44 Sensors Cernox™ RTDs

Calibrated Accuracy4

SpecificationsStandard curve Not applicable

Recommended excitation1 20 µV (0.1 K to 0.5 K); 63 µV (0.5 K to 1 K); 10 mV or less for T > 1.2 K

Dissipation at recommended excitation Typical 10–5 W at 300 K, 10–7 W at 4.2 K, 10–13 W at 0.3 K (model and temperature dependent)

Thermal response time BC, BR, BG: 1.5 ms at 4.2 K, 50 ms at 77 K, 135 ms at 273 K; SD: 15 ms at 4.2 K, 0.25 s at 77 K, 0.8 s at 273 K; AA: 0.4 s at 4.2 K, 2 s at 77 K, 1.0 s at 273 K

Use in radiation Recommended for use in radiation envi-ronments – see Appendix B

Use in magnetic field Recommended for use in magnetic fields at low temperatures. The magneto-resistance is typically negligibly small above 30 K and not significantly affected by orientation relative to the magnetic field – see Appendix B

Reproducibility2 ±3 mK at 4.2 K1 Recommended excitation for T < 1 K based on Lake Shore calibration procedures using an AC resistance bridge – for more information refer to Appendix D and Appendix E2 Short-term reproducibility data is obtained by subjecting sensor to repeated thermal shocks from 305 K to 4.2 K

Typical Magnetic Field-Dependent Temperature Errors7 ∆T/T (%) at B (magnetic induction)

Cernox™ 1050

T(K) 2.5 T 8 T 14 T 19 T 2 1.3 3.1 3.9 5 4.2 0.1 -0.15 -0.85 -0.8 10 0.04 -0.4 -1.1 -1.5 20 0.04 0.02 -0.16 -0.2 30 0.01 0.04 0.06 0.11 77 0.002 0.022 0.062 0.11 300 0.003 0.004 0.004 0.0067 Excellent for use in magnetic fields, depending on temperature range (>2 K)

Minimum Limit Maximum Limit

Cernox™ 0.10 K3 325 K

Cernox™ HT 0.10 K3 420 K3 Model dependent

Range of Use

Typical sensor Long-term accuracy5 stability6

1.4 K ±5 mK ±25 mK

4.2 K ±5 mK ±25 mK

10 K ±6 mK ±25 mK

77 K ±16 mK ±25 mK

300 K ±40 mK ±153 mK

400 K ±65 mK —4 Bare chip sensors can only be calibrated after attaching gold wire leads – the user must remove the ball bonded leads if they are not desired (the bond pads are large enough for additional bonds)5 [(Calibration uncertainty)2 + (reproducibility)2]0.5 for more information see Appendices B, D, and E6 Long-term stability data is obtained by subjecting sensor to 200 thermal shocks from 305 K to 77 K

Temperature Response Data Table (typical)

CX-1010 CX-1030 CX-1050T(K) R8 (Ω) dR/dT (Ω/K) (T/R)·(dR/dT) R8 (Ω) dR/dT (Ω/K) (T/R)·(dR/dT) R8 (Ω) dR/dT (Ω/K) (T/R)·(dR/dT)

4.2 277.32 -32.209 -0.49 574.20 -97.344 -0.71 3507.2 -1120.8 -1.34

10 187.11 -8.063 -0.43 331.67 -19.042 -0.57 1313.5 -128.58 -0.98

20 138.79 -3.057 -0.44 225.19 -6.258 -0.56 692.81 -30.871 -0.89

30 115.38 -1.819 -0.47 179.12 -3.453 -0.58 482.88 -14.373 -0.89

77.35 70.837 -0.510 -0.56 101.16 -0.820 -0.63 205.67 -2.412 -0.91

300 30.392 -0.065 -0.65 41.420 -0.088 -0.64 59.467 -0.173 -0.87

400 (HT) — — — 34.779 -0.050 -0.57 46.782 -0.093 -0.79

420 (HT) — — — 33.839 -0.045 -0.55 45.030 -0.089 -0.77

CX-1070 CX-1080T(K) R8 (Ω) dR/dT (Ω/K) (T/R)·(dR/dT) R8 (Ω) dR/dT (Ω/K) (T/R)·(dR/dT)

4.2 5979.4 -2225.3 -1.56 — — —

10 1927.2 -214.11 -1.11 — — —

20 938.93 -46.553 -0.99 6157.5 -480.08 -1.56

30 629.90 -20.613 -0.98 3319.7 -165.61 -1.50

77.35 248.66 -3.150 -0.98 836.52 -15.398 -1.42

300 66.441 -0.201 -0.91 129.39 -0.545 -1.26

400 (HT) 51.815 -0.106 -0.81 91.463 -0.261 -1.14

420 (HT) 49.819 -0.094 -0.80 86.550 -0.231 -1.12

See Appendix G for expanded response table8 Cernox sensors do not follow a standard response curve — the listed resistance ranges are typical, but can vary widely; consult Lake Shore to choose a specific range


Sensors 45Cernox™ RTDs

Magnetic Field Dependence Data for Sample CX RTDs

Typical calibration shift after 200 thermal shocks from 305 K to 77 K for a Model CX-1030 temperature sensor (∆T = 1 mK at 4.2 K and 10 mK at 100 K).

Typical Calibration ShiftsNeutrons and Gamma Rays

Typical temperature reading errors for operation of CX-1050 sensors in magnetic fields at temperatures from 2.03 K to 286 K. “Low temperature thermometry in high magnetic fields VII. Cernox™ sensors to 32 T,” B. L. Brandt, D. W. Liu and L. G. Rubin; Rev. Sci. Instrum., Vol. 70, No. 1, 1999, pp 104-110.

AA PackageWires with the same color code are connected to the same side of the sensor (looking at epoxy seal with leads toward user)

CX-AA

CX-SD

Physical Specifications

Mass Lead type Internal Sensor materials used atmosphere

Bare Chip ≤ 3.0 mg BR: none NA Ceramic oxynitride, gold pads and (BC), (BG), BG: 2 gold sapphire substrate with Au Pt Mo (BR) BC: 2 copper back (chip in all models)

Hermetic ≈ 40 mg 2 gold-plated copper Vacuum Chip mounted on sapphire base with Ceramic alumina body and lid, Mo/Mn with nickel Package and gold plating on base and lid, (SD) Gold-tin solder as hermetic lid seal, 60/40 SnPb solder used to attach leads

Copper ≈ 390 mg 4 phosphor bronze with Helium 4 Chip mounted in a gold plated Canister HML heavy build insulation (4He) is cylindrical copper can Package attached with epoxy standard (AA) strain relief at sensor

CX-BR


46 Sensors Cernox™ RTDs

Uncalibrated sensor–Specify the model number in the left column only, for example CX-1050-SD.Calibrated sensor–Add the calibration range suffix code to the end of the model number, for example CX-1050-SD-1.4L.

Accessories available for sensorsSN-CO-C1 CO style sensor clamps for SD packageECRIT Expanded interpolation table8000 Calibration report on CD-ROMCOC-SEN Certificate of conformance

Ordering Information

See the appendices for a detailed description of:

InstallationUncalibrated sensorsSoftCal™Calibrated sensorsCalCurve™Sensor packages

For information on the packages and mounting

adapters available for Cernox™ sensors, see page 25.

To add length to sensor leads (SMOD), see page 28.

CO adapter – SD package adapter is a spring loaded clamp allowing easy sensor interchangeability

Accessories suggested for installation – see Accessories section for full descriptionsStycast® epoxyApiezon® grease90% Pb, 10% Sn solderIndium solder

VGE-7031 varnishPhosphor bronze wireManganin wireCryoCable™

Cernox™ RTD Calibration Range Suffix Codes Numeric figure is the low end of the calibration Letters represent the high end: B=40 K, D=100 K, L=325 K, M=420 K

Model number Uncal 0.1B 0.1L 0.3B 0.3D 0.3L 0.3M 1.4B 1.4D 1.4L 1.4M 4B 4D 4L 4M 20L 20M

CX-1010-AA

CX-1010-BC, -BG, -BR

CX-1010-BO, -CD, -CO, -CU, -LR, -ET, -MT, -SD

CX-1030-AA

CX-1030-BC

CX-1030-BG, -BR

CX-1030-BO, -CD, -CO, -CU, -LR, -ET, -MT, -SD

CX-1050-AA, -BC, -BO, -CD, -CO, -CU, -LR, -ET, -MT, -SD

CX-1050-BG, -BR


CX-1070-BG, -BR


CX-1080-BG, -BR

Cernox™ HT RTD

Model number Uncal 0.1B 0.1L 0.3B 0.3D 0.3L 0.3M 1.4B 1.4D 1.4L 1.4M 4B 4D 4L 4M 20L 20M

CX-1010-BG/BR-HT

CX-1010-CO/CU/SD-HT

CX-1030-BG/BR-HT

CX-1030-CO/CU/SD-HT

CX-1050-BG/BR-HT

CX-1050-CO/CU/SD-HT

CX-1070-BG/BR-HT

CX-1070-CO/CU/SD-HT

CX-1080-BG/BR-HT

CX-1080-CO/CU/SD-HT

ADD -P Add spot-welded platinum leads to the SD package for Cernox™ sensors only

1

Mem

ory

All data sheets are subject to change without notice

(858) 503-3300- Fax: (858) 503-3301 - www.maxwell.com

16-Bit Latchup Protected7809LP

©2005 Maxwell TechnologiesAll rights reserved.

Analog to Digital Converter

01.11.05 Rev 7

FEATURES:• RAD-PAK® radiation-hardened against natural • space radiation• Total dose hardness:

- > 100 krad (Si), depending upon space mission• Latch-up Protection Technology (LPTTM)• SEL converted into a reset

- Rate based on cross section and mission• Same footprint as ADS7809• Package: 24 pin RAD-PAK flat package• 100 kHz min sampling rate • ±10 V and 0 V to 5 V input range • DNL: 15-bits “No Missing Codes”• 83 dB min SINAD with 20 kHz input • Single +5 V supply operation• Utilizes internal or external reference• Serial output• Power dissipation: 132 mW max

DESCRIPTION:Maxwell Technologies’ 7809LP high-speed 16-bit analog todigital converter features a greater than 100 kilorad (Si) totaldose tolerance depending upon space mission. Using Max-well’s radiation-hardened RAD-PAK® packaging technology, the7809LP has the same footprint as ADS7809 and is latchupprotected by Maxwell Technologies’ Latchup Protection Tech-nology (LPTTM). It is a 24 pin, 16-bit sampling analog-to-digitalconverter using state-of-the-art CMOS structures. The7809LP contains a 16-bit capacitor based SAR A/D with S/H,reference, clock, interface for microprocessor use, and serialoutput drivers. The 7809LP is specified at a 100kHz samplingrate, and guaranteed over the full temperature range. Laser-trimmed scaling resistors provide various input ranges include±10 V and 0 to 5 V, while the innovative design allows opera-tion from a single +5 V supply, with power dissipation of under132 mW.

Maxwell Technologies' patented RAD-PAK® packaging technol-ogy incorporates radiation shielding in the microcircuit pack-age. It eliminates the need for box shielding while providingthe required radiation shielding for a lifetime in orbit or spacemission. In a GEO orbit, RAD-PAK® provides greater than 50krad (Si) radiation dose tolerance. This product is availablewith screening up to Maxwell Technologies self-defined ClassK.

Buffer

ComparatorSerial Data

Out

Successive Approximation Register and Control LogicClock

Internal+2.5V Ref.

20 kΩ

4 kΩ

DataClock

SerialData

20 kΩ

10 kΩ

5 kΩ

CDAC

BUSY

REF

CAP

R1IN

R2IN

R3IN

R/C CS POWER DOWN

Logic Diagram

Mem

ory

2All data sheets are subject to change without notice


16-Bit Latchup Protected Analog to Digital Converter 7809LP

01.11.05 Rev 7

TABLE 1. 7809LP PIN DESCRIPTION

PIN SYMBOL DESCRIPTION

1 R1IN Analog Input.

2 AGND1 Analog Ground. Used internally as ground reference point.



5 CAP Reference Buffer Capacitor. 2.2 µ F tantalum to ground.

6 REF Reference Input/Output. 2.2 µ F tantalum capacitor to ground.

7 AGND2 Analog Ground.

8 SB/BTC Select Straight Binary or Binary Two’s Complement data output format. If HIGH, data will be output in a Straight Binary format. If LOW, data will be output in a Binary Two’s Complement format.

9 EXT/INT Select External or Internal Clock for transmitting data. If HIGH, data will be output synchronized to the clock input on DATACLK. If LOW, a convert command will initiate the transmission of the data from the previous conversion, along with 16 clock pulses output on DATACLK.

10 DGND Digital Ground.

11 LPBIT Built In test function of the latchup protection. Drive LOW during normal operation.

12 LPSTATUS Latchup Protection Status Output. LPSTATUS when HIGH indicates latchup protection is active and output data is invalid.

13 VANA Analog Supply Input. Nominally 5V.

14 VDIG Digital Supply Input. Nominally 5V.

15 SYNC Sync Output. If EXT/INT is HIGH, either a rising edge on R/C with CS LOW or a falling edge on CS with R/C HIGH will output a pulse on SYNC synchronized to the external DATACLK.

16 DATACLK Either an input or an output depending on the EXT/INT level. Output data will be synchronized to this clock. If EXT/INT is LOW, DATACLK will transmit 16 pulses after each conversion, and then remain LOW between conversions.

17 DATA Serial Data Output. Data will be synchronized to DATACLK, with the format determined by the level of SB/BTC. In the external clock mode, after 16-bits of data, the 7809LOPO will output the level input of TAG as long as CS is LOW and R/C is HIGH. If EXT/INT is LOW, data will be valid on both the rising and falling edges of DATACLK, and between conversions DATA will stay at the level of the TAG input when the conversion was started.

18 TAG Tag input for use in external clock mode. If EXT/INT is HIGH, the digital data input on TAG will be output on DATA with a delay of 16 DATACLK pulses as long as CS is LOW and R/C is HIGH.

19 R/C Read/Convert Input. With CS LOW, a falling edge on R/C puts the internal sample/hold into the hold state and starts a conversion. When EXT/INT is LOW, this also initiates the transmission of the data results from the previous conversion. If EXT/INT is HIGH, a rising edge on R/C with CS LOW, or a falling edge on CS with R/C HIGH, transmits a pulse on SYNC and initiates the transmission of data from the previous conversion.

20 CS Chip Select. Internally OR’ed with R/C.

Mem

ory




01.11.05 Rev 7

21 BUSY Busy Output. Falls when a conversion is started, and remains LOW until the conversion is com-pleted and the data is latched into the output shift register. CS or R/C must be HIGH when BUSY rises, or another conversion will start without time for signal acquisition.

22 PWRD Power Down Input. If HIGH, conversions are inhibited and power consumption is significantly reduced. Results from the previous conversions are maintained in the output shift register.

23 LPVANA Latchup Protection Analog Supply.

24 LPVDIG Latchup Protection Digital Supply.

TABLE 2. 7809LP ABSOLUTE MAXIMUM RATINGS

PARAMETER SYMBOL MIN MAX UNIT

Analog Inputs R1INR2INR3INCAP

REF 1

1. Indefinite short to AGND2, momentarily short to VANA.

-25-25-25

VANA + 0.3

252525

AGND2 - 0.3

VVVV

Ground Voltage Differences: DGND, AGND2 -0.3 0.3 V

VANA -- 7 V

VDIG 7 V

VDIG to VANA -- 0.3 V

Specified Performance -40 85 °C

Digital Inputs -0.3 VDIG + 0.3 V

Storage Temperature TSTG -65 150 °C

TABLE 3. 7809LP DC ACCURACY SPECIFICATIONS(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER MIN TYP MAX UNIT

Integral Linearity Error-40 to 85°C

----

----

±3±5

LSB 1

Differential Linearity Error-40 to 85°C

----

----

-2, 3-1, 6

LSBLSB

No Missing Codes 2 15 -- -- Bits

Transition Noise 3 -- 1.3 -- LSB

Full Scale Error 4,5 -- -- ±0.6 %

Full Scale Error 4,5 (using ext. 2.5000 Vref) -- ±0.6 %

Full Scale Error Drift -- ±7 -- ppm/°C

TABLE 1. 7809LP PIN DESCRIPTION

PIN SYMBOL DESCRIPTION

Mem

ory




01.11.05 Rev 7

Full Scale Error Drift (using ext. 2.5000 Vref) -- ±2 -- ppm/°C

Bipolar Zero Error 4 -- -- ±10 mV

Bipolar Zero Error Drift -- ±2 -- ppm/°C

Unipolar Zero Error 4

-40 to 85°C----

----

±3±16

mVmV

Unipolar Zero Error Drift -- ±2 -- ppm/°C

Recovery to Rated Accuracy after Power Down (1 uF Capacitor to CAP)

-- 1 -- ms

Power Supply Sensitivity (VDIG = VANA = VD) 4.75 V > VD < 5.2 V-40 to 85°C

----

----

±8±32

LSBLSB

1. LSB stands for Least Significant Bit. One LSB is equal to 305 µ V.

2. Not tested.

3. Typical rms noise at worst case transitions and temperatures.

4. Measured with various fixed resistors.

5. For bipolar input ranges, full scale error is the worst case of -Full Scale or +Full Scale untrimmed deviation from ideal first and last scale code transitions, divided by the transition voltage (not divided by the full-scale range) and includes the effect of offset error. For unipolar input ranges, full scale error is the deviation of the last code transition divided by the transition voltage. It also includes the effect of offset error.

TABLE 4. DELTA LIMITS

PARAMETER VARIATION

ICC +/- 10%

TABLE 5. 7809LP DIGITAL INPUTS(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER SUBGROUPS MIN TYP MAX UNIT

VILVIHIIL, IIH

1, 2, 3 -0.32.0--

------

0.8VD + 0.3

±10

VV

µ A

TABLE 3. 7809LP DC ACCURACY SPECIFICATIONS(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER MIN TYP MAX UNIT

Mem

ory




01.11.05 Rev 7

TABLE 6. 7809LP ANALOG INPUT AND THROUGHPUT SPEED(SPECIFIED PERFORMANCE -40 TO +85°C)


Voltage Ranges 10 V, 0 V to 5 VSee Table 2.Impedance

Capacitance1

1. Guarenteed by design.

1, 2, 3 -- 35 -- pF

Conversion Time 9, 10, 11 -- 7.6 8 µ s

Complete Cycle (Acquire and Convert) 9, 10, 11 -- -- 10 µ s

Throughput Rate 2

2. Tested by application of signal.

9, 10, 11 100 -- -- kHz

TABLE 7. 7809LP AC ACCURACY SPECIFICATIONS(SPECIFIED PERFORMANCE -40 TO +85°C)


Spurious-Free Dynamic Range, fIN = 20 kHz 1

1. Guaranteed by design.

4, 5, 6 90 100 -- dB 2

2. All specifications in dB are referred to a full-scale ±10 V input.

Total Harmonic Distortion, fIN = 20 kHz 1 4, 5, 6 -- -100 -90 dB

Signal-to-Noise (Noise + Distortion) 1

fIN = 20 kHz-60 dB Input

4, 5, 683--

8830

----

dB

Signal-to-Noise 1, fIN = 20 kHz 83 88 -- dB

Full-Power Bandwidth 1,3

3. Full-Power Bandwidth defined as Full-Scale input frequency at which Signal-to-Noise (Noise + Distortion) degrades to 60 dB.

9, 10, 11 -- 250 -- kHz

TABLE 8. 7809LP SAMPLING DYNAMICS(SPECIFIED PERFORMANCE -40 TO +85°C)


Aperture Delay 9, 10, 11 -- 40 -- ns

Aperture Jitter 9, 10, 11 Sufficient to meet AC specification

Transient Response FS Step 9, 10, 11 -- 2 -- us

Overvoltage Recovery 1

1. Recovers to specified performance after 2 X FS input overvoltage.

9, 10, 11 -- 150 -- ns

Mem

ory




01.11.05 Rev 7

TABLE 9. 7809LP REFERENCE(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER CONDITIONS MIN TYP MAX UNIT

Internal Reference Voltage No Load 2.48 2.5 2.52 V

Internal Reference Source Current (Must be ext. buffer)

-- 1 -- µ A

External Reference Voltage Range for Speci-fied Linearity 1

1. Tested by application of signal.

2.3 2.5 2.7 V

External Reference Current Drain Ext. 2.5000V Ref -- -- 100 µ A

TABLE 10. 7809LP DIGITAL OUTPUTS(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER SUBGROUPS CONDITIONS MIN TYP MAX UNIT

Data FormatData CodingPipeline Delay

Serial 16-bitsBinary Two’s Complement or Straight BinaryConversion results only available after completed conversion

Data ClockInternal (Output Only When

Transmitting Data)External (Can Run Continually)

Selectable for internal or external data clock

9, 10, 11 EXT/INT LowEXT/INT High

--0.1

2.3--

--10

MHz

VOLVOH

1, 2, 3 ISINK = 1.6 mAISOURCE = 500 µ A

--4

----

0.4--

V

Leakage Current 1

1. Not tested.

1, 2, 3 High-Z State, VOUT = 0V to VDIG

-- -- ±10 µ A

Output Capacitance 1 1, 2, 3 High-Z State -- 15 -- pF

TABLE 11. 7809LP POWER SUPPLIES(SPECIFIED PERFORMANCE -40 TO +85°C)

PARAMETER SUBGROUPS CONDITIONS MIN TYP MAX UNIT

VDIG 1, 2, 3 Must be < VANA 4.75 5 5.25 V

VANA 1, 2, 3 4.75 5 5.25 V

IDIG 1, 2, 3 -- 0.3 -- mA

IANA 1, 2, 3 -- 16 -- mA

Power DissipationPWRD LOWPWRD HIGH

1, 2, 3VANA = VDIG = 5Vfs = 100 kHz

----

----

132100

mW

Mem

ory




01.11.05 Rev 7

TABLE 12. 7809LP CONTROL LINE FUNCTIONS FOR READ AND CONVERT

SPECIFIC FUNCTION CS R/C BUSY EXT/INTDATACL

KPWRD SB/BTC OPERATION

Initiate Conver-sion and Output Data using Inter-nal Clock

1 > 0

0

0

1 > 0

1

1

0

0

Output

Output

0

0

x

x

Initiates conversion “n”. Data from conversion “n-1” clocked out on DATA synchronized to 16 clock pulses output on DATA-CLK

Initiates conversion “n”. Data from conversion “n-1” clocked out on DATA synchronized to 16 clock pulses output on DATA-CLK

Initiate Conver-sion and Output Data using Exter-nal Clock

1 > 0

0

1 > 0

1 > 0

0

0

1 > 0

1

1

0 > 1

1

1

1

0

0

1

1

1

1

1

Input

Input

Input

Input

Input

0

0

x

0

0

x

x

x

x

x

Initiates conversion “n”

Initiates conversion “n”

Outputs a pulse on SYNC followed by data from con-version “n” clocked out synchronized to external DATACLK.

Outputs a pules on SYNC followed by data from con-version “n-1” clocked out synchronized to external DATACLK 1. Conversion “n” in process.

Outputs a pulse on SYNC followed by data from con-version “n-1” clocked out synchronized to external DATACLK 1. Conversion “n” in process.

Incorrect Conver-sions

0 0 0 > 1 x x 0 x CS or R/C must be HIGH or a new conversion will be initiated without time for acquisition

Power Down x

x

x

x

x

x

x

x

x

x

0

1

x

x

Analog circuitry powered. Conversion will be initi-ated without time for acquisition

Analog circuitry disabled. Data from previous con-version maintained in out-put registers

Mem

ory




01.11.05 Rev 7

Selecting Output Format

x

x

x

x

x

x

x

x

x

x

x

x

03

1

Serial data is output in Binary Two’s Comple-ment format.

Serial data is output in Straight Binary format.

1. See Figure 4 for constraints on previous data valid during conversion.

TABLE 13. 7809LP INPUT RANGE CONNECTION

ANALOG INPUT RANGECONNECT R1IN VIA 200Ω

TO

CONNECT R2IN VIA 100Ω TO

CONNECT R3IN TO IMPEDANCE

±10V VIN AGND CAP 22.9 kΩ±5V AGND VIN CAP 13.3 kΩ

±3.3V VIN VIN CAP 10.7 kΩ0V to 10V AGND VIN AGND 13.3kΩ0V to 5V AGND AGND VIN 10.0 kΩ0V to 4V VIN AGND VIN 10.7 kΩ

TABLE 14. 7809LP CONVERSION AND DATA TIMING(TA = -40 °C TO 85 °C UNLESS OTHERWISE SPECIFIED)

SYMBOL DESCRIPTION SUBGROUPS MIN TYP MAX UNIT

t1 Convert Pulse Width 9, 10, 11 40 -- 6000 ns

t2 BUSY Delay 9, 10, 11 -- -- 65 ns

t3 BUSY LOW 9, 10, 11 -- -- 8 µ s

t4 BUSY Delay after End of Conversion 9, 10, 11 -- 220 -- ns

t5 Aperture Delay 9, 10, 11 -- 40 -- ns

t6 Conversion Time 9, 10, 11 -- 7.6 8 µ s

t7 Acquisition Time 9, 10, 11 -- -- 2 µ s

t6 + t7 Throughput Time 9, 10, 11 -- 9 10 µ s

t8 R/C Low to DATACLK Delay 9, 10, 11 -- 450 -- ns

t9 DATACLK Period 9, 10, 11 -- 440 -- ns

t10 Data Valid to DATACLK HIGH Delay 9, 10, 11 20 75 -- ns

t11 Data Valid after DATACLK LOW Delay

9, 10, 11 100 125 -- ns

t12 External DATACLK 9, 10, 11 100 -- -- ns

TABLE 12. 7809LP CONTROL LINE FUNCTIONS FOR READ AND CONVERT

SPECIFIC FUNCTION CS R/C BUSY EXT/INTDATACL

KPWRD SB/BTC OPERATION

Mem

ory




01.11.05 Rev 7

t13 External DATACLK HIGH 9, 10, 11 20 -- -- ns

t14 External DATACLK LOW 9, 10, 11 30 -- -- ns

t15 DATACLK HIGH Setup Time 9, 10, 11 20 -- t12 + 5 ns

t16 R/C to CS Setup Time 9, 10, 11 10 -- -- ns

t17 SYNC Delay After DATACLK High 9, 10, 11 15 -- 35 ns

t18 Data Valid Delay 9, 10, 11 25 -- 55 ns

t19 CS to Rising Edge Delay 9, 10, 11 25 -- -- ns

t20 Data Available after CS LOW 9, 10, 11 6 -- -- µ s

TABLE 15. 7809LP CONVERSION DATA TIMING

DESCRIPTION ANALOG INPUT

DIGITAL OUTPUT

BINARY TWO’S COMPLEMENT (SB/BTC

LOW)

STRAIGHT BINARY

(SB/BTC HIGH)

BINARY CODEHEX

CODEBINARY CODE

HEX CODE

Full Scale Range

±10 ±5 ±3.33V 0V to 10V

0V to 5V 0V to 4V

Least Signifi-cant Bit (LSB)

305 µ V 153 µ V 102 µ V 153 µ V 76 µ V 61 µ V

+ Full Scale(FS - 1 LSB)

9.999695V

4.999847V

3.333231V

9.999847V

4.999924V

3.999938V

0111 1111 1111 1111

7FFF 1111 1111 1111 1111

FFFF

Midscale 0V 0V 0V 5V 2.5V 2V 0000 0000 0000 0000

0000 1000 0000 0000 0000

8000

One LSB Below Mid-scale

-305 µ V -153 µ V -102 µ V 4.999847V

2.499924V

1.999939V

1111 1111 1111 1111

FFFF 0111 1111 1111 1111

7FFF

-Full Scale -10V -5V 3.333333V

0V 0V 0V 1000 0000 0000 0000

8000 0000 0000 0000 0000

0000

TABLE 14. 7809LP CONVERSION AND DATA TIMING(TA = -40 °C TO 85 °C UNLESS OTHERWISE SPECIFIED)

SYMBOL DESCRIPTION SUBGROUPS MIN TYP MAX UNIT

Mem

ory




01.11.05 Rev 7

FIGURE 1. CONVERSION TIMING

FIGURE 2. SERIAL DATA TIMING USING INTERNAL CLOCK (CS, EXT/INT AND TAG TIED LOW)

FIGURE 3. CONVERSION AND READ TIMING WITH EXTERNAL CLOCK (EXT/INT TIED HIGH). READ AFTER CONVERSION

Mem

ory




01.11.05 Rev 7

FIGURE 4. CONVERSION AND READ TIMING WITH EXTERNAL CLOCK (EXT/INT TIED HIGH). READ DURING CONVERSION

Mem

ory




01.11.05 Rev 7

FIGURE 5. OFFSET/GAIN CIRCUITS FOR UNIPOLAR INPUT RANGES

Mem

ory




01.11.05 Rev 7

FIGURE 6. OFFSET/GAIN CIRCUITS FOR BIPOLAR INPUT RANGES

Mem

ory




01.11.05 Rev 7

LPTTM Operation

Latchup Protection Technology (LPTTM) automatically detects an increase in the supply current of the 7809LP con-verter due to a single event effect and internally cycles the power to the converter off, then on, which restores thesteady state operation of the device. A simplified block diagram of the 7809LP circuitry is shown in Figure 7. TheLPTTM circuitry consists of two power switch and current sensor blocks, an LPTTM controller block, a BIT current loadblock, and an active input protection block.

Figure 7. 7809LP Simplified Block Diagram

The power switch/current sensor blocks sense the supply current drawn by the protected device on the analog anddigital supply pins. When a threshold level is exceeded on either supply line, indicating single event induced latchup ofthe protected device, a signal is sent to the LPTTM controller block. The LPTTM controller then drives the powerswitches to an off state which removes the power supplies from the protected device. At the same time, a signal issent to open the active input protection circuits and the LPSTATUS output pin is activated. After a period of time suffi-cient to clear the latchup, the LPTTM controller drives the power switches and input protection back to the on staterestoring the operation of the protected device. The LPTBIT circuit is used during system test to electrically trigger thelatchup function by drawing current through the power switch/current sensor blocks sufficient to trigger the LPTTM pro-tection.

Mem

ory




01.11.05 Rev 7

Differences Between the 7809LP and the ADS7809

Because the 7809LP uses the ADS7809 die to perform the analog to digital conversion function, its operation and per-formance is very similar to the ADS7809 packaged part from Burr-Brown. In general the operation and application willbe the same for both parts. There are three primary differences: the operation of the supply pins, the operation of theadditional LPBIT and LPSTATUS pins, and the operation of the I/O pins when a latchup is detected.

The ADS7809 provides separate analog and digital supply pins, VANA and VDIG. These same supply pins on the7809LPRP should be connected to the analog and digital supplies. There is no limit to the capacitance that can beconnected to these pins in the system application.

The 7809LP package also provides access to the ADS7809 die supply pins with the LPVANA and LPVDIG pins. Thesignal paths between the supply input pins and the respective die supply pins are low resistance during normal deviceoperation. When an excessive supply current due to a single event latchup is sensed on either of the supply pins, theLPTTM circuit opens both paths to the die supply pins allowing the latchup condition to clear. The LPVANA and LPV-DIG pins allow access to the current sense circuitry for electrical testing at the component level and provide optimallocations for attaching supply decoupling capacitors. CAUTION: The LPVANA and LPVDIG pins must not be con-nected to the respective power supplies since this will defeat the LPTTM power switch and could result in permanentlatchup of the device during operation in a radiation environment. Electrolytic capacitors should not be connected tothese decoupling pins because the large capacitance will increase the recovery time of the 7809LP. Low ESR ceramiccapacitors should be used with a maximum of .2µ F per pin.

The LPBIT input provides a means to electrically test the LPTTM circuit. A high level on the this pin causes a presetcurrent to be drawn in addition to the normal device current through the analog and digital current sensors. If the highlevel is maintained for a sufficient duration, it will trigger the LPTTM circuit which will cycle the power to the protecteddevice. If the LPBIT remains high, the LPTTM circuit will continuously cycle the supply voltages off then on. Driving thisinput with a 10 µ s high level pulse is sufficient duration to assure the LPTTM circuit cycles the power off then on onetime only.

A high level on the LPSTATUS output indicates that the LPTTM circuit has removed power from the protected device.The LPSTATUS returns low when the power is restored. LPSTATUS can be used to generate an input to the systemdata processor indicating that an LPTTM cycle has occurred and the protected device output accuracy may not be metuntil after the respective recovery time to the event.

During the time that power is removed from the protected device, it is critical that external circuitry driving the device I/O pins does not back-drive the device supply through input protection diodes or similar integrated structures. Back-driving of the supply through the device I/O pins could contribute to an extended or even a permanent latchup condi-tion. For the ADS7809 testing has shown that for the normal signal range of operation on the analog input pins R1IN,R2IN, and R3IN, latchup will not be sustained.

In order to prevent back-driving the supply from the digital I/O pins DATA, SYNC, TAG, R/C, CS, and PWRD, the7809LP incorporates active input protection circuits. These circuits act as transmission gates in series with the digitalinputs. During normal operation, these gates are on and present low resistance connections between the packageinput pins and the respective die pins. When the LPTTM circuit detects a latchup, these gates are switched off andpresent a high resistance path between the package inputs and the die inputs. The protected I/O pins are crow barredduring the latchup. The bidirectional signal, DATACLK, is also protected by a transmission gate.

Mem

ory




01.11.05 Rev 7

Dedicated digital outputs are not similarly protected since in most applications there will be no appreciable drive signalon these outputs to back-drive the pins. Pull up resistors on these outputs should be 10 KΩ or greater to limit theback-drive current. Low on resistance, transmission gate circuits are also connected between the package pins andthe die REF and CAP pins. These gates minimize the transient loading on the external filter capacitors required onthese pins. This greatly reduces the single event recovery time of the 7809LP to full accuracy after an LPTTM cycle.

During an LPTTM cycle, all outputs of the 7809LP are invalid and unpredictable until after the functional recovery time.After the functional recovery time, data conversions occur with a degraded accuracy until the full accuracy recoverytime.

A summary of the pin differences between the ADS7809 and the 7809LP is provided in the table below.

TABLE 15. ADS7809 AND 7809LP PIN DIFFERENCES

PIN NUMBER ADS7809 7809LPRP PIN DIFFERENCE DESCRIPTION

1-10 Various Various Equivalent function to ADS7809 pins 1-10 respectively. Timing specifications change slightly (0 - 10 ns) for the 7809LPRP due to the latchup protection circuitry on ADS7809 die inputs.

15-22 Various Various Equivalent function to ADS7809 pins 11-18 respectively. Timing specifications change slightly (0 - 10 ns) for the 7809LPRP due to the latchup protection circuitry on ADS7809 die inputs.

11 -- LPBIT A built in test function of latchup protection. A TTL high level pulse for > 5 microsec-onds duration on this input will trigger latchup protection of the device. This input shall be low during normal operation.

12 -- LPSTATUS Latchup protection status output. This TTL level output is low during normal opera-tion and goes high during a 10 µ s decision time period prior to power being removed. If the latch up current does not last at least 10 µ s then LPTSTATUS will go low (inactive) after the 10 µ s decision period without power being removed. When latchup protection is triggered, this output will go high for the duration of the time that power is removed from the protected device (50 µ s). All output except LPSTATUS are invalid during the time that power is removed from the ADS7809 die. This output foes low within 1 us of the power being re-applied to the protected device. Functional operation of the device is within ~25 µ s after the LPSTATUS output returns low with degraded accuracy due to the latchup filter circuitry. Full accuracy is restored ~5 ms later. This output can be used to inform the system pro-cessor of the latchup protection trigger and the subsequent degraded accuracy in the 7809LPRP output data. Output pull-up resistors should be 10kΩ or larger on outputs. I/O pins must not be driven high while this signal is active.

13 VANA VANA Equivalent function to ADS7809 pin 19. Analog Supply Input.

14 VDIG VDIG Equivalent function to ADS7809 pin 20. Digital Supply Input.

23 -- LPVANA Latchup protected analog supply pin to the ADS7809 die. Decouple to analog ground with 0.1 µ F ceramic capacitor. Do not exceed 0.2 µ F. Do not connect to VDIG and/or VANA.

24 -- LPVDIG Latchup protected digital supply pin to the ADS7809 die. Decouple to digital ground with 0.1 µ F ceramic capacitor. Do not exceed 0.2 µ F. Do not connect to VDIG and/or VANA.

Mem

ory




01.11.05 Rev 7

Testing the 7809LPRP Latchup Protection Circuitry

The LPVANA and LPVDIG pins provide direct access to the 7809LP converter supply pins for attaching externaldecoupling capacitors to ground. These pins can also be used to test the LPTTM operation and threshold level by sink-ing a pulsed current load to ground as shown in the test circuit in Figure 8. The most accurate threshold current mea-surements are made with the ADS7809 in its lowest power state (PWRD = 5V).

The LPTTM operation and device recovery times are most easily measured using the LPBIT input to trigger protectionand recovery. Applying a 10 µ sec high duration TTL level to the LPBIT pin causes internal test currents sufficient totrigger the LPTTM circuit to be drawn through both the analog and digital supply sense circuits.

LPTTM operating characteristics are summarized in Table 16 according to the timing diagram shown in Figure 9. Dur-ing the time that the power is cycled, output signals and data from the 7809LP are invalid. The LPSTATUS signal highindicates that power is removed from the ADS7809 die. When this signal is low, power is applied to the ADS7809 die.The LPSTATUS signal is used to measure the supply recovery time. The supply recovery time interval starts when thesupply current rises (causing LPSTATUS to go high) and ends when the LPSTATUS signal stabilizes low again.

Within the functional recovery time interval (~25 µ sec after the LPTTM circuit reapplies power), the normal functionaloperation of the converter is restored with less than 5% full scale error. Additional settling time is then required toreturn to full accuracy operation. Recovery time intervals are defined which indicate the time to recover first to within 8bit accuracy, then to within 12 bit accuracy, and finally to full 16 bit accuracy. These recovery times are primarily due tothe single event and power cycling effects on the reference circuits and the settling times of their respective filtercapacitors.

TABLE 16. 7809LP LPTTM OPERATING CHARACTERISTICS

PARAMETER SYMBOL CONDITIONS TYP UNIT

Supply Threshold Current ITHR PWRD = 5V 75 mA

Protection Time TPT LPBIT = 2.4V for 5 µ s 10 µ sec

Supply Recovery Time TSR LPBIT = 2.4V for 5 µ s 50 µ sec

Functional Recovery Time TFR LPBIT = 2.4V for 5 µ s TSR + 25 µ sec

8-bit Accuracy Recovery Time T8R LPBIT = 2.4V for 5 µ s 80 µ sec

Full Accuracy Recovery Time TFAR LPBIT = 2.4V for 5 µ s 5 msec

Mem

ory




01.11.05 Rev 7

FIGURE 8. 7809LP LPTTM TEST CIRCUIT

GND

PULSE GENERATOR 2

-7.5V

GNDGND

GND

GND

+5VPULSE GENERATOR 1

GND

GND

0V20 USEC PULSEWIDTH

-VP

IS

DIGITALCONTROLANDMONITORING

.4V

2.4V

5 USEC PULSEWIDTHRT/FT < 10 NS

Q12N2369A

D2

1N4149

D11N4149

R3

50

R1

200 R2 100R3 22.9K

C12.2UF

+ C22.2UF

+

U?

7809LPRP

R1IN1

AGND12

R2IN3

R3IN4

CAP5

REF6

AGND27

SB/BTC8

EXT/INT9

DGND10

LPBIT11

LPSTATUS12

VANA13VDIG14SYNC15DATACLK16DATA17TAG18R/C19CS20BUSY21PWRD22LPVANA23LPVDIG24

C310UF

+

S1

C4

.1UF

C4

.1UF

Mem

ory




01.11.05 Rev 7

FIGURE 9. 7809LP LPTTM TIMING DIAGRAM

SUPPLY CURRENT (IS)IS (TYP)

0V

OUTPUTSVALID

ITHR

TFAR

<1/4096 F.S.

TSR

-VP

FULLACCURACY

FULL SCALE (F.S.)

LPSTATUS

CHARGE CURRENT INTO

0V

- FULL SCALE

ALL OUTPUTS

IS PEAK

TFR

0IS (TYP)

OUTPUTS

T12R

>-1/20 F.S.

PULSE GENERATOR 2

<1/256 F.S.OUTPUT DATAERROR

T8R

FULLACCURACY

<1/20 F.S.

DECOUPLING CAPACITOR

TPT

5V

PULSE GENERATOR 1

.4V

2.4V

LPBIT

INVALIDOUTPUTSVALID

Mem

ory




01.11.05 Rev 7

FIGURE 10. SEL CROSS SECTION

FIGURE 11. SEU CROSS SECTION

Mem

ory




01.11.05 Rev 7

Note: All dimensions in inches

24-PIN RAD-PAK® FLAT PACKAGE

SYMBOL DIMENSION

MIN NOM MAX

A 0.255 0.278 0.302

b 0.015 0.017 0.022

c 0.006 0.008 0.010

D -- 0.596 0.640

E 0.900 0.400 0.410

E1 -- -- 0.440

E2 0.268 0.270 0.272

E3 0.055 0.065 --

e 0.050 BSC

L 0.420 0.430 0.045

Q 0.040 0.045 0.006

S1 0.006 0.014 --

N 24

Mem

ory




01.11.05 Rev 7

Important Notice:

These data sheets are created using the chip manufacturers published specifications. Maxwell Technologies verifiesfunctionality by testing key parameters either by 100% testing, sample testing or characterization.

The specifications presented within these data sheets represent the latest and most accurate information available todate. However, these specifications are subject to change without notice and Maxwell Technologies assumes noresponsibility for the use of this information.

Maxwell Technologies’ products are not authorized for use as critical components in life support devices or systemswithout express written approval from Maxwell Technologies.

Any claim against Maxwell Technologies must be made within 90 days from the date of shipment from Maxwell Tech-nologies. Maxwell Technologies’ liability shall be limited to replacement of defective parts.

Mem

ory




01.11.05 Rev 7

Product Ordering Options

Model Number

Feature Option Details7809LP RP F X

Screening Flow

Package

Radiation Feature

Base Product Nomenclature

Multi Chip Module (MCM)1

K = Maxwell Self-Defined Class KH = Maxwell Self-Defined Class HI = Industrial (testing @ -40°C, +25°C, +85°C)E = Engineering (testing @ +25°C)

F = Flat Pack

RP = RAD-PAK® package

16-Bit Latchup Protected Analog to Digital Converter

1) Products are manufactured and screened to Maxwell Technologies self-defined Class H and Class K flows.

1

®
HS-1840ARH
File Number 4355.1Data Sheet August 1999

Rad-Hard 16 Channel CMOS Analog Multiplexer with High-Z Analog Input ProtectionThe HS-1840ARH is a radiation hardened, monolithic 16 channel multiplexer constructed with the Intersil Rad-Hard Silicon Gate, bonded wafer, Dielectric Isolation process. It is designed to provide a high input impedance to the analog source if device power fails (open), or the analog signal voltage inadvertently exceeds the supply by up to ±35V, regardless of whether the device is powered on or off. Excellent for use in redundant applications, since the secondary device can be operated in a standby unpowered mode affording no additional power drain. More significantly, a very high impedance exists between the active and inactive devices preventing any interaction. One of sixteen channel selection is controlled by a 4-bit binary address plus an Enable-Inhibit input which conveniently controls the ON/OFF operation of several multiplexers in a system. All inputs have electrostatic discharge protection.

The HS-1840ARH is processed and screened in full compliance with MIL-PRF-38535 and QML standards. The device is available in a 28 lead SBDIP and a 28 lead Ceramic Flatpack.

Specifications for Rad Hard QML devices are controlled by the Defense Supply Center in Columbus (DSCC). The SMD numbers listed here must be used when ordering.

Detailed Electrical Specifications for these devices are contained in SMD 5962-95630. A “hot-link” is provided on our homepage for downloading.http://www.intersil.com/spacedefense/space.htm

Features

• Electrically Screened to SMD # 5962-95630

• QML Qualified per MIL-PRF-38535 Requirements

• Pin-to-Pin for Intersil’s HS-1840RH and HS-1840/883S

• Improved Radiation Performance

- Gamma Dose (γ) 3 x 105RAD(Si)

• Improved rDS(ON) Linearity

• Improved Access Time 1.5µs (Max) Over Temp and Post Rad

• High Analog Input Impedance 500MΩ During Power Loss (Open)

• ±35V Input Over Voltage Protection (Power On or Off)

• Dielectrically Isolated Device Islands

• Excellent in Hi-Rel Redundant Systems

• Break-Before-Make Switching

• No Latch-Up

Pinouts

Ordering Information

ORDERING NUMBERINTERNAL

MKT. NUMBERTEMP. RANGE

(oC)

5962F9563002QXC HS1-1840ARH-8 -55 to 125

5962F9563002QYC HS9-1840ARH-8 -55 to 125

5962F9563002V9A HS0-1840ARH-Q 25

5962F9563002VXC HS1-1840ARH-Q -55 to 125

5962F9563002VYC HS9-1840ARH-Q -55 to 125

HS1-1840ARH/PROTO HS1-1840ARH/PROTO -55 to 125

HS9-1840ARH/PROTO HS9-1840ARH/PROTO -55 to 125

HS1-1840ARH (SBDIP) CDIP2-T28TOP VIEW

HS9-1840ARH (FLATPACK) CDFP3-F28TOP VIEW

+VS

NC

NC

IN 16

IN 15

IN 14

IN 13

IN 12

IN 11

IN 10

IN 9

GND

(+5VS) VREF

ADDR A3

OUT

IN 8

IN 7

IN 6

IN 5

IN 3

IN 1

ENABLE

ADDR A0

ADDR A1

ADDR A2

-VS

IN 4

IN 2

28

27

26

25

24

23

22

21

20

19

18

17

16

15

1

2

3

4

5

6

7

8

9

10

11

12

13

14

1

2

3

4

5

6

7

8

9

10

11

12

13

14

28

27

26

25

24

23

22

21

20

19

18

17

16

15

+VSNC

NC

IN 16

IN 15

IN 14

IN 13

IN 12

IN 11

IN 10

IN 9

GND

(+5VS) VREFADDR A3

OUT

-VSIN 8

IN 7

IN 6

IN 5

IN 4

IN 3

IN 2

IN 1

ENABLE

ADDR A0

ADDR A1

ADDR A2

CAUTION: These devices are sensitive to electrostatic discharge; follow proper IC Handling Procedures.1-888-INTERSIL or 321-724-7143 | Intersil (and design) is a registered trademark of Intersil Americas Inc.

Copyright © Intersil Americas Inc. 2002. All Rights Reserved

HS-1840ARH

Functional Diagram

P

EN

IN 1

OUT

IN 16

DIGITALADDRESS

DECODERSADDRESS INPUTBUFFER AND

LEVEL SHIFTER

MULTIPLEXSWITCHES

A0

A1

A2

P

A3

1

16

TRUTH TABLE

A3 A2 A1 A0 EN “ON” CHANNEL

X X X X H None

L L L L L 1

L L L H L 2

L L H L L 3

L L H H L 4

L H L L L 5

L H L H L 6

L H H L L 7

L H H H L 8

H L L L L 9

H L L H L 10

H L H L L 11

H L H H L 12

H H L L L 13

H H L H L 14

H H H L L 15

H H H H L 16

2

HS-1840ARH

Burn-In/Life Test Circuits

NOTES:

VS+ = +15.5V ±0.5V, VS- = -15.5V ±0.5V.

R = 1kΩ ±5%.

C1 = C2 = 0.01µF ±10%, 1 each per socket, minimum.

D1 = D2 = 1N4002, 1 each per board, minimum.

Input Signals: square wave, 50% duty cycle, 0V to 15V peak ±10%.

F1 = 100kHz; F2 = F1/2; F3 = F1/4; F4 = F1/8; F5 = F1/16.

FIGURE 1. DYNAMIC BURN-IN AND LIFE TEST CIRCUIT

NOTES:

R = 1kΩ ±5%, 1/4W.

C1 = C2 = 0.01µF minimum, 1 each per socket, minimum.

VS+ = 15.5V ±0.5V, VS- = -15.5V ±0.5V, VR = 15.5 ±0.5V.

FIGURE 2. STATIC BURN-IN TEST CIRCUIT

NOTES:

1. The above test circuits are utilized for all package types.

2. The Dynamic Test Circuit is utilized for all life testing.

Irradiation CircuitHS-1840ARH

NOTE:

3. All irradiation testing is performed in the 28 lead CERDIP package.

R

R

GND

+VS

R

28

27

26

25

24

23

22

21

20

19

18

17

16

15

1

2

3

45

6

7

8

9

10

1112

13

14F4 F3

F1

F5

F2

-VS

1011121314

2827262524232221201918171615

123456789

R

R

R

GND

VR

+VS

R-VS

28

27

26

25

24

23

22

21

20

19

18

17

16

15

1kΩ

+15V

+1V

+5V

NC

NC

-15V

1

2

3

4

5

6

7

8

9

10

11

12

13

14

3

HS-1840ARH

Die Characteristics

DIE DIMENSIONS:

(2820µm x 4080µm x 483µm ±25.4µm)111 mils x 161 mils x 19 mils ±1 mil

INTERFACE MATERIALS:

Glassivation:

Type: PSG (Phosphorus Silicon Glass)Thickness: 8.0kÅ ±1kÅ

Top Metallization:

Type: AlSiCuThickness: 16.0kÅ ±2kÅ

Backside Finish:

Silicon

ASSEMBLY RELATED INFORMATION:

Substrate Potential:

Unbiased (DI)

ADDITIONAL INFORMATION:

Worst Case Current Density:

Modified SEM

Transistor Count:

407

Process:

Radiation Hardened Silicon Gate,Bonded Wafer, Dielectric Isolation

Metallization Mask LayoutHS-1840ARH

IN7

IN6

IN5

IN4

IN3

IN2

IN1

ENABLE

A0

A1

A2

A3

VREF

GND

IN8

-V

OUT

+V

IN16

IN15

IN14

IN13

IN12

IN11

IN10 IN

9

4

For technical questions in the Americas, contact [email protected] technical questions in Asia/Japan/Europe/Africa/Israel, contact [email protected]

Document Number: 63007Revision 02-Mar-05

www.vishay.com84

Military Established ReliabilityVishay Foil Resistors

TH

RO

UG

H H

OL

E

• ISRAEL: [email protected] • FRANCE/SWITZERLAND/SOUTHERN EUROPE: [email protected] • AMERICAS: [email protected]• ASIA/JAPAN: [email protected] • UK/HOLLAND/SCANDINAVIA: [email protected] • GERMANY/CZECH REPUBLIC/AUSTRIA: [email protected]

SALES

Bulk Metal® Foil TechnologyRNC90Y and RNC90Z to MIL-PRF-55182/9

FEATURES

• QPL product with established reliability.

• Best Load Life Stability: ± 0.05%∆R for 2,000 hrs. @ + 125°C

• Best TCR: ± 2.0ppm/°C (– 55°C to + 175°C)

• Best Shelf Life: 0.0025% (25ppm) for 1 year

• Best Thermal EMF: 0.1µV/°C

• Qualified Resistance Range: 4.99 Ω to 121KΩ [RNC90Y]100 Ω to 121KΩ [RNC90Z]

• Resistance Tolerance: to ± 0.005%

• Specially conditioned non-QPL resistors available.See data sheet “Improved Performence Tested.”

NOTES:1. Maximum TCR spread from nominal (Vishay maximum TCR): spread is defined as the 3σ (99.73% of a production lot) limit of a nominal

Gaussian distribution which is within a band centered on the nominal curve. TCR is somewhat higher for resistance values < 80ohms,consult Vishay Applications Engineering.

2. Load life ∆R Maximum can be reduced by 80% through a screening procedure. Consult Vishay Applications Engineering for details.3. Inductance (L) due mainly to the leads.4. Not to exceed power rating of resistor.5. µV/°C relates to EMF due to lead temperature differences and µV/watt due to power applied to the resistor.6. Maximum is 1.0% A.Q.L. standard for all specifications except TCR. Typical is a designers reference which represents that 85% of the

units supplied, over a long period of time, will be at least the figure shown or better.

Vishay Military Established Reliability resistors are availablein resistance values from 4.99 ohms through 121Kohms andfor tolerances from ± 0.005% to ± 1.0%. The same resistorsare also available as a non-qualified product for customersdesiring higher or lower resistance values and the same orbetter performance capabilities. (See Table 2.) Both thequalified and the non-qualified version are manufactured onthe same production line facilities and are subjected to thesame process, lot control, conditioning, and GRP A (100%)screening. Qualified versions receive additional MIL Group Band C testing.

TABLE 1 - SPECIFICATIONS COMPARISONSPECIFICATION RNC90Y (QUALIFIED) RNC90Z (QUALIFIED) S555 (NON-QUALIFIED) Z555 (NON-QUALIFIED)

MIL-PRF-55182/9 MIL-PRF-55182/9 VISHAY PERFORMANCE VISHAY PERFORMANCECHARACTERISTIC Y LIMITS CHARACTERISTIC Z LIMITS LIMITS 6 LIMITS 6

Temperature Coefficient ± 5ppm/°C ± 2ppm/°C ± 5ppm/°C 1 ± 2ppm/°C1

of Resistance (– 55°C to + 125°C) (– 55°C to + 175°C) (– 55°C to + 125°C) (– 55°C to + 125°C)± 10ppm/°C(+ 125°C to + 175°C)

Resistance Range 4.99Ω to 121KΩ 100Ω to 121KΩ 1Ω to 150KΩ 4.99Ω to 121KΩ

Failure Rate Level R Level R Not Specified Not Specified

Load-Life Stability0.3W @ +125°Cat 2,000 Hours ± 0.05% Maximum ∆R ± 0.05% Maximum ∆R ± 0.015% Maximum ∆R2 ± 0.015% Maximum ∆R2

at 10,000 Hours ± 0.5% Maximum ∆R ± 0.5% Maximum ∆R ± 0.05% Maximum ∆R 2 ± 0.05% Maximum ∆R 2

Current Noise Not Specified Not Specified – 40dB Minimum – 40dB Minimum

High-Frequency OperationRise-Decay Time Not Specified Not Specified 1.0ns at 1KΩ 1.0ns at 1KΩInductance 3 (L) Not Specified Not Specified 0.1µH Maximum 0.1µH Maximum

0.08µH Typical 0.08µH TypicalCapacitance (C) Not Specified Not Specified 1.0pF Maximum 1.0pF Maximum

0.5pF Typical 0.5pF TypicalReactance Not Specified Not Specified < 1% < 1%

Voltage Coefficient 0.0005%/V 0.0005%/V 0.0001%/V 0.0001%/V

Working Voltage 4 300 Volts Maximum 300 Volts Maximum 300 Volts Maximum 300 Volts Maximum

Thermal EMF 5 Not Specified Not Specified 0.1µV/°C Maximum 0.1µV/°C Maximum1µV/watt Maximum 1µV/watt Maximum

Product may notbe to scale


www.vishay.com85



TH

RO

UG

H H

OL

E


SALES

TABLE 2 - MODEL SELECTION

FIGURE 2 - POWER DERATING CURVE

MODEL RESISTANCE STANDARD RESISTANCE FAILURE AMBIENT AVERAGE DIMENSIONSNUMBER RANGE TOLERANCE RATE POWER RATING WEIGHT

(Ω) TIGHTEST % LOOSEST % @ + 70°C @ + 125°C IN GRAMS inches mm

30.1 to 121K ± 0.005 ± 1.0 SeeRNC90Y 16.2 to 30.0 ± 0.05 ± 1.0 Table 5 0.6 Watts 0.3 Watts 0.6

4.99 to 16.0 ± 0.1 ± 1.0

RNC90Z 100 TO 121K ± 0.01 ± 1.0 See Table 5 0.6 Watts 0.3 Watts 0.6

30.1 to 121K ± 0.005 ± 1.0 W: 0.105 ± 0.010 2.67 ± 0.2520 to < 30.1 ± 0.01 ± 1.0 L: 0.300 ± 0.010 7.62 ± 0.25

S555 5 to < 20 ± 0.05 ± 1.0 ––––– 0.6 Watts 0.3 Watts 0.6 H: 0.326 ± 0.010 8.28 ± 0.25(NON QPL) 2 to < 5 ± 0.1 ± 1.0 ST: 0.015 ± 0.005 0.381 ± 0.13

1 to < 2 ± 0.5 ± 1.0 SW: 0.040 ± 0.005 1.02 ± 0.13LL: 1.000 ± 0.125 25.4 ± 3.18

> 121K to 150K ± 0.005 ± 1.0 ––––– 0.4 Watts 0.2 Watts 0.6 LS: 0.150 ± 0.005 3.81 ± 0.13

Z555 30.1 to 121K ± 0.005 ± 1.0(NON QPL) 20 to < 30.1 ± 0.01 ± 1.0 ––––– 0.6 Watts 0.3 Watts 0.6

4.99 to < 20R ± 0.05 ± 1.0

RNC90Y and RNC90Z Military Approved Resistors

LS

Jan Designator(Not Present IfNon-Qualified)

VISHAY18612

XXXXX J

ST

H

L

Mfr. Code

W

ResistanceValue CodeXXXXX

100R01B R

LLSW

ManufacturersIdentificationNumber

Model Number

Failure Rate Code (Not Present If Non-Qualified)

ResistanceTolerance

Code

Lead Material#22 AWG(0.025 Dia.)Solder CoatedCopper

AFactory

98Year

11Week

200

150

100

50

0–50 –25 0 +25 +50 +75 +100 +125 +150 +175

Ambient Temperature °C

Per

cen

t o

f R

ated

Po

wer

+70°C

Rated Power


FIGURE 3 - IMPRINTING AND DIMENSIONS

Front View Side View Rear View

- 55 25 125 175

+ 300+ 200

- 200- 300

Temperature (°C)Specification ± 2ppm/°C

FIGURE 1 - COMPARISON OF RNC90Y TO RNC90Z TEMPERATURE COEFFICIENT OF RESISTANCE

+ 500

- 500

- 55 25 125 175

+ 400

0

- 400

+ 1000

- 1000

∆R/R

(pp

m)

Temperature (°C)Specification ± 5ppm/°C ± 10ppm/°C

+ 1000

- 1000

+ 1000 + 1000

- 1000- 1000

RNC90Y RNC90Z

∆R/R

(pp

m)

+ 1600

- 160



www.vishay.com86


TH

RO

UG

H H

OL

E


SALES

Example: RNC90YOR

RNC90Z 100R01 B R

MODEL NO. RESISTANCE VALUE TOLERANCE CODE LIFE FAILURE RATE CODE(QUALIFIED VERSIONS ONLY)

TABLE 3 - ORDERING INFORMATION RNC90Y/RNC90Z SERIES

TOLERANCE SYMBOL

± 0.005% V

± 0.01% T

± 0.05% A

± 0.1% B

± 0.5% * D

± 1.0% * F

TABLE 5 - LIFE FAILURE RATE (LFR)

CAGE #18612

"Commercial and Government Entity"Formerly "FSCM".

*± 0.5% and ± 1.0% resistors available only in standard values perMIL-PRF-55182


TABLE 4 - STANDARD RESISTANCE TOLERANCE AND SYMBOLS FOR RNC90Y AND RNC90Z MODEL FAILURE RATE

RNC90Y M, P, R

RNC90Z M, P, R

Failure rate code: SYMBOL LFR

M 1.0%

P 0.1%

R 0.01%

Please specify Vishay RNC90Y and RNC90Z Series Resistors as follows: (See Table 2, 4 and 5 for further details.)

Resistance value, in ohms, is expressed by a series of 6 characters, 5 of which represent significant digits while the 6th is a dualpurpose letter that designates both the multiplier and the location of the decimal point.

For Military approved resistors with improved performance testing a unique 3XXXXX part number will be assigned.

RESISTANCE LETTER MULTIPLIERRANGE DESIGNATOR FACTOR EXAMPLE

1Ω to < 1KΩ R x 1 100R01 = 100.01Ω1KΩ to 121KΩ K x 103 15K231 = 15,231Ω

Note: The S555 and Z555 non-qualified versions are ordered by specifying model RNC90Y or RNC90Z without specifying a failure ratecode

54AC/74AC244 • 54ACT/74ACT244Octal Buffer/Line Driver with TRI-STATE ® OutputsGeneral DescriptionThe ’AC/’ACT244 is an octal buffer and line driver designedto be employed as a memory address driver, clock driver andbus-oriented transmitter/receiver which provides improvedPC board density.

Featuresn ICC and IOZ reduced by 50%n TRI-STATE outputs drive bus lines or buffer memoryaddress registers

n Outputs source/sink 24 mAn ’ACT244 has TTL-compatible inputsn Standard Military Drawing (SMD)— ’AC244: 5962-87552— ’ACT244: 5962-87760

Ordering Code: See Section 0

Commercial Military Package Package Description

Number

74AC244PC N20A 20-Lead Molded Dual-In-Line (0.300" Wide)

74AC244SC (Note 1) M20B 20-Lead Molded Small Outline (0.300" Wide), JEDEC

74AC244SJ (Note 1) M20D 20-Lead Molded Small Outline, EIAJ

74AC244MTC (Note 1) MTC20 20-Lead Molded Thin Shrink Small Outline Package,JEDEC

74ACT244PC N20A 20-Lead Molded Dual-In-Line (0.300" Wide)

74ACT244SC (Note 1) M20B 20-Lead Molded Small Outline (0.300" Wide), JEDEC

74ACT244SJ (Note 1) M20D 20-Lead Molded Small Outline, EIAJ

74ACT244MTC (Note 1) MTC20 20-Lead Molded Thin Shrink Small Outline Package,JEDEC

74ACT244MSA (Note 1) MSA20 20-Lead Molded Small Shrink Outline Package,(EIAJ SSOP)

54AC244DM (Note 2) J20A 20-Lead Ceramic Dual-In-Line

54AC244FM (Note 2) W20A 20-Lead Cerpak

54AC244LM (Note 2) E20A 20-Lead Ceramic Leadless Chip Carrier, Type C

54ACT244DM (Note 2) J20A 20-Lead Ceramic Dual-In-Line

54ACT244FM (Note 2) W20A 20-Lead Cerpak

54ACT244LM (Note 2) E20A 20-Lead Ceramic Leadless Chip Carrier, Type C

Note 1: Devices also available in 13" Tape and Reel. Use suffix SCX, SJX, and MTCX.

Note 2: Military grade device with environmental and burn-in processing, use suffix DMQB, FMQB and LMQB.

TRI-STATE® is a registered trademark of National Semiconductor Corporation.FACT™ is a trademark of National Semiconductor Corporation.

April 1997

54AC/74A

C244

•54A

CT/74A

CT244

OctalB

uffer/LineDriver

with

TRI-S

TATEOutputs

54AC/74A

C244

© 1997 National Semiconductor Corporation DS009943 www.national.com 1

PrintDate=1997/04/23 PrintTime=08:21:41 5647 ds009943 Rev. No. 1Proof 1

DSXXX

Logic Symbol Pin Names Description

OE1, OE2 TRI-STATE Output Enable Inputs

I0–I7 Inputs

O0–O7 Outputs

Connection Diagrams

Truth TablesInputs Outputs

OE1 In (Pins 12, 14, 16, 18)

L L L

L H H

H X Z

H = HIGH Voltage LevelL = LOW Voltage Level

Inputs Outputs

OE2 In (Pins 3, 5, 7, 9)

L L L

L H H

H X Z

X = ImmaterialZ = High Impedance

IEEE/IEC

DS009943-1

Pin Assignment for DIP,Flatpak, SSOP, SOIC and TSSOP

DS009943-2

Pin Assignment for LCC

DS009943-3


www.national.com 2

Absolute Maximum Ratings (Note 3)

If Military/Aerospace specified devices are required,please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage (VCC) −0.5V to +7.0VDC Input Diode Current (IIK)VI = −0.5V −20 mAVI = VCC + 0.5V +20 mA

DC Input Voltage (VI) −0.5V to VCC + 0.5VDC Output Diode Current (IOK)VO = −0.5V −20 mAVO = VCC + 0.5V +20 mA

DC Output Voltage (VO) −0.5V to VCC + 0.5VDC Output Sourceor Sink Current (IO) ±50 mA

DC VCC or Ground Currentper Output Pin (ICC or IGND) ±50 mA

Storage Temperature (TSTG) −65˚C to +150˚CJunction Temperature (TJ)CDIP 175˚CPDIP 140˚C

Recommended OperatingConditionsSupply Voltage (VCC)’AC 2.0V to 6.0V’ACT 4.5V to 5.5V

Input Voltage (VI) 0V to VCCOutput Voltage (VO) 0V to VCCOperating Temperature (TA)74AC/ACT −40˚C to +85˚C54AC/ACT −55˚C to +125˚C

Minimum Input Edge Rate (∆V/∆t)’AC DevicesVIN from 30% to 70% of VCCVCC @ 3.3V, 4.5V, 5.5V 125 mV/ns

Minimum Input Edge Rate (∆V/∆t)’ACT DevicesVIN from 0.8V to 2.0VVCC @ 4.5V, 5.5V 125 mV/ns

Note 3: Absolute maximum ratings are those values beyond which damageto the device may occur. The databook specifications should be met, withoutexception, to ensure that the system design is reliable over its power supply,temperature, and output/input loading variables. National does not recom-mend operation of FACT™ circuits outside databook specifications.

DC Characteristics for ’AC Family Devices74AC 54AC 74AC

Symbol Parameter V CC TA = +25˚C TA = TA = Units Conditions

(V) −55˚C to +125˚C −40˚C to +85˚C

Typ Guaranteed Limits

VIH Minimum High 3.0 1.5 2.1 2.1 2.1 VOUT = 0.1V

Level Input 4.5 2.25 3.15 3.15 3.15 V or VCC − 0.1V

Voltage 5.5 2.75 3.85 3.85 3.85

VIL Maximum Low 3.0 1.5 0.9 0.9 0.9 VOUT = 0.1V

Level Input 4.5 2.25 1.35 1.35 1.35 V or VCC − 0.1V

Voltage 5.5 2.75 1.65 1.65 1.65

VOH Minimum High 3.0 2.99 2.9 2.9 2.9 IOUT = −50 µA

Level Output 4.5 4.49 4.4 4.4 4.4 V

Voltage 5.5 5.49 5.4 5.4 5.4

(Note 4)VIN = VIL or VIH

3.0 2.56 2.4 2.46 −12 mA

4.5 3.86 3.7 3.76 V IOH −24 mA

5.5 4.86 4.7 4.76 −24 mA

VOL Maximum Low 3.0 0.002 0.1 0.1 0.1 IOUT = 50 µA

Level Output 4.5 0.001 0.1 0.1 0.1 V

Voltage 5.5 0.001 0.1 0.1 0.1


3.0 0.36 0.50 0.44 12 mA

4.5 0.36 0.50 0.44 V IOL 24 mA

5.5 0.36 0.50 0.44 24 mA

IIN Maximum Input 5.5 ±0.1 ±1.0 ±1.0 µA VI = VCC, GND

Leakage Current

3 www.national.com


DC Characteristics for ’AC Family Devices (Continued)

74AC 54AC 74AC


(V) −55˚C to +125˚C −40˚C to +85˚C


IOZ Maximum VI (OE) = VIL, VIHTRI-STATE 5.5 ±0.25 ±5.0 ±2.5 µA VI = VCC, VGNDCurrent VO = VCC, GND

IOLD (Note 5) MinimumDynamic OutputCurrent

5.5 50 75 mA VOLD = 1.65V Max

IOHD 5.5 −50 −75 mA VOHD = 3.85V Min

ICC Maximum Quiescent 5.5 4.0 80.0 40.0 µA VIN = VCCSupply Current or GND

Note 4: All outputs loaded; thresholds on input associated with output under test.

Note 5: Maximum test duration 2.0 ms, one output loaded at a time.

Note 6: IIN and ICC @ 3.0V are guaranteed to be less than or equal to the respective limit @ 5.5V VCC.

Note 7: ICC for 54AC @ 25˚C is identical to 74AC @ 25˚C.

DC Characteristics for ’ACT Family Devices74ACT 54ACT 74ACT


(V) −55˚C to +125˚C −40˚C to +85˚C


VIH Minimum High Level 4.5 1.5 2.0 2.0 2.0 V VOUT = 0.1V

Input Voltage 5.5 1.5 2.0 2.0 2.0 or VCC − 0.1V

VIL Maximum Low Level 4.5 1.5 0.8 0.8 0.8 V VOUT = 0.1V

Input Voltage 5.5 1.5 0.8 0.8 0.8 or VCC − 0.1V

VOH Minimum High Level 4.5 4.49 4.4 4.4 4.4 V IOUT = −50 µA

Output Voltage 5.5 5.49 5.4 5.4 5.4


4.5 3.86 3.70 3.76 V IOH −24 mA

5.5 4.86 4.70 4.76 −24 mA

VOL Maximum Low Level 4.5 0.001 0.1 0.1 0.1 V IOUT = 50 µA

Output Voltage 5.5 0.001 0.1 0.1 0.1


4.5 0.36 0.50 0.44 V IOL 24 mA

5.5 0.36 0.50 0.44 24 mA

IIN Maximum Input LeakageCurrent

5.5 ±0.1 ±1.0 ±1.0 µA VI = VCC, GND

IOZ Maximum TRI-STATE 5.5 ±0.25 ±5.0 ±2.5 µA VI = VIL, VIHCurrent VO = VCC, GND

ICCT Maximum 5.5 0.6 1.6 1.5 mA VI = VCC − 2.1V

ICC/Input

IOLD (Note 9) MinimumDynamic OutputCurrent

5.5 50 75 mA VOLD = 1.65V Max

IOHD 5.5 −50 −75 mA VOHD = 3.85V Min

ICC Maximum Quiescent 5.5 4.0 80.0 40.0 µA VIN = VCCSupply Current or GND

Note 8: All outputs loaded; thresholds on input associated with output under test.

Note 9: Maximum test duration 2.0 ms, one output loaded at a time.


www.national.com 4

DC Characteristics for ’ACT Family Devices (Continued)

Note 10: ICC for 54ACT @ 25˚C is identical to 74ACT @ 25˚C.

AC Electrical CharacteristicsSee Section 0 for waveforms

74AC 54AC 74AC

VCC TA = +25˚C TA = −55˚C TA = −40˚C Fig.

Symbol Parameter (Note 11) C L = 50 pF to +125˚C to +85˚C Units No.

(V) CL = 50 pF CL = 50 pF

Min Typ Max Min Max Min Max

tPLH Propagation Delay 3.3 2.0 6.5 9.0 1.0 12.5 1.5 10.0 ns kk-kk

Data to Output 5.0 1.5 5.0 7.0 1.0 9.5 1.0 7.5

tPHL Propagation Delay 3.3 2.0 6.5 9.0 1.0 12.0 2.0 10.0 ns kk-kk

Data to Output 5.0 1.5 5.0 7.0 1.0 9.0 1.0 7.5

tPZH Output Enable Time 3.3 2.0 6.0 10.5 1.0 11.5 1.5 11.0 ns kk-kk

5.0 1.5 5.0 7.0 1.0 9.0 1.5 8.0

tPZL Output Enable Time 3.3 2.5 7.5 10.0 1.0 13.0 2.0 11.0 ns kk-kk

5.0 1.5 5.5 8.0 1.0 10.5 1.5 8.5

tPHZ Output Disable Time 3.3 3.0 7.0 10.0 1.0 12.5 1.5 10.5 ns kk-kk

5.0 2.5 6.5 9.0 1.0 10.5 1.0 9.5

tPLZ Output Disable Time 3.3 2.5 7.5 10.5 1.0 13.0 2.5 11.5 ns kk-kk

5.0 2.0 6.5 9.0 1.0 11.0 2.0 9.5

Note 11: Voltage Range 3.3 is 3.3V ±0.3V

Voltage Range 5.0 is 5.0V ±0.5V

AC Electrical CharacteristicsSee Section 0 for waveforms

74ACT 54ACT 74ACT

VCC TA = +25˚C TA = −55˚C TA = −40˚C Fig.

Symbol Parameter (Note 12) C L = 50 pF to +125˚C to +85˚C Units No.

(V) CL = 50 pF CL = 50 pF


tPLH Propagation Delay 5.0 2.0 6.5 9.0 1.0 10.0 1.5 10.0 ns kk-kk

Data to Output

tPHL Propagation Delay 5.0 2.0 7.0 9.0 1.0 10.0 1.5 10.0 ns kk-kk

Data to Output

tPZH Output Enable Time 5.0 1.5 6.0 8.5 1.0 9.5 1.0 9.5 ns kk-kk

tPZL Output Enable Time 5.0 2.0 7.0 9.5 1.0 11.0 1.5 10.5 ns kk-kk

tPHZ Output Disable Time 5.0 2.0 7.0 9.5 1.0 11.0 1.5 10.5 ns kk-kk

tPLZ Output Disable Time 5.0 2.5 7.5 10.0 1.0 11.5 2.0 10.5 ns kk-kk

Note 12: Voltage Range 5.0 is 5.0V ±0.5V

CapacitanceSymbol Parameter Typ Units Conditions

CIN Input Capacitance 4.5 pF VCC = OPEN

CPD Power Dissipation 45.0 pF VCC = 5.0V

Capacitance

5 www.national.com


DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

DSXXX

Ordering InformationThe device number is used to form part of a simplified purchasing code where the package type and temperature range aredefined as follows:

DS009943-5


BookExtractEnd

www.national.com 6

Physical Dimensions inches (millimeters)

20-Terminal Ceramic Leadless Chip Carrier (L)NS Package Number E20A

20-Lead Ceramic Dual-In-Line Package (D)NS Package Number J20A

7 www.national.com


Physical Dimensions inches (millimeters) (Continued)

20-Lead Small Outline Integrated Circuit (S)NS Package Number M20B

20-Lead Plastic EIAJ SSOP (MSA)NS Package Number MSA20


www.national.com 8


20-Lead Molded Thin Shrink Small Outline Package, JEDECNS Package Number MTC20

20-Lead Plastic Dual-In-Line Package (P)NS Package Number N20A

9 www.national.com



LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORTDEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONALSEMICONDUCTOR CORPORATION. As used herein:1. Life support devices or systems are devices or sys-

tems which, (a) are intended for surgical implant intothe body, or (b) support or sustain life, and whose fail-ure to perform when properly used in accordancewith instructions for use provided in the labeling, canbe reasonably expected to result in a significant injuryto the user.

2. A critical component in any component of a life supportdevice or system whose failure to perform can be rea-sonably expected to cause the failure of the life supportdevice or system, or to affect its safety or effectiveness.

National SemiconductorCorporation1111 West Bardin RoadArlington, TX 76017Tel: 1(800) 272-9959Fax: 1(800) 737-7018

www.national.com

National SemiconductorEurope

Fax: (+49) 0-180-530 85 86Email: [email protected]

Deutsch Tel: (+49) 0-180-530 85 85English Tel: (+49) 0-180-532 78 32Français Tel: (+49) 0-180-532 93 58Italiano Tel: (+49) 0-180-534 16 80

National SemiconductorHong Kong Ltd.13th Floor, Straight Block,Ocean Centre, 5 Canton Rd.Tsimshatsui, KowloonHong KongTel: (852) 2737-1600Fax: (852) 2736-9960

National SemiconductorJapan Ltd.Tel: 81-043-299-2308Fax: 81-043-299-2408

20-Lead Ceramic Flatpak (F)NS Package Number W20A

54AC/74A

C244•54ACT/74ACT244

OctalBuffer/LineDriver

with

TRI-S

TATE

Outputs

10


National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

TL/F/9931

54A

C/74A

C161

#54A

CT/74A

CT161

Synchro

nous

Pre

setta

ble

Bin

ary

Counte

r

April 1993

54AC/74AC161 # 54ACT/74ACT161Synchronous Presettable Binary Counter

General DescriptionThe ’AC/’ACT161 are high-speed synchronous modulo-16

binary counters. They are synchronously presettable for ap-

plication in programmable dividers and have two types of

Count Enable inputs plus a Terminal Count output for versa-

tility in forming synchronous multistage counters. The ’AC/

’ACT161 has an asynchronous Master Reset input that

overrides all other inputs and forces the outputs LOW.

FeaturesY ICC reduced by 50%Y Synchronous counting and loadingY High-speed synchronous expansionY Typical count rate of 125 MHzY Outputs source/sink 24 mAY ’ACT161 has TTL-compatible inputsY Standard Military Drawing (SMD)

Ð ’AC161: 5962-89561

Ð ’ACT161: 5962-89848

Logic Symbols

TL/F/9931–1

IEEE/IEC

TL/F/9931–2

Connection Diagrams

Pin Assignment

for DIP, Flatpak and SOIC

TL/F/9931–3

Pin Assignment

for LCC

TL/F/9931–4

Pin Names Description

CEP Count Enable Parallel Input

CET Count Enable Trickle Input

CP Clock Pulse Input

MR Asynchronous Master Reset Input

P0–P3 Parallel Data Inputs

PE Parallel Enable Inputs

Q0–Q3 Flip-Flop Outputs

TC Terminal Count Output

TRI-STATEÉ is a registered trademark of National Semiconductor Corporation.

FACTTM is a trademark of National Semiconductor Corporation.

C1995 National Semiconductor Corporation RRD-B30M75/Printed in U. S. A.

Functional DescriptionThe ’AC/’ACT161 count in modulo-16 binary sequence.

From state 15 (HHHH) they increment to state 0 (LLLL). The

clock inputs of all flip-flops are driven in parallel through a

clock buffer. Thus all changes of the Q outputs (except due

to Master Reset of the ’161) occur as a result of, and syn-

chronous with, the LOW-to-HIGH transition of the CP input

signal. The circuits have four fundamental modes of opera-

tion, in order of precedence: asynchronous reset, parallel

load, count-up and hold. Five control inputsÐMaster Reset,

Parallel Enable (PE), Count Enable Parallel (CEP) and

Count Enable Trickle (CET)Ðdetermine the mode of opera-

tion, as shown in the Mode Select Table. A LOW signal on

MR overrides all other inputs and asynchronously forces all

outputs LOW. A LOW signal on PE overrides counting and

allows information on the Parallel Data (Pn) inputs to be

loaded into the flip-flops on the next rising edge of CP. With

PE and MR HIGH, CEP and CET permit counting when both

are HIGH. Conversely, a LOW signal on either CEP or CET

inhibits counting.

The ’AC/’ACT161 use D-type edge-triggered flip-flops and

changing the PE, CEP and CET inputs when the CP is in

either state does not cause errors, provided that the recom-

mended setup and hold times, with respect to the rising

edge of CP, are observed.

The Terminal Count (TC) output is HIGH when CET is HIGH

and counter is in state 15. To implement synchronous multi-

stage counters, the TC outputs can be used with the CEP

and CET inputs in two different ways.

Figure 1 shows the connections for simple ripple carry, in

which the clock period must be longer than the CP to TC

delay of the first stage, plus the cumulative CET to TC de-

lays of the intermediate stages, plus the CET to CP setup

time of the last stage. This total delay plus setup time sets

the upper limit on clock frequency. For faster clock rates,

the carry lookahead connections shown in Figure 2 are rec-

ommended. In this scheme the ripple delay through the in-

termediate stages commences with the same clock that

causes the first stage to tick over from max to min in the Up

mode, or min to max in the Down mode, to start its final

cycle. Since this final cycle requires 16 clocks to complete,

there is plenty of time for the ripple to progress through the

intermediate stages. The critical timing that limits the clock

period is the CP to TC delay of the first stage plus the CEP

to CP setup time of the last stage. The TC output is subject

to decoding spikes due to internal race conditions and is

therefore not recommended for use as a clock or asynchro-

nous reset for flip-flops, registers or counters.

Logic Equations: Count Enable e CEP # CET # PE

TC e Q0 # Q1 # Q2 # Q3 # CET

Mode Select Table

PE CET CEPAction on the Rising

Clock Edge (L)

X X X Reset (Clear)

L X X Load (PnxQn)

H H H Count (Increment)

H L X No Change (Hold)

H X L No Change (Hold)

H e HIGH Voltage Level

L e LOW Voltage Level

X e Immaterial

State Diagram

TL/F/9931–5

TL/F/9931–8

FIGURE 1. Multistage Counter with Ripple Carry

TL/F/9931–9

FIGURE 2. Multistage Counter with Lookahead Carry

2

Block Diagram

TL/F/9931–6

Ple

ase

note

thatth

isdia

gra

mis

pro

vid

ed

only

forth

eunders

tandin

goflo

gic

opera

tions

and

should

notbe

used

toestim

ate

pro

pagation

dela

ys.

3

Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required,

please contact the National Semiconductor Sales

Office/Distributors for availability and specifications.

Supply Voltage (VCC) b0.5V to a7.0V

DC Input Diode Current (IIK)

VI e b0.5V b20 mA

VI e VCC a 0.5V a20 mA

DC Input Voltage (VI) b0.5V to VCC a 0.5V

DC Output Diode Current (IOK)

VO e b0.5V b20 mA

VO e VCC a 0.5V a20 mA

DC Output Voltage (VO) b0.5V to VCC a 0.5V

DC Output Source

or Sink Current (IO) g50 mA

DC VCC or Ground Current

per Output Pin (ICC or IGND) g50 mA

Storage Temperature (TSTG) b65§C to a150§CJunction Temperature (TJ)

CDIP 175§CPDIP 140§C

Note 1: Absolute maximum ratings are those values beyond which damage

to the device may occur. The databook specifications should be met, without

exception, to ensure that the system design is reliable over its power supply,

temperature, and output/input loading variables. National does not recom-

mend operation of FACTTM circuits outside databook specifications.

Recommended OperatingConditionsSupply Voltage (VCC)

’AC 2.0V to 6.0V

’ACT 4.5V to 5.5V

Input Voltage (VI) 0V to VCC

Output Voltage (VO) 0V to VCC

Operating Temperature (TA)

74AC/ACT b40§C to a85§C54AC/ACT b55§C to a125§C

Minimum Input Edge Rate (DV/Dt)

’AC Devices

VIN from 30% to 70% of VCCVCC @ 3.3V, 4.5V, 5.5V 125 mV/ns

Minimum Input Edge Rate (DV/Dt)

’ACT Devices

VIN from 0.8V to 2.0V

VCC @ 4.5V, 5.5V 125 mV/ns

DC Characteristics for ’AC Family Devices

74AC 54AC 74AC

Symbol ParameterVCC TA e a25§C

TA e TA e

Units Conditions(V) b55§C to a125§C b40§C to a85§C


VIH Minimum High Level 3.0 1.5 2.1 2.1 2.1 VOUT e 0.1V

Input Voltage 4.5 2.25 3.15 3.15 3.15 V or VCC b 0.1V

5.5 2.75 3.85 3.85 3.85

VIL Maximum Low Level 3.0 1.5 0.9 0.9 0.9 VOUT e 0.1V

Input Voltage 4.5 2.25 1.35 1.35 1.35 V or VCC b 0.1V

5.5 2.75 1.65 1.65 1.65

VOH Minimum High Level 3.0 2.99 2.9 2.9 2.9 IOUT e b50 mA

Output Voltage 4.5 4.49 4.4 4.4 4.4 V

5.5 5.49 5.4 5.4 5.4

*VIN e VIL or VIH

3.0 2.56 2.4 2.46 b12 mA

4.5 3.86 3.7 3.76 V IOH b24 mA

5.5 4.86 4.7 4.76 b24 mA

VOL Maximum Low Level 3.0 0.002 0.1 0.1 0.1 IOUT e 50 mA

Output Voltage 4.5 0.001 0.1 0.1 0.1 V

5.5 0.001 0.1 0.1 0.1

*VIN e VIL or VIH

3.0 0.36 0.5 0.44 12 mA

4.5 0.36 0.5 0.44 V IOL 24 mA

5.5 0.36 0.5 0.44 24 mA

IIN Maximum Input5.5 g0.1 g1.0 g1.0 mA

VI e VCC, GND

Leakage Current

*All outputs loaded; thresholds on input associated with output under test.

4

DC Characteristics for ’AC Family Devices (Continued)

74AC 54AC 74AC


TA e TA e



IOLD ²Minimum Dynamic 5.5 50 75 mA VOLD e 1.65V Max

IOHDOutput Current

5.5 b50 b75 mA VOHD e 3.85V Min

ICC Maximum Quiescent5.5 4.0 80.0 40.0 mA

VIN e VCC

Supply Current or GND

²Maximum test duration 2.0 ms, one output loaded at a time.

Note: IIN and ICC @ 3.0V are guaranteed to be less than or equal to the respective limit @ 5.5V VCC.

ICC for 54AC @ 25§C is identical to 74AC @ 25§C.

DC Characteristics for ’ACT Family Devices

74ACT 54ACT 74ACT


TA e TA e



VIH Minimum High Level 4.5 1.5 2.0 2.0 2.0V

VOUT e 0.1V

Input Voltage 5.5 1.5 2.0 2.0 2.0 or VCC b 0.1V

VIL Maximum Low Level 4.5 1.5 0.8 0.8 0.8V

VOUT e 0.1V

Input Voltage 5.5 1.5 0.8 0.8 0.8 or VCC b 0.1V

VOH Minimum High Level 4.5 4.49 4.4 4.4 4.4V

IOUT e b50 mA

Output Voltage 5.5 5.49 5.4 5.4 5.4

*VIN e VIL or VIH

4.5 3.86 3.70 3.76V IOH

b24 mA

5.5 4.86 4.70 4.76 b24 mA

VOL Maximum Low Level 4.5 0.001 0.1 0.1 0.1V

IOUT e 50 mA

Output Voltage 5.5 0.001 0.1 0.1 0.1

*VIN e VIL or VIH

4.5 0.36 0.50 0.44V IOL

24 mA

5.5 0.36 0.50 0.44 24 mA

IIN Maximum Input5.5 g0.1 g1.0 g1.0 mA VI e VCC, GND

Leakage Current

ICCT Maximum5.5 0.6 1.6 1.5 mA

VI e VCC b 2.1V

ICC/Input

IOLD ²Minimum Dynamic 5.5 50 75 mA VOLD e 1.65V Max

IOHDOutput Current

5.5 b50 b75 mA VOHD e 3.85V Min

ICC Maximum Quiescent5.5 4.0 80.0 40.0 mA

VIN e VCC

Supply Current or GND

*All outputs loaded; thresholds on input associated with output under test.

²Maximum test duration 2.0 ms, one output loaded at a time.

Note: ICC for 54ACT @ 25§C is identical to 74ACT @ 25§C.

5

AC Electrical Characteristics

74AC 54AC 74AC

VCC* TA e a25§CTA e b55§C TA e b40§C

Symbol Parameter(V) CL e 50 pF

to a125§C to a85§C Units

CL e 50 pF CL e 50 pF


fmax Maximum Count 3.3 70 111 55 60MHz

Frequency 5.0 110 167 80 95

tPLH Propagation Delay CP to Qn 3.3 2.0 7.0 12 1.0 14.0 1.5 13.5ns

(PE Input HIGH or LOW) 5.0 1.5 5.0 9.0 1.0 10.0 1.0 9.5

tPHL Propagation Delay CP to Qn 3.3 1.5 7.0 12 1.0 14.0 1.5 13ns

(PE Input HIGH or LOW) 5.0 1.5 5.0 9.5 1.0 10.0 1.5 10

tPLH Propagation Delay 3.3 3.0 9 15 3.0 18.5 2.5 16.5ns

CP to TC 5.0 2.0 6 10.5 3.0 13.0 1.5 11.5

tPHL Propagation Delay 3.3 3.5 8.5 14 1.0 17.5 2.5 15.5ns

CP to TC 5.0 2.0 6.5 11 1.0 13.0 2.0 11.5

tPLH Propagation Delay 3.3 2.0 5.5 9.5 1.0 13.0 1.5 11ns

CET to TC 5.0 1.5 3.5 6.5 1.0 8.5 1.0 7.5


CET to TC 5.0 2.0 5 8.5 1.0 10.5 1.5 9.5


MR to Qn 5.0 1.5 5.5 9.5 1.0 10.5 1.5 10

tPHL Propagation Delay 3.3 3.5 10 15 1.0 18.5 3.0 17.5ns

MR to TC 5.0 2.5 8.5 13 1.0 14.0 2.5 13.5

*Voltage Range 3.3 is 3.3V g0.3V

Voltage Range 5.0 is 5.0V g0.5V

6

AC Operating Requirements

74AC 54AC 74AC





Typ Guaranteed Minimum

ts Setup Time, HIGH or LOW 3.3 6.0 13.5 16.0 16ns

Pn to CP 5.0 3.5 8.5 10.5 10.5

th Hold Time, HIGH or LOW 3.3 b7.0 b1 0.5 b0.5ns

Pn to CP 5.0 b4.0 0 1.5 0


PE to CP 5.0 4.0 7.5 10.5 8.5

th Hold Time, HIGH or LOW 3.3 b6.0 0 b1.0 0ns

PE to CP 5.0 b3.5 0.5 0.0 1


CEP or CET to CP 5.0 2.0 4.5 5.5 5

th Hold Time, HIGH or LOW 3.3 b3.5 0 2.0 0ns

CEP or CET to CP 5.0 b2 0 2.0 0.5

tw Clock Pulse Width 3.3 2.0 3.5 5.0 4ns

(Load) HIGH or LOW 5.0 2.0 2.5 5.0 3

tw Clock Pulse Width 3.3 2.0 4.0 5.0 4.5ns

(Count) HIGH or LOW 5.0 2.0 3.0 5.0 3.5

tw MR Pulse Width, 3.3 3.0 5.5 5.0 7.5ns

LOW 5.0 2.5 4.5 5.0 6.0

trec Recovery Time b2 b0.5 1.5 0ns

MR to CP b1 0 2.0 0.5


Voltage Range 5.0 is 5.0V g0.5V

AC Electrical Characteristics

74ACT 54ACT 74ACT






fmax Maximum Count5.0 115 125 85 100 MHz

Frequency

tPLH Propagation Delay CP to Qn 5.0 1.5 5.5 9.5 1.0 10.5 1.5 10.5 ns(PE Input HIGH or LOW)

tPHL Propagation Delay CP to Qn 5.0 1.5 6.0 10.5 1.0 10.5 1.5 11.5 ns(PE Input HIGH or LOW)

tPLH Propagation Delay5.0 2.0 7.0 11.0 1.0 14.0 1.5 12.5 ns

CP to TC

tPHL Propagation Delay5.0 1.5 8.0 12.5 1.0 12.5 1.5 13.5 ns

CP to TC

tPLH Propagation Delay5.0 1.5 5.5 8.5 1.0 9.5 1.5 10.0 ns

CET to TC


CET to TC


MR to Qn


MR to TC


7

AC Operating Requirements

74ACT 54ACT 74ACT





Typ Guaranteed Minimum

ts Setup Time, HIGH or LOW5.0 4.0 9.5 13.0 11.5 ns

Pn to CP

th Hold Time, HIGH or LOW5.0 b5.0 0 0 0 ns

Pn to CP


PE to CP

th Hold Time, HIGH or LOW5.0 b5.5 b0.5 0 b0.5 ns

PE to CP


CEP or CET to CP

th Hold Time, HIGH or LOW5.0 b3.0 0 0.5 0 ns

CEP or CET to CP

tw Clock Pulse Width,5.0 2.0 3.0 5.0 3.5 ns

(Load) HIGH or LOW

tw Clock Pulse Width,5.0 2.0 3.0 5.0 3.5 ns

(Count) HIGH or LOW

tw MR Pulse Width, LOW 5.0 3.0 3.0 6.5 7.5 ns

trec Recovery Time5.0 0 0 0.5 0.5 ns

MR to CP


Capacitance

Symbol Parameter Typ Units Conditions

CIN Input Capacitance 4.5 pF VCC e OPEN

CPD Power Dissipation Capacitance 45.0 pF VCC e 5.0V

Ordering InformationThe device number is used to form part of a simplified purchasing code where the package type and temperature range are

defined as follows:

74AC 161 P C QR

Temperature Range Family Special Variations

74AC e Commercial X e Devices shipped in 13× reels

54AC e Military QR e Commercial grade device with

74ACT e Commercial TTL-Compatible burn-in

54ACT e Military TTL-Compatible QB e Military grade device with

environmental and burn-inDevice Typeprocessing shipped in tubes

Package CodeTemperature RangeP e Plastic DIP

C e Commercial (b40§C to a85§C)D e Ceramic DIPM e Military (b55§C to a125§C)F e Flatpak

L e Leadless Ceramic Chip Carrier (LCC)

S e Small Outline (SOIC)

8

Physical Dimensions inches (millimeters)

20 Terminal Ceramic Leadless Chip Carrier (L)

NS Package Number E20A

16 Lead Ceramic Dual-In-Line Package (D)

NS Package Number J16A

10


16 Lead Small Outline Integrated Circuit (S)

NS Package Number M16A

16 Lead Plastic Dual-In-Line Package (P)

NS Package Number N16E

11

54A

C/74A

C161

#54A

CT/74A

CT161

Synchro

nous

Pre

sett

able

Bin

ary

Counte

rPhysical Dimensions inches (millimeters) (Continued)

16 Lead Ceramic Flatpak (F)

NS Package Number W16A

LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT

DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL

SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or 2. A critical component is any component of a life

systems which, (a) are intended for surgical implant support device or system whose failure to perform can

into the body, or (b) support or sustain life, and whose be reasonably expected to cause the failure of the life

failure to perform, when properly used in accordance support device or system, or to affect its safety or

with instructions for use provided in the labeling, can effectiveness.

be reasonably expected to result in a significant injury

to the user.

National Semiconductor National Semiconductor National Semiconductor National Semiconductor National Semiconductores National SemiconductorCorporation GmbH Japan Ltd. Hong Kong Ltd. Do Brazil Ltda. (Australia) Pty, Ltd.2900 Semiconductor Drive Livry-Gargan-Str. 10 Sumitomo Chemical 13th Floor, Straight Block, Rue Deputado Lacorda Franco Building 16P.O. Box 58090 D-82256 F 4urstenfeldbruck Engineering Center Ocean Centre, 5 Canton Rd. 120-3A Business Park DriveSanta Clara, CA 95052-8090 Germany Bldg. 7F Tsimshatsui, Kowloon Sao Paulo-SP Monash Business ParkTel: 1(800) 272-9959 Tel: (81-41) 35-0 1-7-1, Nakase, Mihama-Ku Hong Kong Brazil 05418-000 Nottinghill, MelbourneTWX: (910) 339-9240 Telex: 527649 Chiba-City, Tel: (852) 2737-1600 Tel: (55-11) 212-5066 Victoria 3168 Australia

Fax: (81-41) 35-1 Ciba Prefecture 261 Fax: (852) 2736-9960 Telex: 391-1131931 NSBR BR Tel: (3) 558-9999Tel: (043) 299-2300 Fax: (55-11) 212-1181 Fax: (3) 558-9998Fax: (043) 299-2500

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

www.keithley.com

1.888.KEITHLEY (U.S. only)

A G R E A T E R M E A S U R E O F C O N F I D E N C E

The

perfe

ct s

olut

ion

for d

eman

ding

mea

sure

men

tsD

AT

A A

CQ

UIS

ITIO

N P

RO

DU

CT

S

KPCI-3110 1.25MHz, 12-Bit, High Speed Multifunction Board

• 12-bit resolution

• Maximum sampling rate of1.25MS/s

• 32 single-ended or 16differential analog inputs

• 2 analog outputs, waveformquality, up to 500kS/s

• 16 high speed digital I/O lines,up to 3MHz

• 4 counter/timers

• Low gain (1, 2, 4, 8)

• Pre-, post-, and about-triggering

• 1024-location channel-gainqueue

• 32-bit DriverLINX® drivers plus asuite of bundled softwareincluding ExceLINX™,VisualSCOPE™, TestPoint™, andLabVIEW™ drivers

The KPCI-3110 is the perfect solution for demanding measurements, offering acombination of speed, resolution, high channel count, and quality that few otherboards can match. Whether you’re developing a new product or simply trying tounderstand and interpret physical phenomena, the KPCI-3110 provides the capabil-ity you need at a great price.

Functional DescriptionThe multifunction KPCI-3110 board combines high speed analog inputs and analogoutputs. This data acquisition board provides input speeds of up to 1.25MHz andoutput speeds of up to 500kS/s. The KPCI-3110 also features 16 digital I/O linesand four counter/timers. In addition, this PCI-bus board includes 32-bit DriverLINXsoftware drivers, TestPoint drivers, and LabVIEW VIs.

High Speed Analog InputsThe KPCI-3110’s high speed analog inputs enable the user to sample data at speedsup to 1.25MS/s. Some typical high speed applications include high speed dataacquisition and statistical sampling, testing of electrical components and subassem-blies, continuous process monitoring, and industrial control and automation.

The KPCI-3110 data acquisition board is ideally suited to any application requiringaccurate, high speed measurement of analog inputs. The analog inputs are softwareconfigurable for single-ended or differential inputs and bipolar or unipolar inputranges. An Amp Low connection allows single-ended inputs to be referenced to a

common point other than ground to provide 32 pseudo-differential inputs.

For added flexibility, a 1024-location channel-gain queue allows you to sample non-sequential chan-nels and channels with different gains.

The Calibration utility allows both manual and automatic software calibrations.

Analog Input Acquisition ModesThe KPCI-3110 can acquire a single value from any channel or a number of samples from multiplechannels. To acquire data from multiple channels, the KPCI-3110 board provides two scan modes: con-tinuously paced and triggered. Both scan modes can be paced using an internal or an external clock.

The Continuously Paced mode allows a board to continuously scan the channel-gain queue andacquire data until stopped or until a specific number of samples are acquired. The Triggered Scanmode allows a board to scan the channel-gain queue at high speeds with a programmed intervalbetween scans, emulating a simultaneous sample-and-hold operation. Use an external trigger or aninternal clock to retrigger a Triggered Scan operation to cycle through the channel-gain queue up to256 times per trigger. This allows the acquisition of a waveform of data per channel for each trigger(up to 256kSamples per trigger).

The KPCI-3110 provides several triggering modes, including pre-trigger, post-trigger, and about-trig-ger modes. The trigger source can be an analog or digital signal. The level of the analog trigger canbe from –10V to +10V.

• Pre-trigger mode allows acquisition to occur until an external trigger occurs.

• Post-trigger is the standard acquisition mode; acquisition begins after an internal or external triggerevent and continues until an end condition occurs or the specified number of samples are collected.

• About-trigger mode allows acquisition to occur both before and after an external trigger.

Use an internal or an external clock to pace theanalog inputs. The internal clock can be set toacquire data from one or more channels from1S/s up to 1.25MS/s. To acquire data at slowerrates, use an external source, or cascade two ormore of the counter/timers and connect the

ACCESSORIES AVAILABLECAB-307 50-pin, 1-meter Shielded Cable for Analog Signals

CAB-307-3 50-pin, 3-meter Shielded Cable for Analog Signals

CAB-308 68-pin, 1-meter Shielded Cable for Digital Signals

CAB-308-3 68-pin, 3-meter Shielded Cable for Digital Signals

STP-3110 Screw Terminal Panel

11 Data Acq 12/30/06 8:16 PM Page 366

www.keithley.com


A G R E A T E R M E A S U R E O F C O N F I D E N C E

Hig

h sp

eed,

reso

lutio

n, c

hann

el c

ount

, and

qua

lity

DA

TA

AC

QU

ISIT

ION

PR

OD

UC

TS

output to the external clock input. The external A/D sample clock and the digital trigger input signalsare accessible through the connector.

Analog OutputsThe KPCI-3110 features two 12-bit analog output channels with an output range of +10V. The analogoutputs can be used concurrently with the analog inputs to perform gap-free simultaneous stimulusand response. The analog outputs can be triggered synchronously with, or independently of, the ana-log inputs using the analog threshold trigger or the dedicated digital trigger input. An internal orexternal source clocks the analog outputs. The analog outputs can be updated simultaneously at arate of up to 500kS/s each (system dependent), and are set to 0V at power-up.The onboard FIFO can contain from two to 4096 waveforms samples with update rates at a guaran-teed 500kS/s. Repetitive waveforms can be loaded into the onboard FIFO, and the data in this FIFOcan be continuously cycled through.

Digital I/OThis board features 16 digital I/O lines that can be programmed into two banks of eight lines for input oroutput. The status of the digital inputs can be read at high speeds by including the digital input lines as achannel in the analog channel-gain queue. This dynamic digital input feature time stamps the digitalinputs in relation to the analog inputs. In this mode, all digital input lines are read as one word. The dig-ital outputs can drive external solid-state relay modules with its 12mA sink and 15mA source.These boards also supply two auxiliary digital outputs. These digital outputs change state when aspecified analog input is read, providing a triggering source or a synchronization source for externalcircuitry or other data acquisition boards.

Counter/TimersThese boards provide four 16-bit counter/timers for use in many purposes, including: countingevents, creating a one-shot or frequency output, and measuring frequency input. They can also beused to set the duty cycle, frequency, and output polarity of the output pulse.These counter/timers can be cascaded. Cascade two counter/timers internally through software.Cascade three or four counter/timers externally on a screw terminal accessory.

Connector Pin AssignmentsThe analog input and output connections are made with a 50-pin connector.The digital input and output connections are made with a 68-pin connector.

Analog Input 0Analog Input 1Analog Input 2Analog Input 3Analog Input 4Analog Input 5Analog Input 6Analog Input 7Analog Input 16/8Analog Input 17/9Analog Input 18/10Analog Input 19/11Analog Input 20/12Analog Input 21/13Analog Input 22/14Analog Input 23/15Amp LowShield Ground+15V output–15V outputAnalog Output 0+Analog Output 1+ReservedReserved+5V Ref_Out

50494847464544434241403938373635343332313029282726

25242322212019181716151413121110987654321

Analog Input 8/0 ReturnAnalog Input 9/1 Return

Analog Input 10/2 ReturnAnalog Input 11/3 ReturnAnalog Input 12/4 ReturnAnalog Input 13/5 ReturnAnalog Input 14/6 ReturnAnalog Input 15/7 ReturnAnalog Input 24/8 ReturnAnalog Input 25/9 Return

Analog Input 26/10 ReturnAnalog Input 27/11 ReturnAnalog Input 28/12 ReturnAnalog Input 29/13 ReturnAnalog Input 30/14 ReturnAnalog Input 31/15 Return

Analog GroundShield GroundPower Ground

ReservedAnalog Output 0 ReturnAnalog Output 1 Return

ReservedReserved

Analog Ground

Analog TriggerShield GroundReservedReservedDynamic Digital Output 0Dynamic Digital Output 1Digital GroundDigital I/O Bank A 0Digital I/O Bank A 1Digital I/O Bank A 2Digital I/O Bank A 3Digital GroundDigital I/O Bank B 0Digital I/O Bank B 1Digital I/O Bank B 2Digital I/O Bank B 3Digital GroundUser Clock Input 0User Counter Output 0User Clock Input 1User Counter Output 1User Clock Input 2User Counter Output 2User Clock Input 3User Counter Output 3External D/A Clock InputExternal D/A TTL TriggerExternal A/D Sample Clock InputExternal A/D TTL TriggerA/D Trigger OutputA/D Sample Clock OutputReserved+5V Output+5V Output

68676665646362616059585756555453525150494847464544434241403938373635

34333231302928272625242322212019181716151413121110987654321

Analog Trigger ReturnShield Ground

ReservedReserved

Digital GroundDigital GroundDigital Ground

Digital I/O Bank A 4Digital I/O Bank A 5Digital I/O Bank A 6Digital I/O Bank A 7

Digital GroundDigital I/O Bank B 4Digital I/O Bank B 5Digital I/O Bank B 6Digital I/O Bank B 7

Digital GroundDigital Ground

External Gate 0Digital Ground



External Gate 3Digital GroundDigital GroundDigital GroundDigital GroundDigital GroundDigital Ground

ReservedDigital GroundDigital Ground

Analog Input and Output Connector

Digital Input and Output Connector


Ordering InformationKPCI-3110

1.25MHz, 12-Bit, HighSpeed Multifunction Board

APPLICATIONS• High speed measurement and

data acquisition

• Monitoring and control ofproduction testing equipment

• Continuous monitoring of processvariables

• On-line monitoring of qualityspecifications

KPCI-3110 CAB-307 STP-3110

CAB-308

BoardScrew TerminalPanel

Configuration Guide

11 Data Acq 12/30/06 8:16 PM Page 367

KPCI

-311

0 sp

ecifi

catio

ns

www.keithley.com


A G R E A T E R M E A S U R E O F C O N F I D E N C EDA

TA

AC

QU

ISIT

ION

PR

OD

UC

TS


Analog Inputs

GENERALRESOLUTION: 12 bits.

DATA THROUGHPUT (GAIN = 1): Single Channel: 1.25 MSamples/s, 0.03% accuracy.Multiple Channel (Scan): 1.0 MSamples/s, 0.05% accuracy; 750 kSamples/s, 0.03% accuracy.

CHANNEL-GAIN LIST: 1024 locations.

INPUT FIFO SIZE: 1024 locations.

INPUTSNUMBER OF ANALOG INPUT CHANNELS: Single-Ended/Pseudo-Differential: 32. Differential: 16.

INPUT GAINS: 1, 2, 4, 8.

INPUT RANGE: Bipolar: ±10, ±5, ±2.5, ±1.25V. Unipolar: 0–10, 0–5, 0–2.5, 0–1.25V.

DRIFT: Zero: ±30µV + ( +15µV * Gain)/°C. Gain: ±30 ppm/°C.

INPUT IMPEDANCE: 100MΩ, 10pF, Off. 100MΩ, 100pF, On.

INPUT BIAS CURRENT: ±20nA.

COMMON MODE VOLTAGE: ±11V maximum (operational).

MAXIMUM INPUT VOLTAGE: ±20V maximum (protection).

CHANNEL ACQUISITION TIME: 1µs to 0.05%.

A/D CONVERSION TIME: 0.8µs.

ACCURACYNONLINEARITY (integral): ±1.0 LSB.

DIFFERENTIAL NONLINEARITY: ±0.75 LSB (no missing codes).

SYSTEM NOISE: 0.2 LSB rms, typical.

CHANNEL-TO-CHANNEL OFFSET: ±40.0µV.

SYSTEM ACCURACY (FULL SCALE):Gain = 1: 0.01%.Gain = 2: 0.02%.Gain = 4: 0.02%.Gain = 8: 0.03%.

CLOCKING AND TRIGGER INPUTSMAXIMUM A/D PACER CLOCK: 1.25MHz.

MINIMUM A/D PACER CLOCK: 1.19Hz.

EXTERNAL A/D SAMPLE CLOCK:Minimum Pulse Width: 100ns (high); 150ns (low).Maximum Frequency: 1.25MHz.

EXTERNAL A/D DIGITAL (TTL) TRIGGER:High-Level Input Voltage: 2.0V minimum.Low-Level Input Voltage: 0.8V maximum.Minimum Pulse Width: 100ns (high); 100ns (low).

EXTERNAL ANALOG TRIGGERInput Type: Threshold sensitive.Threshold Voltage: Programmable.Threshold Range: –10V to +10V.Threshold Resolution: 8 bits/78mV per LSB.Hysteresis: 50mV typical.Input Impedance: 12kΩ/20pF typical.Maximum Input Voltage: ±20V (power on or off).Minimum Pulse Width: 100ns (high); 100ns (low).

A/D SAMPLE CLOCK OUTPUT SIGNAL AND A/D TRIGGER OUTPUT SIGNAL:

Output Driver High Voltage: 2.0V minimum (IOH = –15mA);2.4V minimum (IOH = –3mA).

Output Driver Low Voltage: 0.5V maximum (IOL = 24mA);0.4V maximum (IOL = 12mA).

Analog OutputsNUMBER OF ANALOG OUTPUT CHANNELS: 2 (voltage output).

RESOLUTION: 12 bits.

OUTPUT RANGE: ±10V (bipolar).

ERROR: Zero: Adjustable to 0. Gain: Adjustable to 0.

THROUGHPUT:Full Scale: 200kHz maximum per channel.100mV Step, continuously paced: 500kHz maximum per channel (system dependent).100mV step, waveform mode: 500kHz maximum per channel (guaranteed).

FIFO BUFFER SIZE: 4096 locations.

CURRENT OUTPUT: ±5mA maximum load.

OUTPUT IMPEDANCE: 0.1Ω maximum.

CAPACITIVE DRIVE CAPABILITY: 0.004µF (no oscillators).

NONLINEARITY (integral): ±1.0 LSB.

DIFFERENTIAL LINEARITY: ±0.75 LSB (monotonic).

PROTECTION: Short circuit to Analog Common.

POWER-ON VOLTAGE: ±10mV.

SETTLING TIME TO 0.01% OF FSR: 5µs, 20V step; 2.0µs, 100mV step.

SLEW RATE: 10V/µs.

EXTERNAL D/A SAMPLE CLOCK: Minimum Pulse Width: 200ns (high); 150ns (low).Maximum Frequency: 500kHz.

EXTERNAL D/A DIGITAL TRIGGER: High-Level Input Voltage: 2.0V minimum.Low-Level Input Voltage: 0.8V maximum.Minimum Pulse Width: 100ns (high); 100ns (low).

Digital I/ONUMBER OF LINES: 16 (bidirectional).

NUMBER OF PORTS: 2 (8 bits each).

INPUTS: High-Level Input Voltage: 2.0V minimum. Low-Level Input Voltage: 0.8V maximum.High-level Input Current: 20µA. Low-Level Input Current: –0.2mA.

MAXIMUM INTERNAL PACER CLOCK RATE: 1.25MHz.

MAXIMUM EXTERNAL PACER CLOCK RATE: 3MHz.

OUTPUTS:Output Driver High Voltage: 2.0V minimum (IOH = –15mA). 2.4V minimum (IOH = –3mA).Output Driver Low Voltage: 0.5V maximum (IOL = 24mA). 0.4V maximum (IOL = 12mA).

Counter/TimerNUMBER OF COUNTER/TIMER CHANNELS: 4.

CLOCK INPUTS: High-Level Input Voltage: 2.0V minimum.Low-Level Input Voltage: 0.8V maximum.Minimum Pulse Width: 100ns (high); 100ns (low).Maximum Frequency: 5.0MHz.

GATE INPUTS: High-Level Input Voltage: 2.0V minimum.Low-Level Input Voltage: 0.8V maximum.Minimum Pulse Width: 100ns (high); 100ns (low).

COUNTER OUTPUTS:Output Driver High Voltage: 2.0V minimum (IOH = –15mA). 2.4V minimum (IOH = –3mA).Output Driver Low Voltage: 0.5V maximum (IOL = 24mA). 0.4V maximum (IOL = 12mA).

Physical and Environmental SpecificationsPHYSICAL: Dimensions: 8.5 inches (length) by 4.2 inches (width). Analog I/O Connector: 50 pin

Amp. Digital I/O Connector: 68 pin Amp.

CERTIFICATION AND COMPLIANCE: FCC Class A verified; will not compromise FCC compliance ofhost computer CE.

COMPLIANCE: Conforms to European Union directive 89/336/EEC (EMC directive), EN55022, andEN50082-1. (Product is CE marked.)

ENVIRONMENTAL: Operating Temperature Range: 0°C to 70°C. Storage Temperature Range:–25°C to 85°C. Relative Humidity: To 95%, noncondensing.

11 Data Acq 12/30/06 8:16 PM Page 368

Autorizada la entrega del proyecto del alumno: Bruno ...la figura adjunta. Cabe destacar la...

Documents

Transcript of Autorizada la entrega del proyecto del alumno: Bruno ...la figura adjunta. Cabe destacar la...