ANALISIS DE CIRCUITOS SECUENCIALES TEMPORIZADOS. El comportamiento de un circuito secuencial se determina mediante las entradas, las salidas y los estados de sus flip-flops. Tanto las salidas como el estado siguiente son funcin de las entradas y del estado presente. El anlisis de los circuitos secuenciales consiste en obtener una tabla o un diagrama de las secuencias de tiempo de las entradas, salidas y los estados internos. Tambin es posible escribir expresiones booleanas que describen el comportamiento de los circuitos secuenciales. Sin embargo, esas expresiones deben incluir la secuencia de tiempo necesaria ya sea en forma directa o indirecta. Un diagrama lgico se reconoce como el circuito de un circuito secuencial e incluye flip-flops. Los flip-flops pueden ser de cualquier tipo y el diagrama lgico puede o no incluir compuertas combinacionales. Un ejemplo de un circuito secuencial Se tiene una variable de entrada, una variable de salida y dos flipflops temporizados RS llamados A y B. Las co4exiones realimentadas de las salidas de los flip-flops a las entradas de las compuertas no se muestran en el dibujo para facilitar el trazado del mismo. En vez de ello, se reconocen las conexiones por su letra marcada en cada entrada. Por ejemplo, la entrada marcada x' en la compuerta 1 designa una entrada del complemento de x. La segunda marcada A designa una conexin a la salida normal del flip-flop A. Se asume que hay disparo por flanco negativo en ambos flip-flops y en la fuente que produce la entrada externa x. Por tanto, las seales para un estado presente dado .estn disponibles durante el tiempo en que determina se un pulso de reloj y el siguiente, en cuyo momento el circuito pasa al siguiente estado.

Ejemplo de un circuito secuencial temporizado

REDUCCION DE ESTADOS Y ASIGNACION El anlisis de los circuitos secuenciales comienza de un diagrama de circuito y culminan en una tabla de estado o diagrama. El diseo de un circuito Secuencial parte de una serie de especificaciones y culmina en los diagramas lgicos Reduccin de estado Cualquier procedimiento de diseo debe considerar el problema de minimizar el costo del circuito final. Las dos reducciones de costo ms obvias son las reducciones en el nmero de flip-flops y el nmero de compuertas. Debido a que estos dos tems son los ms obvios, se han estudiado e investigado extensamente. De hecho, una gran porcin del objetivo de la teora de conmutacin trata la manera de buscar algoritmos para minimizar el nmero de flip-flops y compuertas en los circuitos secuenciales. La reduccin del nmero de flip-flops en un circuito secuencial se conoce como lo reduccin de estado del problema. Los algoritmos de reduccin de estado tratan con los procedimientos para reducir el nmero de estados en la tabla de estado mientras mantiene los requerimientos de entrada-salida externos sin cambio. Como m flip-flops producen 2m estados, una reduccin en el nmero de estados podra (o no podra) resultar en una reduccin en el nmero de flip-flops. Un efecto impredecible en la reduccin del nmero de flip-flops es que algunas veces el circuito equivalente (con menos flip-flops) podra requerir ms compuertas combinacionales. Se comienza con un circuito secuencial cuya especificacin se da en el diagrama de estado

Diagrama de estado

En este ejemplo, solamente las secuencias de entrada-salida son importantes; los estados internos se usan solamente para suministrar las secuencias requeridas. Por esta razn, los estados marcados dentro de los crculos se denotan por smbolos de Ietras en vez de sus valores binarios. Esto es en contraste a un contador binario, donde la secuencia de valores binarios de los estados en s mismos se toma como salidas. Hay un nmero infinito de secuencias de entrada que puede ser aplicado al circuito; cada uno dar como resultado una secuencia nica de salida. Como ejemplo, considrese la secuencia de entrada 01010110100 empezando por el estado inicial o. Cada entrada de 0 1 produce una salida de 0 1 y causa que el circuito vaya al siguiente estado. De este diagrama de estado, se obtiene la salida y secuencia de estado para una secuencia dada de entrada como sigue: con el circuito en el estado inicial o, una entrada de 0 produce una salida de 0 y el circuito permanece en el estado o. Con el estado presente o y una entrada de 1, la salida es 0 y el siguiente estado, es b. Con el estado presente b y una entrada de 0, la salida es 0 y el siguiente estado es c. Continuando este proceso, se encontrar que la secuencia completa es como sigue: Estado Entrada Salida a 0 0 a 1 0 b 0 0 c 1 0 d 0 0 e 1 1 f 1 1 f 0 0 g 1 1 f 0 0 g 0 0 a

En cada columna, se tiene el estado presente, el valor de Ia entrada y el valor de la salida. El siguiente estado se escribe encima de la siguiente columna. Es importante tener en cuenta que en este circuito los estados en s mismos son de importancia secundaria porque el inters primordial son las secuencias de salida causadas por las secuencias de entrada. Asmase ahora que se tiene un circuito secuencial cuyo diagrama de estado tiene menos de siete estados y se desea compararlo con el circuito Si se aplican secuencias de entrada directas a los dos circuitos y ocurren salidas idnticas para todas las secuencias de entrada, entonces se dice que los dos circuitos son equivalentes (en lo que se refiere a la entrada-salida) y se pueden remplazar entre s. El problema de la reduccin de estado es encontrar maneras de reducir el nmero de estados en un circuito secuencial sin alterar las relaciones de entrada-salida. Se proceder a reducir el nmero de estados de este ejemplo. Primero, se necesita una tabla de estado; es ms conveniente aplicar los procedimientos para la reduccin de estados aqu que en los diagramas de estado. La tabla de estado del circuito se lista

Tabla de estado Estado siguiente Estado presente a b c d e f g x=0 a c a e a g a Salida x=1 b d d f f f f x=0 0 0 0 0 0 0 0 x=1 0 0 0 1 1 1 1

Un algoritmo para la reduccin de estado de una tabla de estado especificada completamente se da aqu sin prueba alguna: "Se dice que dos estados son equivalentes si, por cada miembro del conjunto de entradas, ellos dan exactamente la misma salida y envan al circuito al mismo estado o a un estado equivalente. cuando dos estados son equivalentes, uno de ellos puede quitarse sin alterar las relaciones de entrada-salida". observando la tabla de verdad, se escogen los estados presentes que van al estado siguiente y que tienen Ia misma salida para ambas combinaciones de entrada. Los estados g y e son dos de tales estados; ellos van a los estados a y f y tienen las salidas de 0 y 1 para x=0 y x=1 respectivamente. Por tanto, los estados g y e son equivalentes y se puede eliminar uno. El procedimiento para quitar un estado y de remplazarlo por un equivalente se demuestra en Ia Tabla. La fila con el estado presente g se tacha y el estado g se remplaza por el estado e cada vez que aparezca en las siguientes columnas de estado. Reduciendo la tabla de estado Estado siguiente Estado presente a b c d e f g x=0 a c a e a ge a Salida x=1 b d d fd fd f f x=0 0 0 0 0 0 0 0 x=1 0 0 0 1 1 1 1

El estado presente / tiene ahora las entradas siguientes e y f y las salidas0 y 1 para x=0 y x=1 respectivamente Los mismo se estados siguientes y las salidas aparecen en la fila con el estado presente d. por tanto, las entradas f y d son equivalentes, el estado f puede quitarse y remplazarse por d. La tabla reducida final El diagrama de estado para la tabla reducida consiste en solamente cinco estados Este diagrama de estado satisface las especializaciones originadas de entrada-salida y producir la secuencia de salida requerida para una secuencia dada de entrada. La siguiente lista deducida del diagrama de estado es para la secuencia de entrada usada previamente. Se nota que resulta la misma secuencia de salida aunque la secuencia de estado es diferente: Estado Entrada Salida a 0 0 a 1 0 b 0 0 c 1 0 d 0 0 e 1 1 d 1 1 d 0 0 e 1 1 d 0 0 e 0 0 a

Tabla de estado reducida Estado siguiente Estado presente a b c d e x=0 a c a e a Salida x=1 b d d d d x=0 0 0 0 0 0 x=1 0 0 0 1 1

Diagrama de estado reducido De cualquier forma, la reduccin de siete a cinco estados no reduce el nmero de flip-flops. En general, la reduccin del nmero de estados de una tabla de estado se espera que resulte en un circuito con menos equipo. Sin embargo, el hecho de que una tabla de estado haya sido reducida a menos estados no garantiza un ahorro en el nmero de flip-flops o el nmero de compuertas. Vale la pena notar que la reduccin en el nmero de estados de un circuito secuencial es posible si se interesa solamente en las relaciones externas de entrada-salida. Cuando las salidas externas se toman directamente de los flipflops, las salidas deben ser independientes del nmero de estados de que se apliquen los algoritmos de reduccin de estados El circuito secuencial de este ejemplo fue reducido de siete a cinco estados. En cada caso, la representacin de los estados con componentes fsicos requiere que se usen tres flip-flops, porque m flip-flops pueden representar hasta 2- estados diferentes. Con tres flip-flops, se pueden formular hasta seis estados binarios denotados por los nmeros binarios 000 hasta 111, con cada bit designando el estado de un flip-flop. Si la tabla de estado se usa, se deben asignar valores binarios a los siete estados: el estado restante no se usa. Si se usa la tabla de estado reducida de estado, solamente cinco estados necesitan asignacin binaria y quedaran tres estados sin usar. Los estados sin usar se tratan como condiciones de no importa durante el diseo del circuito. Como las combinaciones de no importa por lo general ayudan a obtener una funcin de Boole ms simple, de manera parecida el circuito con cinco estados necesitar menos compuertas combinacionales que aquella con siete estados. De cualquier forma, la reduccin de siete a cinco estados no reduce el nmero de flip-flops. En general, la reduccin del nmero de estados de una tabla de estado se espera que resulte en un circuito con menos equipo. Sin embargo, el hecho de que una tabla de estado haya sido reducida a menos estados no garantiza un ahorro en el nmero de flipflops o el nmero de compuertas

Asignacin de estado El costo de la parte de circuito combinacional de un circuito secuencial puede reducirse usando los mtodos de simplificacin conocidos para los circuitos combinacionales sin embargo, hay otro factor, conocido como el problema de asignacin de estado, que entra en juego para la minimizacin de las compuertas combinacionales. Los procedimientos de asignacin del estado tienen que ver con los mtodos para la asignacin de valores binarios o estados de tal forma que se reduce el costo de los circuitos combinacionales que accionan los flip-flops. Esto es particularmente til cuando se observa un circuito secuencial a partir d sus terminales externos de entrada-salida. Tal circuito puede seguir una secuencia de estados internos, pero los valores binarios de los estados individuales podran no

tener ninguna consecuencia todo el tiempo en que el circuito produzca la secuencia seguida de salidas para una secuencia dada de entradas. Esto no se aplica a los circuitos cuyas salidas externas se toman directamente de los flip-flops con secuencias binarias totalmente especificadas. Las alternativas de asignacin de estado binario disponibles pueden ser demostradas conjuntamente con el circuito secuencial especificado en la Tabla de estado reducida. Recurdese que, en este ejemplo, los valores binarios de los estados son inmateriales durante el tiempo en que su secuencia mantenga las relaciones de entrada-salida adecuadas. Por esta razn, cualquier asignacin de nmero binario es satisfactoria siempre que a cada estado se le asigne un nmero. Tres ejemplos de asignacin es binarias posibles se muestran en la Tabla asignaciones binarias de estado para los cinco estados de la tabla reducida. La asignacin 1 es una asignacin binaria directa para la secuencia de estados desde a hasta e. Las otras dos asignaciones se escogen arbitrariamente. De hecho, hay 140 asignaciones diferentes para este circuito. La Tabla de estado reducido con asignacin binaria 1 es la tabla de estado reducida con la asignacin binaria 1 sustituida por las letras de los cinco estados. Es obvio que una asignacin binaria diferente resultar en una tabla de estado con valores binarios diferentes para los estados, mientras que las selecciones de entrada-salida permanecen iguales. La forma binaria de la tabla de estado se usa para deducir la parte del circuito combinacional del circuito secuencial. La complejidad del circuito combinacional obtenido, depende de la asignacin del estado binario escogido. El criterio ms comn es que la asignacin escogida debe resultar en un circuito combinacional simple para las entradas del flip-flop. Sin embargo, hasta el momento, no hay procedimientos de asignacin de estado que garanticen un costo mnimo de un circuito combinacional. La asignacin de estado es uno de los problemas desafiantes de la teora de conmutacin.

Tabla asignaciones binarias de estado Estado a b c d e Asignacin1 Asignacin2 Asignacin3 001 000 000 010 010 100 011 011 010 100 101 101 101 111 011

Tabla de estado reducido con asignacin binaria 1 Estado siguiente Estado presente 001 010 011 100 101 x=0 001 011 001 101 001 Salida x=1 010 100 100 100 100 x=0 0 0 0 0 0 x=1 0 0 0 1 1

TABLAS DE EXCITACION DE LOS FLIP-FLOPS Una tabla caracterstica define la propiedad lgica del flip-flop y caracteriza completamente su operacin. Los flip-flops de circuito integrado se definen algunas veces por una tabla caracterstica tabulada de manera diferente. Esta segunda forma de las tablas caractersticas para los flip-flops RS, JK, D y T se muestran a continuacin. Tablas caractersticas del flip-flop S 0 0 1 1 R 0 1 0 1 RS D 0 1 D Q(t+1) Q(t) 0 1 ? K 0 0 1 1 J 0 1 0 1 JK Q(t+1) Q(t) Q(t) T Q(t+1) Q(t) 0 1 Q(t)

Q(t+1) 0 1

T 0 1

La Tabla FLIP-FLOPS D define el estado de cada flip-flop como funcin de sus entradas y su estado previo. Q(t) se refiere al presente estado V Q(t + 1) al estado siguiente despus de la ocurrencia de un pulso de reloj. La tabla caracterstica del flip-flop RS muestra que el siguiente estado igual al presente estado cuando las entradas S y R son ambas 0. Cuando la entrada R es igual a 1, el siguiente pulso de reloj pone a cero el flip-flop. Cuando la entrada S es igual 1 siguiente pulso-de reloj pone a 1 el flip-flop. La interrogacin para el siguiente estado cuando ambos

S y R sean iguales a 1 designa simultneamente un estado siguiente indeterminado. La tabla del flip-flop JK es la misma que la del RS cuando se remplaza J y K por S y R respectivamente excepto en el caso indeterminado cuando J y K son ambos iguales a 1, el estado siguiente es igual al complemento del presente estado es decir, Q(t+ 1)=Q(t). El siguiente estado del flip-flop D es completamente dependiente de la entrada D e independiente del estado presente. El siguiente estado del flip-flop T es el mismo que el estado presentes T=0 y complementando si T=1. La tabla caracterstica es til para el anlisis y la definicin de la operacin del flipflop. Esta especifica el estado siguiente cuando las entradas y el estado presente se conocen. Durante el proceso de diseo se conoce por lo general la transicin del presente estado al siguiente y se desea encontrar las condiciones de entrada del flip-flop que causa la transicin requerida. Por esta razn, se necesita una tabla-que liste las entradas necesarias para un cambio de estado dado. Tal lista se llama una tabla de excitacin Las tablas de excitacin de los cuatro flip-flops. Cada tabla consiste en dos columnas, Q(t) y Q(t+1), y una columna para cada entrada para mostrar cmo se logra la transicin requerida. Hay cuatro transiciones posibles del presente estado al siguiente. Las condiciones de entrada requeridas para cada una de las cuatro transiciones se derivan de la informacin disponible en la tabla caracterstica. El smbolo X en las tablas representa la condicin de no importa, es decir, no importa que la entrada sea 1 0. Flip-flop FS La tabla de excitacin del flip-flop RS La primera fila muestra flip-flop en el estado 0 en el tiempo t. Se desea dejarlo en el estado 0 despus de la ocurrencia del pulso. De la tabla caracterstica, se encuentra que si S y R son ambos 0, el flip-flop no cambiar estado. Por tanto, ambas entradas S y R deben ser 0. Sin embargo no importa si se hace R un 1cuando ocurre el pulso, ya que resulta dejan el flipflop en el estado 0. As, R puede ser 1 0 y el flip-flop permanecer en el estado 0 en t+1. Por tanto, la entrada debajo de R se marca por la condicin X de no importar. Si el flip-flop esta en el estado 0 y se desea que vaya al estado 1' entonces a partir de la tabla caracterstica, se encuentra, que la nica forma hacer Q(t+1) igual a 1 es hacer S=1 y R=0. Si el flip-flop va a tener un transicin del estado 1 al estado 0 se debe tener S=0 y R=1. La ltima condicin que puede ocurrir en un flip-flop es estar en el estado 1 y permanecer en ese mismo estado. Ciertamente R debe ser 0 ya que no se requiere poner a 0 el flip-flop Sin embargo S debe ser 0 1. Si es 0, el flip-flop no

cambia y permanece en el estado 1; si es 1 se llevar el flip-flop al estado 1 como se desea. As, S se lista como una condicin de no importa.

Tablas de excitacin de los flip-flops SR Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 S 0 1 0 X R X 0 1 0

El flip-flop JK La tabla de excitacin para el flip-flop JK. Cuando ambos estado presente y estado siguiente sean 0 la entrada J debe permanecer en 0 y la entrada K puede ser 0 1. Similarmente cuando el estado presente y siguiente sean 1, la entrada K debe permanecer en 0 mientras que la entrada J puede ser 0 1. Si el-flip-flop va a tener una transicin del estado 0 al estado 1, J debe ser igual a 1 ya que la entrada J pone a 1 el flip-flop. Sin embargo, la entrada K puede se 0 1. Si K=0 la condicin J=1 pone a uno el flip-flop como se requieres; si K=1 y J=1, el flip-flop se complementa y va del estado 0 al estado 1 como se requiere. De esta manera la entrada K se marca con una condicin de no importa para la transicin de 0 a 1. Para una transicin del estado 1 al estado 0, se debe tener K=1 ya que la entrada K pone a 0 el flip-flop. Pero, la entrada J puede ser 0 1, como J=0 no tiene efecto, y J=1 conjuntamente con K=1 complementa el flip-flop con una transicin resultante del estado 1 al estado 0. La tabla de excitacin del flip-flop JK ilustra la ventaja de usar este tipo al disear los circuitos secuencial el hecho que tiene tantas condiciones de no importancia indica que los circuitos combinacionales las funciones para de entrada deben ser ms simples debido a que las funciones de no importa simplifican usualmente la funcin. Tablas de excitacin de los flip-flops JK Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 J 0 1 X X KR X X 1 0

Flip-flop D La tabla de excitacin para un flip-flop tipo D. De la tabla caracterstica, se nota que el siguiente estado es siempre el siguiente igual a la entrada D e independiente del estado presente. Por tanto, D debe ser 0 si Q(t+1) tiene que ser 0, y 1 si Q(t+1) tiene que ser independientemente del valor de Q(t) Tablas de excitacin de los flip-flops D Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 D 0 1 0 1

Flip-flop T La tabla de excitacin para el flip-flop T. se encuentra que cuando la entrada T=1 el estado del flip-flop completa, cuando T=0 el estado del flip-flop permanece sin cambiar. Por tanto cuando el estado del flip-flop debe permanecer igual, el requerimiento es que T=0. Cuando el estado del flip-flop debe completarse, T debe ser igual a 1. Tablas de excitacin de los flip-flops D Q(t) 0 0 1 1 Q(t+1) 0 1 0 1 T 0 1 1 0

DISEO DE CONTADORES. Un circuito secuencial que pasa a travs de una secuencia prescrita de estados bajo la aplicacin de pulsos de entradas se denomina contador. Los pulsos de entrada, llamados pulsos de conteo pueden ser pulsos de reloj, o pueden originarse en una fuente externa y pueden ocurrir a intervalos de tiempos prescritos o aleatorios. En un contador, la secuencia de estados puede seguir un

conteo binario o cualquier otra secuencia de estados. Los contadores se encuentran en casi todo el equipo que contiene lgica digital. Se usa para contar el numero de ocurrencias de un evento y son tiles para generar secuencias de temporizado para controlar operaciones con un sistema digital. De las diversas secuencias que puede seguir un contador, la secuencia binaria directa es la ms simple y la ms directa. Un contador que sigue la secuencia binaria se denomina contador binario un contador binario de n bits consta de n flipflops y puede contar con un binario desde 0 hasta 2n-1. La secuencia de conteo de un contador binario de 3 bits se da en una secuencia de conteo que se repite despus que alcanza el ltimo valor, de modo que el estado 000 es el estado siguiente despus de 111. La secuencia de conteo da toda la informaron necesaria para disear el circuito. No es necesario listar los estados siguientes en una columna separada porque pueden leerse en el nmero de la secuencia siguiente. La tabla de excitacin para un contador de 3 bits se designa por los tres flip-flops con variables A2, A0 y A1. Los contadores binarios se construyen en la forma mas eficientes con los flip-flops T. La excitacin flip-flop para las entradas T se derivan mediante la tabla de excitacin del f-f tipo T y mediante la inspeccin de la transicin de estado desde un conteo dado (estado presente) al siguiente bajo el (estado siguiente). Un contador con n flip-flops puede tener una secuencia binaria de menos de 2n nmeros. Un contador BCD cuenta la secuencia binaria desde 0000 hasta 1001 y regresa a 0000 para repetir la secuencia. Otros contadores pueden seguir una secuencia arbitraria que es posible no sea la secuencia binaria directa. En cualquier caso, el procedimiento de diseo es el mismo. La secuencia de conteo se lista en la tabla de excitacin que se obtiene al comparar un conteo presente con el siguiente conteo que se lista bajo el. Una secuencia de conteo tabulada siempre supone una cuenta repetida, de modo como el siguiente estado de la ltima entrada es el primer conteo listado.