Circuitos Secuenciales Cont

8/14/2019 Circuitos Secuenciales Cont

1/20

E N T R A D A S A S N C R O N A S P R E Y C L R

A P L I C A C I O N E S D E L O S S I S T E M A SS E C U E N C I A L E S :

Contadores asncronos y sncronos

Divisores de frecuenciaOtros

E J E R C I C I O S P R O P U E S T O S .

Circuitos secuenciales

(cont.)


2/20

En los diferentes tipos

de flip-flop, lasentradas de control S,R, J, K, T, D sondenominadas sncronas

porque solo tienenefecto en la parte activade la seal de reloj.

Las entradas asncronasson independientes de laseal de reloj y de lasentradas sncronas.

Son utilizadas para colocarla salida del FF a alto o bajoen cualquier momento.

Son dominantes porque suactivacin hace que el FFignore las otras entradas.

Entradas asncronas


3/20

Entradas asncronas

Las entradas asncronas pueden ser activas en bajo o alto. Una es utilizada para colocar 0 (CLR o RES) y la otra para

colocar 1 (PRE o SET). No se deben activar las dos al mismo tiempo. Su activacin permanente mantiene el FF fijo en ese estado.

ENTRADASSALIDAS

ASNCRONAS SNCRONAS

PRE CLR CLK J K Q+ Q+

1 0 X X X 0 1

0 1 X X X 1 0

0 0 ESTADO PROHBIDO

1 1 0 0 Q Q

1 1 0 1 0 1

1 1 1 0 1 0

1 1 1 1 Q Q


4/20

Entradas asncronas (Ejemplo)

J,K

CLK

PRE

CLR

Q

a b c d e f g


5/20

CONTADORESDIVISIN DEFRECUENCIAS

APLICACIONES DE

LOS FF


6/20

Notacin de contadores: Nmero MOD

Nmero MOD: es el nmero de estados que ejecutael contador antes de volver a su estado inicial(reciclarse).

Su valor mximo depende del nmero de FF quetenga el contador:

N MOD(max) = 2N

Donde N es el nmero de FF


7/20

Contadores asncronos o de rizo

Todos los FF no conmutan exactamente con la seal dereloj.

La entrada de reloj solo se aplica a un FF (LSB). Cada salida Q sirve como seal de entrada de reloj para el

FF siguiente. Existe un retardo en las respuesta de cada FF quedepende de sus caractersticas de fabricacin (retardo depropagacin)

Contador asncrono bsico de 4 bits


8/20

Contador asncrono de rizo bsico

CLK

Qa

Qb

Qc


9/20

Contadores asncronos o de rizo

Contador descendente: Se puede construirconectando la salida Q a las entradas de reloj.

Contadores con nmero MOD


10/20

Contadores sncronos

Todos los FF son activados por la misma seal dereloj, lo que causa que se disparen en formasimultanea.

Son ms rpidos que los asncronos y no producenestados transitorios indeseables.

Se disean conectando lgica combinacional a lasentradas sncronas de control de acuerdo a la tabla

de excitacin caracterstica. Requieren circuiteria En el contador asncrono bsico solo el FF del LSB

tiene J y K permanentemente conectadas a 1.


11/20


12/20

Contadores sncronos

Disear un contador sncrono descendente de 3 bitsque cuente todos los estados de 111 a 000.

Disear un contador sncrono ascendente de 4 bits

que cuente todos los estados de 0101 a 1110. Losestados no incluidos deben conducir a 0101.

Disear un contador sncrono descendente de 4 bitsque cuente todos los estados desde 13 a 2. Los

estados no incluidos deben conducir a 13.

Utilice FF JK (7473)


13/20

7429374163

74190

74193

Contadores en CI


14/20

74293: Contador asncrono ascendente de4 bits

Ambas entradas MR1 y MR2 deben estaren alto para colocar asincronamente en0000

Q1, Q2,y Q3 ya estan internamenteconectados como Cont. Asinc. De 3 bits. Q0no tiene conexin interna


15/20

Como contador MOD 16

Como contador MOD 8 Como contador MOD 10

Como contador MOD 14

Como contador MOD 60 *

74293: Contador asncrono ascendente de4 bits


16/20

74LS163: Contador sncrono de 4 bits MOD 16

Es un contador con preestablecimiento que puede colocarse sncronamente en el valorexistente en la entrada de datos cuando el pin 9 LOAD este en bajo.

Para que realice el conteo las entradas de habilitacin (ENP y ENT) deben estar enalto. La salida RCO es alta cada vez que el contador llega a su valor mximo 15.(Conexin en cascada)


17/20

74193: Contadorascendente/descendente

prefijable MOD 16

Nombre Descripcin

CPU Reloj para conteo ascendente (TPP)

CPD Reloj para conteo descendente (TPP)

MR Master Reset Asncrono

PL Habilitacin preestablecimiento ascncrono

P0 P3 Entrada de datosQ0 Q3 Salidas de FF

TCD Salida de prstamo conteo descendente final

TCU Salida de acarreo conteo ascendente final

ModosBorrado, preestablecimiento,

conteo ascendente, conteodescendente, sin variacin


18/20

D I AGRAM A D E BLO Q U E S

ESPECIFICACIONES DE DISEO DISPOSITIVOS A UTILIZAR

FECHAS DE ENTREGA:

Diseo

Simulacin Montaje

FECHA DE EVALUACIN ESCRITA.

Proyecto aplicacin desistemas secuenciales: Reloj

digital


19/20

Especificaciones de diseo

Exhibicin de horas y minutos en formato civil Entrada de seal de reloj externa

Debe permitir la configuracin de la hora deseada.

Activacin de una alarma para un valor fijoespecificado.


20/20

7472, 7473, 7474,74LS112 7490

7492, 7493

74190, 74191 74192

74197

74169

Circuitos Secuenciales Cont

Documents

Transcript of Circuitos Secuenciales Cont