FUNDAMENTOS FÍSICOS Y TECNOLÓGICOS DE LA INFORMÁTICA

Tema 6

“Proceso de fabricación” (2/2)

Agustín Álvarez Marquina

02/12/2014 ETSIIN, UPM. 2

Procesos de fabricación CMOS (I)

Sustrato (bulk). La necesidad de construir transistores de tipo p y n

sobre un mismo sustrato requiere la construcción de pozos (well).

Tres posibilidades: Pozo p Pozo n Pozo gemelo (twin-tub)

02/12/2014 ETSIIN, UPM. 3

Procesos de fabricación CMOS (III)

Sustrato n y pozo p. Consigue transistores nMOS y pMOS de

características similares. Transistores nMOS son más rápidos que transistores

pMOS. Velocidad en pozo es menor que en el sustrato.

02/12/2014 ETSIIN, UPM. 4

Procesos de fabricación CMOS (IV)

Sustrato p y pozo n.

02/12/2014 ETSIIN, UPM. 5

Procesos de fabricación CMOS (V)

Pozos n y p.

02/12/2014 ETSIIN, UPM. 6

Etapas de fabricación de un inversor CMOS (I)

Pozo p

Corte frontal

Sustrato n Óxido (Si02)

Sobre toda la superficie del sustrato de tipo n, se hace crecer una capa de óxido fino (por ejemplo SiO2).

02/12/2014 ETSIIN, UPM. 7

Etapas de fabricación de un inversor CMOS (II)

Máscara de pozo (vista en planta)

Máscara de pozo (corte frontal)

Eliminación del óxido y creación de un pozo de tipo p.

02/12/2014 ETSIIN, UPM. 8

Etapas de fabricación de un inversor CMOS (III)

Máscara para difusión (vista en planta)

Máscara para difusión (corte frontal)

Crecimiento de una capa de óxido grueso (SiO2) sobre las zonas que no sean de difusión.

Deposición de una capa de policristalino o polisilicio sobre toda la superficie.

02/12/2014 ETSIIN, UPM. 9

Etapas de fabricación de un inversor CMOS (IV)

Máscara para polisilicio (vista en planta)

Máscara para polisilicio (corte frontal)

Eliminación de la capa de polisilicio en las áreas no protegidas por la máscara.

Eliminación total o parcial del óxido en las mismas zonas.

02/12/2014 ETSIIN, UPM. 10

Etapas de fabricación de un inversor CMOS (V)

Máscara para implante p+ (vista en planta)

Máscara para implante p+ (corte frontal)

Creación de los implantes de tipo p+.

02/12/2014 ETSIIN, UPM. 11

Etapas de fabricación de un inversor CMOS (VI)

Máscara para implante n+ (vista en planta)

Máscara para implante n+ (corte frontal)

Creación de los implantes de tipo n+.

02/12/2014 ETSIIN, UPM. 12

Etapas de fabricación de un inversor CMOS (VII)

Máscara para contactos (vista en planta)

Máscara para contactos (corte frontal)

Creación de una capa de óxido grueso sobre toda la superficie.

Eliminación del óxido en las zonas de contacto con los implantes p+ y n+.

02/12/2014 ETSIIN, UPM. 13

Etapas de fabricación de un inversor CMOS (VIII)

Máscara para metal 1 (vista en planta)

Máscara para metal 1 (corte frontal)

Deposición de una capa de metal 1.

02/12/2014 ETSIIN, UPM. 14

Etapas de fabricación de un inversor CMOS (IX)

Creación de una capa de óxido grueso sobre toda la superficie.

Eliminación del óxido en las zonas de vias (contacto con el metal 1).

Máscara para vias (vista en planta)

Máscara para vias (corte frontal)

02/12/2014 ETSIIN, UPM. 15

Etapas de fabricación de un inversor CMOS (X)

Deposición de una capa de metal 2.

Máscara para metal 2 (vista en planta)

Máscara para metal 2 (corte frontal)

02/12/2014 ETSIIN, UPM. 16

Estructura física de un inversor CMOS

Inversor CMOS (sustrato n y pozo p)

Inversor CMOS (sustrato p y pozo n)

02/12/2014 ETSIIN, UPM. 17

Efecto de latchup (I)

Latchup: efecto parasitario inherente a la tecnología CMOS y que retrasó la aplicación de esta tecnología hasta que se logró reducir sus efectos negativos.

Los efectos se resumen en que se genera una vía de conexión directa entre VDD y VSS. El resultado es la destrucción del circuito, o en el mejor

de los casos, en un error que solamente puede resolverse apagando el sistema.

02/12/2014 ETSIIN, UPM. 18

Efecto de latchup (II)

02/12/2014 ETSIIN, UPM. 19

Efecto de latchup (III) VDD

GND

Q2

Q1

Rpozo

Rsustrato

Fuente p+

Pozo n

Sustrato p

Fuente n+

Circuito equivalente. Cuando uno de los dos

transistores bipolares está polarizado en activa directa (debido al flujo de corriente a través del pozo o el sustrato), éste alimenta la base del otro transistor.

Este efecto de amplificación incrementa la corriente hasta que el circuito falla o se quema.

02/12/2014 ETSIIN, UPM. 20

Efecto de latchup (IV)

Acciones a tomar para alejar la posibilidad de aparición del efecto de latchup. Todo pozo debe tener contactos de sustrato del tipo

adecuado.

Todo contacto de sustrato debe conectarse directamente a las líneas de polarización de la fuente. Sin intermediación de polisilicio o zonas de difusión

(óxido fino).

Colocar los contactos de sustrato lo más próximos a los terminales, que hacen de fuente en los transistores.

02/12/2014 ETSIIN, UPM. 21

Efecto de latchup (V)

Una medida conservadora es colocar un contacto de sustrato por cada conexión a las fuentes (VDD o VSS).

Una medida menos conservadora sería colocar un contacto de sustrato cada 5-10 transistores o cada 25-100 µm

Los dispositivos que manejen grandes corrientes (como los transistores en manejadores de entrada/salida) deben rodearse de anillos o capas de guarda (guard rings).