Tema-1 Circuitos Digitales

Tema 1. Circuitos digitales Electrnica Industrial

Andrs Iborra Garca

Departamento de Tecnologa Electrnica Sep?embre 2012

ndice

Electrnica Industrial 2

ndi

ce

1. Circuitos digitales combinacionales. 1.1. Seales analgicas y digitales.

1.2. Seales digitales.

1.3. Disposi?vos lgicos combinacionales.

1.4. Circuitos integrados.

1.5. lgebra de Boole.

1.6. Diseo de circuitos combinacionales.

2. Circuitos digitales secuenciales 2.1 Flip-Flops y Latches.

2.2 Flip-ops ac?vados por anco.

2.3 Aplicaciones de los Flip-Flops.

3. Tecnologas TTL y CMOS 3.1 Familias Lgicas.

3.2 Parmetros caracters?cos.

3.3 Hojas de datos de los fabricantes de CI.

3.4 Conec?vidad entre CI de diferentes familias.

ndice


ndi

ce

4. Circuitos integrados MSI. 4.1 Niveles de integracin de los CI digitales.

4.2 Operaciones aritm?cas.

4.3 Comparadores.

4.4 Codicadores.

4.5 Decodicadores.

4.6 Mul?plexores.

4.7 Demul?plexores.

5. Diseo de Sistemas Digitales con Circuitos Integrados LSI y MSI 5.1 Habilitacin de puertos de E/S.

5.2 Sistema de recuento de votos.

5.3 Display digital.

5.4 Teclado digital.

5.5 Display mul?plexado.

Circuitos Digitales Combinacionales


Interruptores Pulsadores Potencimetros LDRs Fotoclulas Encoders

Galgas extensom Termopares Acelermetros MEMs

SENSORES Solenoides, rels, piezoelctricos Motores de con?nua Motores paso a paso Servomotores Disposi?vos hidrulicos y neum?cos.

ACTUADORES

C. discretos Amplicadores

Filtros A/D

ACONDICIONADORES DE SEALES DE

ENTRADA E INTERFACES

Combinacionales Secuenciales P C

SoC Comunicaciones Algoritmos Socware

SISTEMAS DE CONTROL DIGITAL

D/A Amplicadores PWM

Transistores

ACONDICIONADORES DE SEALES DE SALIDA

E INTERFACES LEDs Displays LCD

CRT TFT

VISUALIZADORES

Sistemas mecnico




Seales analgicas y digitales En contraste con una seal analgica, en una seal digital solo existen niveles o

estados especcos y cambia su nivel en pasos discretos.

Seal Analgica

Seal Digital

En electrnica digital las seales sern de tensin. VH, H: Tensin o nivel alto; VL, L: Tensin o nivel bajo

H

L



Seales digitales. Niveles de tensin

Voltajes tpicos TTL CMOS*

VHmax 5V 5V

VHmin 2V 3,5V

Zona incertidumbre

VLmax 0,8V 1V

VLmin 0V 0V

* Aunque los disposi?vos CMOS se pueden alimentar entre 3 y 18V, en este curso solo consideraremos la tensin de 5V para alimentar este ?po de disposi?vos.

VHmax

VHmin

VLmax

VLmin



Seales digitales. Aspecto real.

Amplitud

Sobreimpulso o sobreoscilacin

Rizado

tw

Rizado

Subimpulso Tiempo de subida Tiempo de caida

Ancho del impulso

tr tf

90%

10%

50%



Disposi?vos lgicos combinacionales Los disposi?vos lgicos combinacionales son disposi?vos digitales que convierten entradas binarias en salidas binarias en base en las reglas del lgebra de Boole. Los disposi?vos ms sencillos son las Puertas Lgicas.

A B S 0 0 0 0 1 0 1 0 0 1 1 1

A B S 0 0 0 0 1 1 1 0 1 1 1 1

A S 0 1 1 0

A S 0 0 1 1

A B S 0 0 1 0 1 1 1 0 1 1 1 0

A B S 0 0 1 0 1 0 1 0 0 1 1 0

A B S 0 0 0 0 1 1 1 0 1 1 1 0

A B S 0 0 1 0 1 0 1 0 0 1 1 1

AND OR NOT BUFFER

NAND NOR XOR XNOR

Puertas bsicas

Puertas compuestas

Mejora el fan-out S=A.B S=A+B S=A

S=(A.B) S=(A+B) S=A.B+A.B S=A.B+A.B

S=A



Circuitos Integrados. Empaquetado.

Fuente: Thomas L. Fundamentos de Electrnica Digital. 9 edicin, Pearson-Pren?ce Hall. 2009.



Circuitos Integrados. Familias lgicas. Existen una gran variedad de familias de circuitos integrados dependiendo de sus

caracters?cas tecnolgicas de fabricacin. Las ms u?lizadas son:

TTL. Lgica Transistor-Transistor. CMOS. Semiconductores complementarios de xido metlico. ECL. Lgica de emisor acoplado.

Atencin! Los niveles lgicos varan dependiendo del ?po de familia.

Un diseador debe tener cuidado cuando mezcle diferentes ?pos de circuitos integrados digitales porque pueden tener caracters?cas incompa?bles (niveles de

tensin de entrada-salida, fan-out, corrientes, etc.)



Circuitos Integrados. Ejemplos



Circuitos Integrados. Fabricacin.



lgebra de Boole. El lgebra de Boole se u?liza para el anlisis y sntesis de circuitos digitales.

Estados posibles.

Lgica posi?va: 0: Nivel de tensin bajo (LOW, L) 1: Nivel de tensin allto (HIGH, H)

Lgica nega?va: 1: Nivel de tensin bajo 0: Nivel de tensin alto

Las seales en los sistemas digitales se representan mediante caracteres alfab?cos A, B, X o una combinacin de letras y nmeros A1, A2, A3... y se corresponden con variables booleanas.

Pueden tomar dos valores (0 1). Se corresponden con seales de entrada, de salida o intermedias.

Seales elctricas y Variables Booleanas.



lgebra de Boole. Axiomas.

(A1) X=0 si X1 (A1) X=1 si X0 OJO!!! Se cumple el principio de dualidad

Abstraccin digital.

Se postulan 5 pares de axiomas:

(A2) Si X=0 entonces X=1 (A2) Si X=1 entonces X=0 OJO!!! Se cumple el principio de dualidad

Funcin inversora.

(A3) 0.0 = 0 (A3) 1+1 = 1 (A4) 1.1 = 1 (A4) 0+0 = 0 (A5) 0.1 = 1.0 = 0 (A5) 1+0 = 0+1 = 1

Denicin formal de las operaciones bsicas.



lgebra de Boole. Teoremas (I).

A+B = B+A A.B = B.A

Propiedad Conmuta?va.

OR AND NOT A+0 = A A.0 = 0 A=A A+1 = 1 A.1 = A A+A = A A.A = A A+A= 1 A.A= 0

Teoremas fundamentales.

(A+B)+C = A+(B+C) (A.B).C = A.(B.C)

Propiedad Asocia?va.

A.(B+C )= (A.B)+(A.C) A+(B.C) = (A+B).(A+C)

Propiedad Distribu?va.

Los teoremas se pueden demostrar por Induccin Perfecta o Teora de Conjuntos



lgebra de Boole. Teoremas (II).

Teoremas de De Morgan.

A+(A.B)=A A.(A+B)=A A+(A.B)=A+B (A+B).(A+B)=A (A+B).(A+C)=A+(B.C) A+B+(A.B)=A+B (A.B)+(B.C)+(B.C)=(A.B)+C (A.B)+(A.C)+(B.C)=(A.B)+(B.C)

Otros Teoremas.

(A.B) = A+B (A . B) A+B A

B

A

B 2 Teorema

(A+B) = A.B

(A + B) A. B A

B

A

B

1er Teorema



Diseo de circuitos combinacionales. Los circuitos combinacionales se caracterizan porque las salidas solo dependen del

estado actual de las entradas. Son circuitos que no almacenan ningn ?po de informacin y se pueden construir u?lizando exclusivamente puertas lgicas.

Circuito para conver?r nmeros binarios de 3 bits a cdigo Gray

Ejemplo

Conver?dor Binario / Cdigo

Gray

A B C

X Y Z



Denir el problema con

palabras

Iden?car entradas y salidas

Obtener la tabla de verdad

Obtener forma cannica

Obtener 1 o 2 Forma cannica

Minimizar funcin lgica

Diagramas de Karnough

Obtener esquema lgico

Diseo. Flujo de trabajo



Diseo. Tabla de verdad


Gray

A B C

X Y Z

A B C X Y Z

0 0 0 0 0 0

0 0 1 0 0 1

0 1 0 0 1 1

0 1 1 0 1 0

1 0 0 1 1 0

1 0 1 1 1 1

1 1 0 1 0 1

1 1 1 1 0 0



Diseo. Mapas de Karnaugh (I)

A B S 0 0 0 0 1 1 1 0 1 1 1 0

S A

0 1

B 0 0 1

1 1 0

A B C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1

S BC

00 01 11 10

A 0 0 1 0 0 1 1 0 1 0

A B C D S 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1

S CD

00 01 11 10

AB 00 0 1 0 0 01 1 0 1 0 11 0 1 1 0 10 0 0 0 0

El mtodo de Karnaugh es un procedimiento grco de minimizacin de circuitos lgicos combinacionales. Se basa en representar la informacin de la tabla de verdad sobre los mapas de Karnaugh y luego aplicar un conjunto de reglas de agrupamiento.



S BC 00 01 11 10

A 0 0 1 1 0 1 1 1 1 0

S BC 00 01 11 10

A 0 0 1 1 0 1 1 1 1 0

Diseo. Mapas de Karnaugh (II) Fundamento del Mtodo.

A B C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1

S BC 00 01 11 10

A 0 0 1 1 0 1 1 1 1 0

A B C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1

A B C S 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 1

Solo son posibles agrupamientos de 2n elementos. 1, 2, 4, 8, 16, 32

S=ABC+ABC=AC(B+B)=AC S=ABC+ABC=BC(A+A)=BC S=C



Diseo. Mapas de Karnaugh (III) Agrupamientos permi?dos.

AB

00 01 11 10

CD 00 0 1 1 0 01 0 0 0 0 11 1 1 0 1 10 0 0 0 1

AB

00 01 11 10

CD 00 1 1 1 1 01 0 0 0 0 11 0 0 1 1 10 0 0 1 1

BCD

ACD ABC

S=ACD+BCD+ABC

CD

AC

S=CD+AC

AB

00 01 11 10

CD 00 0 0 1 0 01 1 0 0 1 11 0 0 0 0 10 1 0 1 1

AB

00 01 11 10

CD 00 1 0 1 1 01 0 0 1 0 11 0 0 1 0 10 1 0 1 1

ABD

BCD

BCD

S=ABD+BCD+BCD

AB

BD

S=AB+BD



Diseo. Mapas de Karnaugh (IV) Agrupamientos permi?dos.

S AB

00 01 11 10

CD 00 0 0 0 0 01 1 1 1 1 11 1 1 1 1 10 0 0 0 0

S AB

00 01 11 10

CD 00 0 1 1 0 01 0 0 1 1 11 0 0 1 1 10 1 0 0 0

D

S=D

BCD

AD

S=BCD+AD+ABCD

S AB

00 01 11 10

CD 00 1 0 0 1 01 1 0 0 1 11 1 0 0 1 10 1 0 0 1

S AB

00 01 11 10

CD 00 1 1 1 1 01 1 1 1 1 11 1 1 1 1 10 1 1 1 1

B

S=B

AB

BD

S=1

ABCD



Diseo. Mapas de Karnaugh (V) Agrupamientos no permi?dos.

No se permiten agrupamientos en L, ni diagonales

S AB

00 01 11 10

CD 00 1 0 1 0 01 1 0 1 0 11 0 1 0 0 10 0 1 1 1

S AB

00 01 11 10

CD 00 1 0 0 0 01 0 1 0 0 11 0 0 1 0 10 0 0 0 1



Diseo. Mapas de Karnaugh (VI) Agrupamientos alterna?vos.

Para un mismo mapa, la solucin no ?ene por qu ser nica.

AB

00 01 11 10

CD 00 1 0 0 0 01 1 1 1 1 11 0 0 1 0 10 0 0 1 1

CD

ABC

ACD S=ABC+CD+ABD+ACD

ABD

AB

00 01 11 10

CD 00 1 0 0 0 01 1 1 1 1 11 0 0 1 0 10 0 0 1 1

CD

ABC

ACD S=ABC+CD+ABC+ACD

ABC



Diseo. Mapas de Karnaugh (VII) Sistema?zacin del mtodo.

1) Representar en un mapa de Karnough la funcin lgica o tabla de verdad que se dese

minimizar. 2) Se agruparan los 1 siguiendo las reglas que a con?nuacin se citan:

Debern construirse primero los grupos de celdas ms grandes; cada uno deber contener 2n elementos.

Debern agregarse grupos cada vez ms pequeos, hasta que cada celda que

contenga un 1 se haya incluido por lo menos una vez. Debern eliminarse los grupos redundantes (aun cuando se trate de grupos

grandes) para evitar la duplicacin.



Diseo. Ejemplo


Gray

A B C

X Y Z

A B C X Y Z 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 1 0 0

X AB

00 01 11 10

C 0 0 0 1 1 1 0 0 1 1

Y AB

00 01 11 10

C 0 0 1 0 1 1 0 1 0 1

Z AB

00 01 11 10

C 0 0 1 1 0 1 1 0 0 1

X=A X=AB+AB=A + B X=BC+BC=B + C

A

B

C

X

Y

Z



Diseo. Condiciones indiferentes Disear un circuito que tome un nmero BCD y produzca una sola salida Y que est ac?va si la entrada es: 1, 2, 5, 6 9

Decimal A B C D S 0 0 0 0 0 0 1 0 0 0 1 1 2 0 0 1 0 1 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 1 6 0 1 1 0 1 7 0 1 1 1 0 8 1 0 0 0 0 9 1 0 0 1 1 10 1 0 1 0 X 11 1 0 1 1 X 12 1 1 0 0 X 13 1 1 0 1 X 14 1 1 1 0 X 15 1 1 1 1 X

S AB

00 01 11 10

CD 00 0 0 X 0 01 1 1 X 1 11 0 0 X X 10 1 1 X X

S=CD+CD=C + D

A

C

D

B

S



Diseo propuesto En un barco el piloto autom?co controla la navegacin e indica mediante cuatro seales N, S, E y O que rumbo lleva. Disear el menor circuito que decodique el rumbo sobre un display de 7-segmentos, segn el siguiente criterio: Si sigue rumbo norte, se ac?va el segmento a; si sur, el d. Si sigue rumbo este, se ac?van los segmentos b y c; si oeste, se ac?van e y f. Si sigue rumbo noreste se ac?van a y b; si noreste, a y f. Si sigue rumbo sureste se ac?van c y d; si suroeste, d y e.

Circuitos Digitales Secuenciales


Interruptores Pulsadores Potencimetros LDRs Fotoclulas Encoders

Galgas extensom Termopares Acelermetros MEMs

SENSORES Solenoides, rels, piezoelctricos Motores de con?nua Motores paso a paso Servomotores Disposi?vos hidrulicos y neum?cos.

ACTUADORES

C. discretos Amplicadores

Filtros A/D

ACONDICIONADORES DE SEALES DE

ENTRADA E INTERFACES

Combinacionales Secuenciales P C

SoC Comunicaciones Algoritmos Socware

SISTEMAS DE CONTROL DIGITAL

D/A Amplicadores PWM

Transistores

ACONDICIONADORES DE SEALES DE SALIDA

E INTERFACES LEDs Displays LCD

CRT TFT

VISUALIZADORES

Sistemas mecnico

Circuitos digitales Secuenciales



Circuitos digitales secuenciales. Los circuitos secuenciales se caracterizan porque las salidas estn determinadas no slo por las entradas existentes sino tambin por la secuencia de entradas que condujeron al estado existente. ==> El circuito ?ene MEMORIA.

Circuito combinacional

E1 En

Entradas S1 Sn

Salidas

Memoria (Estado)

Se pueden clasicar en SNCRONOS y ASNCRONOS



Flip-Flops. Los ip-ops son los elementos ms sencillos para almacenar informacin. Se caracterizan porque ?enen dos y slo dos estados posibles de salida. Al ser dichos estados

ESTABLES se conocen tambin como biestables. Dentro de los diferentes ?pos de ip-ops existentes, los ms usados son los Latches y los Flip-

Flops ac?vados por anco

Q S

R Q

Q

Q R

S

Q

Q S

R

Latches

Flip-Flops ac?vados por anco

Q S

R Q

CK Q

Q R

S CK

Q

Q S

R

CK



Latches. Los latches (cerrojos) son los biestables ms sencillos ya que no precisan seal de reloj para su ac?vacin. Se u?lizan poco (circuitos asncronos).

Q S

R Q

Q

Q R

S

Q

Q S

R

Latch SR

S R Qn Qn Estado 0 0 Qn-1 Qn-1 Sin cambio 0 1 0 1 RESET 1 0 1 0 SET 1 1 0 0 Estado Ambiguo

S R Qn Qn Estado 0 0 1 1 Estado Ambiguo 0 1 1 0 SET 1 0 0 1 RESET 1 1 Qn-1 Qn-1 Sin Cambio

R

S

Q Q

Q Q

S

R



Flip-Flops ac?vados por anco (I). En los ip-ops la seal de reloj (CK) sincroniza todos los cambios de los estados de salida del disposi?vo. Esto permite el diseo de circuitos complejos (P y C), donde todos los cambios se disparan o ac?van con una seal de reloj comn. Flip-Flops SR S R CK Qn Qn

0 0 Qn-1 Qn-1 0 1 0 1 1 0 1 0 1 1 NA X X 0, 1, Qn-1 Qn-1

Q S

R Q

CK

R

S

CK

Q



Flip-Flops ac?vados por anco (II).

Flip-Flops ?po D

D CK Qn Qn 0 0 1 1 1 0 X 0, 1, Qn-1 Qn-1

Q D

Q

CK

Q S

R Q

CK CK D Q

Q

R

CK

Q



Flip-Flops ac?vados por anco (III). Flip-Flops ?po JK

Q J

K Q

CK

J K CK Qn Qn 0 0 Qn-1 Qn-1 0 1 0 1 1 0 1 0 1 1 Qn-1 Qn-1 X X 0, 1, Qn-1 Qn-1

J

K

CK

Q

Q S

R Q

CK CK J Q

Q K



Flip-Flops ac?vados por anco (IV).

Flip-Flops ?po T

Q T

Q

CK

T CK Qn Qn 0 Qn-1 Qn-1 1 Qn-1 Qn-1 X 0, 1, Qn-1 Qn-1

Q J

K Q

CK CK T Q

Q

T

CK

Q



Flip-Flops ac?vados por anco (V). Entradas de control asncronas

Se u?lizan para poner la salida de un ip-op a 0 o a 1 en cualquier momento. Reciben diferentes denominaciones (PRESET, CLEAR, DC SET, DC CLEAR, SET, RESET, DIRECT SET, DIRECT CLEAR).

Q J

K Q

CK

Preset

Clear

J

K

CK

Preset

Clear

Q



Aplicaciones de los Flip-Flops (I). Eliminacin de rebotes (deboucing) en interruptores

Se u?lizan para poner la salida de un ip-op a 0 o a 1 en cualquier momento. Reciben diferentes denominaciones (PRESET, CLEAR, DC SET, DC CLEAR, SET, RESET, DIRECT SET, DIRECT CLEAR).

Q

Q

S

R

Interruptor SPDT (1 polo, 2 direcciones)

Interruptor SPST (1 polo, 1 direccin)



Aplicaciones de los Flip-Flops (II). Registros de datos Los FF se pueden poner en cascada para construir registros de datos de tantos bits como se quiera. Conguraciones picas son de 4, 8, 16, 32, 64 o 128 bits. Se suelen u?lizar en los microprocesadores para retener datos para clculos aritm?cos. Los Registros son ms caros que los dispositivos de memoria de las CPU pero mucho ms rpidos.



Aplicaciones de los Flip-Flops (III). Registros de desplazamiento Los registros de desplazamiento se suelen u?lizar para implementar conver?dores paralelo serie-serie paralelo con objeto de comunicar disposi?vos (USB, Fireware, HD Serial ATA, etc.).



Aplicaciones de los Flip-Flops (IV). Contadores asncronos



Aplicaciones de los Flip-Flops (V). Contadores sncronos

Tecnologas TTL y CMOS


Familias Lgicas Una familia lgica es una coleccin de Circuitos Integrados que ?enen caracters?cas

elctricas similares en cuanto a sus entradas, salidas y circuitera interna. Las familias ms usuales son la CMOS (Complementary Metal-Oxide-Semiconductor Field Eect Transistor), TTL (Transistor Transistor Logic) y ECL (Emier Coupled Logic).

El diseo lgico de un circuito digital es independiente de la tecnologa usada, sin embargo para la realizacin sica de los circuitos si se debe tener en cuenta. En concreto, hay que considerar los siguientes factores:

-Mrgenes de ruido -Entorno de trabajo del circuito -Fan-out -Necesidad de: -Velocidad -Salidas en colector abierto -Consumo -Salidas Tri-State -Alimentacin disponible

Los chips de una misma familia lgica se pueden interconectar directamente

Los chips de familias lgicas diferentes no ?enen porque ser compa?bles



Familias Lgicas. Tecnologa CMOS

La lgica CMOS u?liza pares complementarios MOSFET (NMOS y PMOS) como elemento bsico.

Inversor CMOS

Fuente: Wakerly, John F. Diseo digital : principios y prc?cas / John F. Wakerly. -- 3 ed. Pearson Educacin, 2001



Familias Lgicas. Tecnologa TTL

La lgica TTL u?liza transistores bipolares como elementos bsicos

Inversor TTL



Parmetros caracters?cos (I)

TTL => 5V CMOS => 5V, 3.3V y 2.7V

Tensin de alimentacin




Parmetros carcters?cos (II) VCC VCC

ICCL ICCH

Si el ciclo de trabajo es el 50% => ICC = (ICCH +ICCL)/2 => PD=VCC.ICC La disipacin de potencia en un circuito TTL se puede considerar constante dentro de su rango de frecuencias de operacin. En CMOS la disipacin de potencia depende de la frecuencia. En condiciones est?cas es extremadamente baja y aumenta cuando aumenta la frecuencia.

Los CMOS presentan baja disipacin estNca y una signicaNva disipacin dinmica.

Por ejemplo: TTL Schokly => 2,2 mW (siempre). HCMOS => 2,75 W (DC) y 170 W (100 KHz).

Potencia consumida




Parmetros carcters?cos (III)

5V.

2V.

0.8V. 0V.

Entrada TTL

1 lgico

No permitido

0 lgico V IL(max) V IL(min)

V IH(max)

V IH(min)

Salida TTL

1 lgico

No permitido

0 lgico V OL(max) V OL(min)

V OH(max)

V OH(min)

5V.

2.7V.

0.5V. 0V.

5V.

3.5V.

1.5V.

0V.

Entrada CMOS

1 lgico

No permitido

0 lgico V IL(max)

V IL(min)

V IH(max)

V IH(min)

V OH(max) Salida CMOS

1 lgico

No permitido


V OH(min) 5V.

4.95V.

0.05V. 0V.

Niveles de entrada y salida CMOS y TTL



Parmetros carcters?cos (IV)

5V.

2V.

0.8V. 0V.

Entrada TTL

1 lgico

No permitido

0 lgico V IL(max) V IL(min)

V IH(max)

V IH(min)

Salida TTL

1 lgico

No permitido


V OH(max)

V OH(min)

5V

2.7V

0.5V 0V

Mrgenes de ruido

VNH = V OH(min) V IH(min) VNL = V IL(max) V OL(max)

VNH

VNL

VIHmin

VH VH

Seal real que incluye una componente de ruido

Picos de ruido fuera de los lmites permitidos

Glitch debido al ruido

Inmunidad al ruido




Parmetros carcters?cos (V)

Una puerta excitadora TTL (fuente) entrega corriente a las entradas de las puertas de carga en el estado ALTO (IIH) y absorbe corriente de las puertas de carga en el estado BAJO (IIL).

Cuantas ms puertas de carga se conectan a la fuente, mayor es la carga de la misma. La corriente que suministra la fuente aumenta con cada puerta de carga que se aade. Al aumentar esta corriente, la cada de tensin interna de la puerta excitadora aumenta., haciendo que la tensin de salida VOH disminuya. Si se conecta un nmero excesivo de puertas de carga, la tensin VOH cae por debajo de su valor mnimo V OH(min)

Capacidad de carga de una puerta TTL cuando la salida est nivel ALTO




Parmetros carcters?cos (VI)

Una puerta excitadora TTL (sumidero) absorbe corriente de las puertas de carga en el estado BAJO (IIL).

La corriente de sumidero tambin aumenta con cada entrada de carga que se aade. Al aumentar esta corriente, la cada de tensin interna de la puerta excitadora aumenta, haciendo que VOL aumente. Si se conecta un nmero excesivo de puertas de carga, la tensin VOL se har mayor que VOL(max)

V OL I IL(1)

I IL(2)

I IL(n)

+ 5 V.

+ 5 V.

+ 5 V.

Capacidad de caga de una puerta TTL cuando su salida est a nivel BAJO




Parmetros Carcters?cos (VII)

Existe un lmite para el nmero de entradas de carga que una puerta puede excitar. Este lmite se denomina fan-out de la puerta. El fan-out para las puertas TTL standard es de 10 entradas y hasta 40 para TTL Schoky.

Fan-out




Parmetros carcters?cos (VIII) Comportamiento dinmico de las puertas CMOS




Hojas de datos de los fabricantes de CI

Familia Caractersticas

74 Es la ms antigua, fue introducida por Silvana en 1963 y popularizada por Texas Instruments.

74H 74L

High Speed TTL Low Power TTL Tienen la misma estructura pero cambian los valores de los resistores

El desarrollo de los transistores Schottky y su introduccin en los aos 70 en la familia TTL hizo obsoletas las familias 74, 74H, 74L

74S Schottky TTL Es la primera familia que utiliza transistores Schottky Mejora mucho la velocidad de la serie 74 pero con mucho ms consumo.

74LS Low power Schottky TTL Es la TTL ms utilizada y la menos costosa Iguala la velocidad de la serie 74 TTL pero consume una quinta parte.

74AS Advanced Shottky TTL Ofrece el doble de velocidad que la 74S con la mitad de consumo

74ALS Advanced Low Power Schottky TTL Ofrece velocidades y consumos mejores que la LS. Rivaliza con la LS

74F Fast TTL Esta posicionada entre la AS y la ALS

Familia TTL




Familia Caractersticas 4000 Es la ms antigua, ha sido sustituida por el resto de familias.

Eran lentas, presentaban un bajo consumo frente a las TTL de la poca. Pero se conectaban mal con las TTL

74 FAM nn 74HC30, 74HCT30, 74AC30,74HCT30,74AHC30

Puertas NAND de 8 entradas HC HCT

High Speed CMOS High Speed CMOS, TTL Compatible Tienen mayor velocidad y mejor capacidad de consumo y de suministro de corriente que la 4000

VHC VHCT

Very High Speed CMOS Very High Speed CMOS, TTL Compatible Son el doble de rpidas que las HC y HCT, siendo compatibles elctricamente.

Familia CMOS




hp://focus.?.com/docs/prod/folders/print/sn7400.html



Conec?vidad entre CI de diferentes familias Cuando se disean sistemas digitales se recomienda usar solo una familia de disposi?vos (TTL

o CMOS) pero a veces puede ser necesario conectar disposi?vos de dis?ntas familias, para ello es necesario que sean compa?bles en tensin e intensidad.

Conec?vidad desde TTL a otros disposi?vos digitales

TTL

TTL

1K

5 V

Salida Entrada

Muchos CMOS

Hasta 10 TTL

O 40 LS TTL



Conec?vidad entre CI de diferentes familias Conec?vidad desde CMOS a otros disposi?vos digitales

CMOS

CMOS Muchos CMOS

Hasta 2TTL o

10 LS TTL

Salida Entrada

Buer 4049B

Circuitos Integrados MSI


Niveles de integracin de los CI digitales

Nivel de integracin N de transistores N de puertas Fecha Tipo

SSI (Small Scale Integra?on)

10 a 100 1 a 10 1.960 Puertas Flip-Flops

MSI (Medium Scale Integra?on)

100 a 1.000 10 a 100 1.965 Contadores Mul?plexores Decodicadores Etc.

LSI (Large Scale Integra?on)

1.000 a 10.000 100 a 1.000 1.970 Microprocesadores Memorias Disposi?vos programables ASIC

VLSI (Very Large Scale Integra?on)

10.000 a 100.000 1.000 a 10.000 1.978

ULSI (Ultra Large Scale Integra?on)

100.000 a 1.000.000

10.000 a 100.000 1.985

GLSI (Giga Large Scale Integra?on)

> 1.000.000 > 100.000 1.995



Operaciones aritm?cas

A

B

C in

C out

1100

0110

1

0011

1

A B Cin Cout

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

74LS283

74LS283

A B C in

C out

74LS283

A B C in

C out

0010 1110

0000 1

1 0010 0010

0101 0

1110 (A) 0010

0010 0010 (B)

0101 0000

+

Sumadores




Operaciones aritm?cas

A

B

B in

B out

D 0010

1010

0

1000

1

A B Bin Bout D

0 0 0 0 0

0 0 1 1 1

0 1 0 1 1

0 1 1 1 0

1 0 0 0 1

1 0 1 0 0

1 1 0 0 0

1 1 1 1 1

74LSXXX

74LSXXX

A B B in

D B out

74LSXXX

A B B in

D B out

1010 0010

1000 1

1 0010 0110

0011 0

0010 (A) 0110

0010 1010 (B)

0011 1000

_

Restadores




Comparadores

A

B

A>B

A=B

AB

A=B AB

A=B AB

A=B AB

A=B AB

A=B AB

A=B A



Codicadores

7 8 9

4 5 6

1 2 3

0 . +/-

9 8 7 6 5 4 3 2 1 0

Codificador decimal / BCD

1001

1

Codificador Gray / Binario

A

B

C

X

Y

Z




Decodicadores

Display 7 Segmentos

BCD

1001

a

b

c d

e

f g 111 0011

Decodificador de cuatro bits (74154)

Decodificador BCD a 7 Segmentos




Mul?plexores (I) La funcin bsica de un mul?plexor es dirigir la informacin digital procedente de diversas fuentes a una nica lnea para ser transmi?da a travs de dicha lnea a un des?no comn.

S1 S0 Entrada Seleccionada

0 0 D0 0 1 D1 1 0 D2 1 1 D3

Y

0

1

0 1

2 3

MUX S0 S1

D0 D1

D2 D3

S0

S1

D0

D1

D2

D3

Y



Mul?plexores (II) Los multiplexores nos permiten construir cualquier funcin combinacional. Para ello, tan solo hay que fijar las entradas del multiplexor a los niveles lgicos de la tabla de verdad que se quiere reproducir.

A B C S

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 0

1 1 0 0

1 1 1 0

S= ABC+ABC

A B C

0

1

2

3

4

5

6

7

0

1

0

0

1

0

0

0

MUX

Una funcin combinacional de n variables requiere un MUX de 2n canales de entrada



Demul?plexores La funcin bsica de un demul?plexor es realizar la funcin contraria al mul?plexor. Toma datos de una lnea y los distribuye a un determinado nmero de lneas de salida.

S1 S0 Salida Seleccionada

0 0 D0 0 1 D1 1 0 D2 1 1 D3

Y

0

1 0 1

2 3

DEMUX S0 S1 D0

D1

D2 D3

S0

S1

D0

D1

D2

D3

Entrada de Datos

Y

Diseo de Sistemas con Circuitos Integrados


Diseo de Sistemas Digitales con CI Los circuitos integrados se pueden usar como bloques para crear la funcionalidad deseada

simplemente interconectndolos entre ellos.

No existe una metodologa predenida, los diseos se realizan en base a la experiencia y las notas de aplicacin que proporcionan los fabricantes.

Es importante ver diseos ya existentes para aprender a disear nuevos.



Habilitacin de puertos de E/S




Sistema de recuento de votos




Display digital




Teclado digital




Display mul?plexado


Dr. Andrs Iborra Universidad Politcnica de Cartagena Campus Muralla del Mar, s/n 30202 Cartagena

Tel. +34 968 32 56 54 Fax. +34 968 32 53 45 E-mail [email protected] Twier @aiborra Www www.aiborra.com

Tema-1 Circuitos Digitales

Documents

Transcript of Tema-1 Circuitos Digitales