UNIDAD 4UNIDAD 4

1M. en C. Adrin Antonio Castaeda

Galvn

UNIDAD 4UNIDAD 4

M. en C. Adrin Antonio Castaeda Galvn 2

Parmetros de voltaje` V (min) Voltaje de entrada de nivel alto: Nivel de` VIH(min)- Voltaje de entrada de nivel alto: Nivel de voltaje mnimo que se requiere para un 1 lgico en

una entrada. Cualquier voltaje debajo de este nivel no ser aceptado como ALTO por el circuito lgico.p p g

` VIL(max) -Voltaje de entrada de nivel bajo: Nivel de voltaje mximo que se requiere para un 0 lgico en una entrada. Cualquier voltaje debajo de este nivel no ser aceptado como BAJO por el circuito lgicoser aceptado como BAJO por el circuito lgico.

` VOH(min) -Voltaje de salida de nivel alto: Nivel de voltaje mnimo a la salida de un circuito lgico en estado ALTO bajo condiciones de carga especficasestado ALTO bajo condiciones de carga especficas.

` VOL(max) -Voltaje de salida de nivel bajo: Nivel de voltaje mximo a la salida de un circuito lgico en estado BAJO bajo condiciones de carga especficas. J j g p

M. en C. Adrin Antonio Castaeda Galvn 3

Parmetros de corriente` I Corriente de entrada de nivel alto: Corriente` IIH-Corriente de entrada de nivel alto: Corriente que fluye en una entrada cuando se aplica un

voltaje de nivel ALTO especfico a dicha entrada.` I Corriente de entrada de nivel bajo: Corriente` IIL-Corriente de entrada de nivel bajo: Corriente que fluye en una entrada cuando se aplica un

voltaje de nivel BAJO especfico a dicha entrada.` I Corriente de salida de nivel alto: Corriente` IOH-Corriente de salida de nivel alto: Corriente que fluye desde una salida en el estado lgico

ALTO en condiciones de carga especficas.` I -Corriente de salida de nivel bajo: Corriente` IOL-Corriente de salida de nivel bajo: Corriente que fluye desde una salida en el estado lgico

BAJO en condiciones de carga especficas.

M. en C. Adrin Antonio Castaeda Galvn 4

NIVEL ALTO

NIVEL BAJOJ

M. en C. Adrin Antonio Castaeda Galvn 5

` Retrasos de la propagacin: es el retraso que siempre experimenta una seal lgica al recorrersiempre experimenta una seal lgica al recorrer el circuito y se definen como sigue: TPLH: retraso al pasar del estado lgico 0 al 1

T l d l d l i 1 l 0 TPHL: retraso al pasar del estado lgico 1 al 0` Producto velocidad potencia: es trmino comn

que se usa para medir y comparar el desempeo global de una familia de CI que se obtiene al multiplicar el retraso de propagacin de la compuerta por la potencia que disipa.p p p q p Ejemplo: Un CI tiene un promedio de propagacin de

10ns y una disipacin de potencia de 5mW El producto velocidad potencia es de 50 picojoules.

M. en C. Adrin Antonio Castaeda Galvn 6

Los campos elctricos y magnticos aleatorios pueden inducir voltajes en los alambres depueden inducir voltajes en los alambres de conexin entre los circuitos lgicos. A estas seales espurias no deseadas se les denomina

id l d i lruido y algunas veces pueden ocasionar que el voltaje en la entrada de un CL caiga por debajo de VIH(min) o exceda VIL(max) lo que podriaproducir una operacin poco confiable.

` Inmunidad al ruido: se refiere a la capacidad del CL para tolerar los voltajes de ruido en susCL para tolerar los voltajes de ruido en sus entradas. A una medida cuantitativia de inmunidad al ruido se denomina margen de ruido

M. en C. Adrin Antonio Castaeda Galvn 7

` Margen de ruido en estado alto VNH:VNH= VOH(min)- VIH(min)

` Margen de ruido en estado alto VNL:V = V (min) V (min)VNL= VOH(min)- VIH(min)

M. en C. Adrin Antonio Castaeda Galvn 8

` Las familias lgicas se pueden describir de acuerdo con la forma` Las familias lgicas se pueden describir de acuerdo con la forma en que la corriente circule entre la salida de un CL y la entrada de otro.

` Cuando la salida de la compuerta 1 se encuentra en el estado ALTO, sta suministra una corriente IIH a la entrada de laALTO, sta suministra una corriente IIH a la entrada de la compuerta 2, que acta sencillamente como una resistencia conectada a tierra. De este modo la compuerta 1 acta como fuente de corriente.

` Cuando la salida de la compuerta 1 se encuentra en estado BAJO` Cuando la salida de la compuerta 1 se encuentra en estado BAJO los circuitos de la compuerta 1 act{uan como una resistencia conectada a tierra, los circuitos de la compuerta 2 se comportan como una resistencia conectada a VCC por lo que la corriente circula de regreso a la compuerta 1 a travs de su resistencia g pconectada a tierra, en otras palabras en estado BAJO el CI que maneja la entrada debe poder consumir, drenar o disipar una corriente IIL que viene de la entrada.

M. en C. Adrin Antonio Castaeda Galvn 9

M. en C. Adrin Antonio Castaeda Galvn 10

` Factor de carga de salida FANOUT: en general laFANOUT: en general la salida de un CL debe manejar varias entradas lgicas. El factor de cargalgicas. El factor de carga se define como el nmero mximo de entradas lgicas estndar gque una salida puede manejar confiablemente. Si este nmero es

did dexcedido no se pueden garantizar los voltajes de nivel lgico de salida.

M. en C. Adrin Antonio Castaeda Galvn 11

Determinacin del factor de carga de salida:Para determinar cuantas entradas diferentes

puede manejar la salida de un CI, se necesita saber la capacidad de la corriente de salidasaber la capacidad de la corriente de salida, junto con los requerimientos de corriente de cada entrada; esto es IOL(max), IOH(max),cada entrada; esto es IOL(max), IOH(max), IIL(max) e IIH(max)

FANOUT BAJO = IOL(max) / IIL(max)FANOUT ALTO = IOH(max) / IIH(max)

M. en C. Adrin Antonio Castaeda Galvn 12

M. en C. Adrin Antonio Castaeda Galvn 13

` Predisposicin de entradas TTL a BAJOentradas TTL a BAJO

` Debe tenerse precaucin deprecaucin de conservarse R lo suficientemente bajo para que el voltajepara que el voltaje generado por la corriente IIL que fluye hacia afuera genere ac a a ue a ge e eun voltaje menor que VIL(max)

M. en C. Adrin Antonio Castaeda Galvn 14

UNIDAD 4UNIDAD 4

M. en C. Adrin Antonio Castaeda Galvn 15

Un circuito interfaz es aquel que se conecta entre el manejador y la carga; su funcin consiste en tomar lamanejador y la carga; su funcin consiste en tomar la seal de salida del manejador y acondicionarla de manera que sea compatible con los requerimientos de la carga Circuitos de interfzx Bufferx Tipo Ttemx Colector abiertoCo ecto ab e to

x Triple estadox Schmit triggerx Switch bilateral

` Se de denomina buffer a cualquier circuito diseado para tener una corriente de salida y/ voltaje mayor que un CI normal. Los buffers cuentan con salidas tipo ttem de colector abierto.

M. en C. Adrin Antonio Castaeda Galvn 16

` Buffer de colector abiertoabierto

` Un buffer de colector abierto se puede manejar voltajes y j j ycorrientes mayores a las TTL estndar y su salida se puede considerar como unconsiderar como un transistor npnabierto en colector.

` Ejemplos tpicos: Notacin estndar para b ff d l bi` Ejemplos tpicos: ULN2003 7406, 7407, etc.

buffers de colector abierto

M. en C. Adrin Antonio Castaeda Galvn 17

` Este circuito permite que haya 3 estados:que haya 3 estados: ALTO, BAJO Y Z (alta impedancia), lo cual permite la interconexin deinterconexin de varios CI, debido a que ambos transistores de la configuracin tipo ttem se apaguen dettem se apaguen de manera que la terminal de salida no supla ni pida corriente vindose como unavindose como una conexin flotada o con alta impedancia hacia tierra o VCC

M. en C. Adrin Antonio Castaeda Galvn 18

` Los interruptores` Los interruptores bilaterales CMOS son empleados ppara conmutar una seal

l i h ianalgica hacia dos diferentes salidas porsalidas por medio de control digital

M. en C. Adrin Antonio Castaeda Galvn 19

`Cuando se interconectan diferentes tipos de CI debemosdiferentes tipos de CI, debemos verificar que el dispositivo de excitacin satisfaga siempre losexcitacin satisfaga siempre los requerimientos de voltaje y corriente del dispositivo de cargacorriente del dispositivo de carga

` Ver las tablas de la diapositiva 13

M. en C. Adrin Antonio Castaeda Galvn 20

` En las tablas de la diapositiva 13 indica quediapositiva 13 indica que los valores de corriente de entrada para un CMOS es extremadamente baja cuando se compara con lacuando se compara con la corriente de salida de un TTL; sin embargo existen problemas cuando se comparan con los voltajescomparan con los voltajes de salida de los TTL. VOH(min) es demasiado baja con el VIH(min) de un CMOS En estos casos seCMOS. En estos casos se conecta la salida TTL a +VCC con una resistencia de PULLUP.

M. en C. Adrin Antonio Castaeda Galvn 21

` En este caso no es posible conectarposible conectar una resistencia de PULLUP en la salida del TTLsalida del TTL debido a que VCC es menor que VDD, por lo que , p qhay que conectar un buffer de colector abierto

tcomo se muestra en la figura.

M. en C. Adrin Antonio Castaeda Galvn 22

` Debido a que los CI CMOS tienen baja capacidad para el manejo depara el manejo de corriente IOL e IOH se conectan buffers para aumentar esta

id d hcapacidad y hacer la interfaz

M. en C. Adrin Antonio Castaeda Galvn 23

` En este caso se ili b ffutiliza un buffer

CMOS 4050B el cual tiene lacual tiene la capacidad de cambiar los niveles de voltajeniveles de voltaje y aumentar la capacidad de pmanejo de corriente

M. en C. Adrin Antonio Castaeda Galvn 24

` Los LVT tienen caractersticas similares a los TTL, por lo tanto aplican las mismas interfaces para los circuitos CMOS y viceversaviceversa.

` Diferencias` VCC 1 8 a 3 6 V` VCC 1.8 a 3.6 V` Tpd(max) 4ns` PD 0.33mW` PD 0.33mW` I de salida IOH=32mA; IOL=64mA` Valores de VIO igual a la familia TTL estndarg

M. en C. Adrin Antonio Castaeda Galvn 25