Modelo dinámico para la emulación hardware del control de...

i

Proyecto Fin de Carrera

Ingeniería Electrónica

Modelo dinámico para la emulación hardware del control de un convertidor de potencia para

aplicaciones de integración de energías renovables

Autor: MARÍA DEL ROCÍO DOBADO GUZMÁN

Tutor: JUAN MANUEL CARRASCO SOLÍS

Departamento de Ingeniería Electrónica Escuela Técnica Superior de Ingeniería Universidad de Sevilla

Sevilla, 2017

iii

PROYECTO FIN DE CARRERA

INGENIERÍA ELECTRÓNICA

Modelo dinámico para la emulación hardware del control de un convertidor de potencia para

aplicaciones de integración de energías renovables

AUTOR:

MARÍA DEL ROCÍO DOBADO GUZMÁN

TUTOR:

JUAN MANUEL CARRASCO SOLÍS

Departamento de Ingeniería Electrónica

Escuela Técnica Superior de Ingeniería

Universidad de Sevilla

Sevilla, Junio de 2017

v

PROYECTO FIN DE CARRERA: Modelo dinámico para la emulación hardware del control de un convertidor de potencia para aplicaciones de integración de energías renovables

Autor: MARÍA DEL ROCÍO DOBADO GUZMÁN

Tutor: JUAN MANUEL CARRASCO SOLÍS

El tribunal nombrado para juzgar el Proyecto arriba indicado, compuesto por los siguientes miembros:

Presidente:

Vocales:

Secretario:

Acuerdan otorgarle la calificación de:

Sevilla, 22 Junio 2017

El Secretario del Tribunal

vii

SEVILLA, JUNIO DE 2017

AGRADECIMIENTOS

A lo largo de estos años han sido numerosos los que me han brindado su ayuda generosamente en todo lo que les he pedido y en las que no también, me han dedicado su tiempo y han compartido conmigo su conocimiento con paciencia y dedicación. Gracias a todos porque sin vosotros no hubiera sido posible llegar a este punto.

Mención especial se merecen mis amigos y familia, sobre todo mis padres, que han creído en mí y en mis posibilidades, que me han acompañado, apoyado y alentado en todo momento.

ix

I. ÍNDICE

AGRADECIMIENTOS .................................................................VII

I. ÍNDICE .............................................................................. IX

II. ÍNDICE DE FIGURAS .......................................................... XI

III. ÍNDICE DE TABLAS ........................................................ XVII

1. OBJETIVOS .......................................................................... 1

2. INTRODUCCIÓN .................................................................. 3

3. CONVERTIDOR REDUCTOR-ELEVADOR ............................... 5

3.1 ANÁLISIS DEL MODELO ................................................................................... 5

3.1.1 Modo Continuo ............................................................................ 6

3.1.2 Modo Discontinuo ........................................................................ 9

3.2 PROCESO DE SIMULACIÓN DE UN CONVERTIDOR REDUCTOR-ELEVADOR .................. 9

3.2.1 Simulación del Convertidor Junto con la Función Matlab ......... 10

3.2.1 Simulación de la Función en Simulink. Conversión de Double a Fixed-Point ................................................................................................... 14

3.2.2 Integración en la Zedboard ....................................................... 22

3.3 RESULTADOS DE LA EMULACIÓN DEL CONVERTIDOR REDUCTOR-ELEVADOR ........... 31

3.3.1 Modo Continuo. Corriente del Inductor .................................... 31

3.3.1 Modo Continuo. Tensión de Salida ............................................ 33

3.3.2 Modo Discontinuo. Corriente del Inductor................................ 34

3.3.1 Modo Discontinuo. Tensión de Salida ....................................... 36

4. METODOLOGÍA PARA SALVAR EL MODELO EN ZEDBOARD 39

4.1 ARRANQUE DESDE LA MEMORIA FLASH ............................................................. 46

4.2 ARRANQUE DESDE LA TARJETA DE MEMORIA SD................................................. 51

4.3 CONECTAR CON LA ZEDBOARD DESDE XILINX SDK ............................................ 52

5. OTROS MODELOS DE CONVERTIDORES DE POTENCIA DC-DC .......................................................................................... 55

5.1 CONVERTIDOR REDUCTOR ............................................................................. 55

5.1.1 Análisis del Modelo .................................................................... 55

5.1.2 Simulación del Convertidor Reductor ....................................... 58

5.1.3 Resultados de la Emulación del Convertidor Reductor ............. 62

x

5.2 CONVERTIDOR ELEVADOR .............................................................................. 68

5.2.1 Análisis del Modelo .................................................................... 69

5.2.2 Simulación del Convertidor Elevador ........................................ 72

5.2.1 Resultados de la Emulación del Convertidor Elevador ............. 75

6. PROPUESTA PARA CUMPLIR EL ÚLTIMO OBJETIVO .......... 83

7. IMPLEMENTACIONES ALTERNATIVAS DE LOS MODELOS DE CONVERTIDORES EN SIMULINK ..................................................... 87

8. CONCLUSIONES ................................................................. 91

9. BIBLIOGRAFÍA .................................................................. 93

10. LISTADO DE ACRÓNIMOS .................................................. 95

ANEXO I: ENTORNO DE TRABAJO ........................................... 97

A1.1 ENLACE DE MATLAB CON XILINX ISE DESIGN SUITE .......................................... 99

A1.2 CONFIGURACIÓN DE UNA CONEXIÓN DE ÁREA LOCAL ....................................... 102

A1.2.1 Conexión a la Zedboard desde HyperTerminal .................... 105

A1.2.2 Conexión a la Zedboard desde Putty ................................... 106

A1.3 ACTUALIZACIÓN DEL FIRMWARE ................................................................... 107

xi

II. ÍNDICE DE FIGURAS

Figura 1. Objetivo deseado .............................................................................................. 1

Figura 2: Objetivo cumplido ............................................................................................. 2

Figura 3: Convertidor reductor-elevador ............................................................................ 5

Figura 4: Modo conducción del convertidor elevador-reductor ............................................. 7

Figura 5: Modo no conducción del convertidor reductor-elevador......................................... 8

Figura 6: Modo discontinuo del convertidor reductor-elevador ............................................. 9

Figura 7: Simulación del convertidor reductor-elevador en Simulink ................................... 13

Figura 8: Powergui ........................................................................................................ 13

Figura 9: Configuración del ‘Solver Options’ ..................................................................... 14

Figura 10: Simulación del convertidor reductor-elevador en Simulink ................................. 15

Figura 11: Bloque ReductorElevador ............................................................................... 16

Figura 12: Bloques SW_IL .............................................................................................. 17

Figura 13: Bloque ModoNoConduccion_Discontinuo .......................................................... 18

Figura 14: Fixed-Point Tool ............................................................................................ 19

Figura 15: Fixed-Point Tool Ejecutado ............................................................................. 20

Figura 16: Sample time display no válido ......................................................................... 21

Figura 17: Sample time display válido ............................................................................. 22

Figura 18: Set target device and synthesis tool ................................................................ 23

Figura 19: Set target interface ........................................................................................ 23

Figura 20: Prepare model for HDL .................................................................................. 24

Figura 21: HDL code generation ..................................................................................... 24

Figura 22: Create project ............................................................................................... 25

Figura 23: Generate software interface model.................................................................. 25

Figura 24: Interfaz del modelo creado ............................................................................. 26

xii

Figura 25: Build FPGA bitstream I ................................................................................... 27

Figura 26: Build FPGA bitstream II .................................................................................. 27

Figura 27: Program target device .................................................................................... 28

Figura 28: Barra de herramientas de Simulink de la interfaz generada ............................... 28

Figura 29: Revisión del paso de integración ..................................................................... 29

Figura 30: Activar uso de señales continuas ..................................................................... 30

Figura 31: Interfaz del modelo modificada ....................................................................... 30

Figura 32: Reductor-elevador. Modo continuo. Corriente en la bobina ................................ 31

Figura 33: Reductor-elevador en la Zedboard. Modo continuo. Corriente en la bobina ......... 32

Figura 34: Comparación del reductor-elevador. Modo continuo. Corriente en la bobina ........ 32

Figura 35: Reductor-elevador. Modo continuo. Tensión de salida (V) ................................. 33

Figura 36: Reductor-elevador en la Zedboard. Modo continuo. Tensión de salida (V)........... 33

Figura 37: Comparación del reductor-elevador. Modo continuo. Tensión de salida (V) ......... 34

Figura 38: Reductor-elevador. Modo discontinuo. Corriente en la bobina ............................ 35

Figura 39: Reductor-elevador en la Zedboard. Modo discontinuo. Corriente en la bobina ..... 35

Figura 40: Comparación del reductor-elevador. Modo discontinuo. Corriente en la bobina.... 36

Figura 41: Reductor-elevador. Modo discontinuo. Tensión de salida (V) ............................. 36

Figura 42: Reductor-elevador en la Zedboard. Modo discontinuo. Tensión de salida (V) ...... 37

Figura 43: Comparación del reductor-elevador. Modo discontinuo. Tensión de salida (V) ..... 37

Figura 44: Xilinx Platform Studio ..................................................................................... 39

Figura 45: Exportar proyecto a SDK ................................................................................ 40

Figura 46: SDK .............................................................................................................. 40

Figura 47: Nuevo proyecto board support package ........................................................... 41

Figura 48: Configuración del nuevo proyecto ................................................................... 42

Figura 49: Creación del proyecto .................................................................................... 43

Figura 50: Plantillas ....................................................................................................... 43

xiii

Figura 51: Proyecto de ejemplo ...................................................................................... 44

Figura 52: Creación del fichero de arranque .................................................................... 45

Figura 53: Selección de la plantilla .................................................................................. 45

Figura 54: Proyectos creados en SDK .............................................................................. 46

Figura 55: Fichero de arranque ....................................................................................... 47

Figura 56: Partición del sistema ...................................................................................... 47

Figura 57: Selección del fichero bitstream ....................................................................... 48

Figura 58: Anexar el software desarrollado ...................................................................... 48

Figura 59: Fichero de arranque ....................................................................................... 49

Figura 60: Programación de la memoria Flash .................................................................. 49

Figura 61: Program Flash Memory .................................................................................. 50

Figura 62: Consola de SDK ............................................................................................. 50

Figura 63: Programación de la memoria Flash .................................................................. 51

Figura 64: Fichero de arranque para SD .......................................................................... 51

Figura 65: Arranque de ZedBoard desde SD .................................................................... 52

Figura 66: Vista genérica de las ventanas de SDK ............................................................ 53

Figura 67: Configuración del terminal .............................................................................. 53

Figura 68: STDIO Connection ......................................................................................... 54

Figura 69: Consola de SDK ............................................................................................. 54

Figura 70: Convertidor reductor ...................................................................................... 55

Figura 71: Modo conducción del convertidor reductor ....................................................... 56

Figura 72: Modo no conducción del convertidor reductor .................................................. 57

Figura 73: Modo conducción discontinua del convertidor reductor ..................................... 58

Figura 74: Bloque reductor ............................................................................................. 61

Figura 75: Bloque ModoNoConduccion_Discontinuo del convertidor reductor ...................... 62

Figura 76: Bloque SW_IL del convertidor reductor ............................................................ 62

xiv

Figura 77: Reductor. Modo continuo. Corriente por la bobina (A) ....................................... 63

Figura 78: Reductor en la Zedboard. Modo continuo. Corriente por la bobina (A) ................ 63

Figura 79: Comparación del reductor. Modo continuo. Corriente por la bobina (A) .............. 64

Figura 80: Reductor. Modo continuo. Tensión de salida (V) ............................................... 64

Figura 81: Reductor en la Zedboard. Modo continuo. Tensión de salida (V) ........................ 65

Figura 82: Comparación del reductor. Modo continuo. Tensión de salida (V) ...................... 65

Figura 83: Reductor. Modo discontinuo. Corriente por la bobina (A) ................................... 66

Figura 84: Reductor en la Zedboard. Modo discontinuo. Corriente por la bobina (A) ............ 66

Figura 85: Comparación del reductor. Modo discontinuo. Corriente por la bobina (A) .......... 67

Figura 86: Reductor. Modo discontinuo. Tensión de salida (V) ........................................... 67

Figura 87: Reductor en la Zedboard. Modo discontinuo. Tensión de salida (V) .................... 68

Figura 88: Comparación del reductor. Modo discontinuo. Tensión de salida (V) .................. 68

Figura 89: Convertidor elevador...................................................................................... 69

Figura 90: Modo conducción del convertidor elevador ....................................................... 70

Figura 91: Estado de no conducción del convertidor elevador ............................................ 71

Figura 92: Modo discontinuo del convertidor elevador ...................................................... 72

Figura 93: Bloque elevador ............................................................................................ 75

Figura 94: Elevador. Modo continuo. Corriente por la bobina (A) ....................................... 76

Figura 95: Elevador en la Zedboard. Modo continuo. Corriente por la bobina (A) ................ 76

Figura 96: Comparación del elevador. Modo continuo. Corriente por la bobina (A) .............. 77

Figura 97: Elevador. Modo continuo. Tensión de salida (V) ............................................... 77

Figura 98: Elevador en la Zedboard. Modo continuo. Tensión de salida (V) ......................... 78

Figura 99: Comparación del elevador. Modo continuo. Tensión de salida (V) ...................... 78

Figura 100: Elevador. Modo discontinuo. Corriente por la bobina (A) ................................. 79

Figura 101: Elevador en la Zedboard. Modo discontinuo. Corriente por la bobina (A) ........... 79

Figura 102: Comparación del Elevador. Modo discontinuo. Corriente por la bobina (A) ........ 80

xv

Figura 103: Elevador. Modo discontinuo. Tensión de salida (V) ......................................... 80

Figura 104: Elevador en la Zedboard. Modo discontinuo. Tensión de salida (V) ................... 81

Figura 105: Comparación del Elevador. Modo discontinuo. Tensión de salida (V) ................ 81

Figura 106: Objetivo deseado ......................................................................................... 83

Figura 107: Dirección de memoria de E/S del convertidor reductor-elevador ....................... 84

Figura 110: Primera propuesta ....................................................................................... 84

Figura 111: Librería de Simulink ..................................................................................... 85

Figura 112: Propiedades de ADC1 ................................................................................... 85

Figura 113: Segunda propuesta ...................................................................................... 85

Figura 114: Librería de Simulink ..................................................................................... 88

Figura 115: Caja negra .................................................................................................. 89

Figura 116: Xilinx ZedBoard ........................................................................................... 97

Figura 117: Instalación de paquetes en Matlab ................................................................ 99

Figura 118: Instalación de paquetes Xilinx Zynq-7000 ...................................................... 99

Figura 119: System Generator ...................................................................................... 101

Figura 120: Seleccionar instalación de Matlab ................................................................ 101

Figura 121: Barra de herramientas del modelo de Simulink ............................................. 102

Figura 122: Panel de control ........................................................................................ 102

Figura 123: Conexión de área local ............................................................................... 103

Figura 124: Propiedades de la conexión local ................................................................. 103

Figura 125: TCP/IPv4 .................................................................................................. 104

Figura 126: URL de la Zedboard ................................................................................... 104

Figura 127: HyperTerminal ........................................................................................... 105

Figura 128: Conexión con HyperTerminal ...................................................................... 105

Figura 129: Configuración de puerto ............................................................................. 106

Figura 130: Putty ........................................................................................................ 106

xvi

Figura 131: Conexión SSH ............................................................................................ 107

Figura 132: Configuración de red en la Zedboard ........................................................... 107

Figura 133: Support package installer ........................................................................... 108

Figura 134: Locate the Xilinx design tools ...................................................................... 108

Figura 135: Select a board ........................................................................................... 109

Figura 136: Configure network ..................................................................................... 110

Figura 137: Select a drive ............................................................................................ 110

Figura 138: Write firmware .......................................................................................... 111

Figura 139: Connect the hardware ................................................................................ 111

Figura 140: Confirm board connection........................................................................... 112

Figura 141: Support package setup complete ................................................................ 113

xvii

III. ÍNDICE DE TABLAS

Tabla 1: Análisis del convertidor reductor-elevador 10

Tabla 2: Configuración de los jumpers para programar la memoria Flash 49

Tabla 2: Configuración de los jumpers para programar la memoria Flash 51

Tabla 3: Configuración de los jumpers para el arranque desde SD 52

Tabla 4: Análisis del convertidor reductor 59

Tabla 5: Análisis del convertidor elevador 73

Proyecto: Modelo dinámico para la emulación hardware del control de un convertidor de potencia para aplicaciones de integración de energías renovables

Documento: Memoria PFC

PFC Fecha: 22/06/2017 Autor: María del Rocío Dobado Guzmán

____________________________________________________________________________

1

1. OBJETIVOS

Los objetivos marcados para el presente proyecto fin de carrera son los siguientes:

• Emular el comportamiento de dichos convertidores de potencia tanto como con Simulink como en la Zedboard a partir de las ecuaciones que los definen tras haberlos analizados haciendo uso del método de integración de Euler.

• Emular el comportamiento de los convertidores en la Zedboard en tiempo real.

Como se podrá ver a lo largo de la documentación, los dos primeros puntos son alcanzados exitosamente aunque el tercero no ha podido ser completado en su totalidad dado que, a pesar de haberse simulado en la Zedboard como se requería, la simulación no es en tiempo real. Es decir, la señal de salida no varía en función de una señal PWM generada a partir de su instante anterior. A continuación, se muestra un esquema de cómo debía haberse completado este apartado:

Figura 1. Objetivo deseado

Sin embargo, el objetivo al cual se ha llegado finalmente ha sido el mostrado en la siguiente figura. Lo alcanzado en función de lo que inicialmente se proponía, a priori no dista mucho si se tiene en cuenta que sí se ha emulado el convertidor de potencia en la Zedboard, el cual depende de una señal PWM de entrada externa que tomará los valores que se estimen oportunos. Estos valores del PWM pueden venir dados por una señal triangular definida en Matlab, como es el caso, o proceder de un sistema externo, un microprocesador, como se proponía.




____________________________________________________________________________

2

Figura 2: Objetivo cumplido

La cuestión pendiente de estudio es saber cuál es la salida de dicho sistema externo cuando recibe como entrada la tensión de salida del convertidor emulado. Si es una señal booleana, el convertidor de potencia no debería tener problemas para proporcionar una salida válida, pues se trataría de un PWM igualmente válido como los que ha recibido en las fases de desarrollo.

En caso de proporcionar el microprocesador una tensión de salida, en voltios, habría que tratar dicha señal, estudiar para qué valores de la tensión recibida, el interruptor se encontraría abierto o cerrado.




____________________________________________________________________________

3

2. INTRODUCCIÓN

Dentro de los procesos de investigación, desarrollo y puesta en producción de los proyectos, es de suma importancia todas aquellas pruebas realizadas en laboratorio que puedan simular el comportamiento del escenario final donde se implantará el mismo. Este tipo de pruebas de concepto y de depuración de errores pueden volcar un sinfín de resultados sumamente valiosos acerca del entorno y de los medios que éste ofrece.

En la presente documentación, se trata de proporcionar un procedimiento de diseño robusto para emular un convertidor de potencia en una Zedboard independientemente del modelo empleado. Concretamente, la implementación se centrará sobre un convertidor reductor-elevador aunque, no obstante, se verán algunas pinceladas relacionadas con los convertidores reductor y elevador. El estudio de estos convertidores proporcionará una visión global del procedimiento para extrapolarlo a otros modelos.

Inicialmente, la idea era orientar el estudio de estos convertidores de potencia en los sistemas de explotación de energías renovables. Sin embargo, finalmente, los objetivos de este proyecto se han limitado a la emulación de algunos modelos de convertidor de potencia DC-DC en una Zedboard.

Los detalles teóricos acerca del funcionamiento de los convertidores vistos o los detalles técnicos de la tarjeta no son objeto de la presente documentación, para lo cual se recomienda acudir a bibliografía especializada y a la documentación técnica del fabricante respectivamente, cuya información siempre será más rica, completa y precisa.

En la página web de Zedboard, existe una amplia y actualizada documentación de la tarjeta en cuestión. Además, dicha página cuenta con un foro con asistencia técnica del fabricante que proporciona información de manera rápida y veraz cumpliendo el único requisito de estar dado de alta en la misma. Es una herramienta muy útil a tener en cuenta para el desarrollo de futuros proyectos. Tanto Xilinx como Matlab también disponen de foros de ayuda gratuitos que pueden resultar de ayuda.

Por último, comentar que se ha evitado en la medida de lo posible el uso de términos anglosajones en la documentación. Disculpen los que puedan haberse utilizado.




____________________________________________________________________________

4




____________________________________________________________________________

5

3. CONVERTIDOR REDUCTOR-ELEVADOR

La energía suministrada por generadores de tensiones continuas (DC), baterías o paneles solares, por ejemplo, en ocasiones no pueden ser conectados directamente a otros dispositivos debido a que toman unos valores inadecuados para éstos aunque también sean de conducción continua. Para solventar estos problemas, se utilizan convertidores conmutados de tipo DC-DC como el convertidor reductor-elevador, donde en el primer intervalo del ciclo de trabajo almacena la energía recibida en la bobina y, en el segundo, en cambio, la transfiere al condensador.

El convertidor reductor-elevador suministra un voltaje de salida que puede ser de magnitud mayor o menor con respecto al de entrada pero con polaridad inversa. El voltaje de salida depende de la configuración del convertidor, el cual resulta de la conexión en cascada de los convertidores reductor y elevador:

• Si D<0.5: convertidor reductor

• Si D>0.5: convertidor elevador

3.1 ANÁLISIS DEL MODELO

El modelo de convertidor elegido es un modelo ideal en el que no se han tenido en cuenta las resistencias series de la bobina y el condensador ni otras resistencias parásitas como las del transistor y el diodo.

C R

L

DS

Vin Vo

io

VL iL

+

+-

-

+

Figura 3: Convertidor reductor-elevador

Cuando el interruptor S se cierra, la fuente de entrada VIN se conecta con la bobina, que almacena energía debido a que la corriente que circula por ella va aumentando paulatinamente. El aumento




____________________________________________________________________________

6

de la corriente en el inductor se debe a que el diodo se encuentra polarizado inversamente. Este periodo de conexión es conocido como modo de conducción y transcurre en un tiempo TON, el cual viene dado por la expresión:

ONT DTs=

Donde D se corresponde con el ciclo de trabajo y Ts es el periodo de operación.

Transcurrido este primer intervalo de tiempo, tiene lugar el modo de no conducción, el cual dura un tiempo TOFF. El modo de no conducción ocurre cuando el interruptor de la entrada se abre impidiendo que la fuente de la entrada suministre ningún tipo de energía. Esto hace que deje de circular corriente por la bobina y libere la energía almacenada al resto del circuito a través del diodo. TOFF viene dado por la siguiente expresión:

( )1OFFT D Ts= −

Dependiendo de si la corriente que circula por la bobina llega a anularse o no antes de conmutarse nuevamente el transistor, se identifican dos modos de operación conocidos como conducción discontinua (MCD) y continua (MCC) respectivamente. La etapa de conducción discontinua se da cuando interruptor y diodo se encuentran bloqueados simultáneamente.

Tras esto, se puede llegar a la conclusión que tanto en conducción continua como discontinua se tiene que:

ON OFFTs T T= +

3.1.1 Modo Continuo

Como se ha comentado, en el modo conducción se contemplan dos escenarios posibles que vienen regulados por el interruptor de la entrada.




____________________________________________________________________________

7

C R

L

Vin Vo

io

VL iL

+

+-

-

+

Figura 4: Modo conducción del convertidor elevador-reductor

En el instante t=0 el transistor de la entrada comienza a conducir, el tiempo de encendido TON se desarrolla en el intervalo 0<t<TON. Como el diodo se encuentra polarizado inversamente, la corriente que circula por él es prácticamente nula y, en consecuencia, la bobina almacena toda la energía de la fuente de entrada.

Teniendo en cuenta que la simulación del circuito es discreta, el análisis del mismo es el siguiente.

• 11

Lk lkLin L Lk Lk in

i idi dtV v L L i i V

dt dt L−

−−= = = ⇒ = +

• 11

1

*

*

okC o

ok ok okok ok

C o ok okC

vi i

v v v R CR C v vdv dv v v dt R R C dt

i C C Cdt dt dt

−−

−

= = − = ⇒ =− += = =

• okok

vi

R=

• ck oki i= −

• ( )1dk Lk Lk

Lv i i

dt −= −

• ck okv v= −

Una vez bloqueado el transistor, se tiene un nuevo intervalo de conducción que se desarrolla en el espacio temporal TON<t<Ts. Dado que el inductor transfiere la energía almacenada al resto del circuito, el condensador provoca una tensión inversa a la carga que hace conducir al diodo.




____________________________________________________________________________

8

C R

L

D

Vin Vo

io

VL iL

+

+-

-

+

Figura 5: Modo no conducción del convertidor reductor-elevador

En este caso particular, se verifican las siguientes expresiones:

• 11

Lk lkLL ok Lk Lk ok

i idi dtv L L v i i v

dt dt L−

−−= = = − ⇒ = −

• 11

1 *

okL C o C

ok ok okLk ok Lk ok

o ok okC

vi i i i

v v v dtR CR i C V i vdv v vdvc dt R R C dt dt

i C C Cdt dt dt

−−

−

= + = + − = + ⇒ = + − + = = =

• okok

vi

R=

• ck oki i= −

• ( )1dk Lk Lk

Lv i i

dt −= −

• ck okv v= −




____________________________________________________________________________

9

3.1.2 Modo Discontinuo

C R

L

Vin Vo

io

VL iL

+

+-

-

+

Figura 6: Modo discontinuo del convertidor reductor-elevador

En esta tipología, la bobina tiene el tiempo suficiente para descargar toda la energía almacenada en algún instante de tiempo dado en el intervalo TON<t<Ts.

Las ecuaciones en este caso son muy sencillas:

• 0Lki =

• 11

1

*

*

okC o

ok ok okok ok

o ok okC

vi i

v v v R CR C v vdv v vdvc dt R R C dt

i C C Cdt dt dt

−−

−

= − = − − = − ⇒ = −− += = =

• okok

Vi

R= −

• ck oki i= −

• 0dkv =

• ck okv v= −

3.2 PROCESO DE SIMULACIÓN DE UN CONVERTIDOR REDUCTOR-ELEVADOR

El proceso de creación y simulación de un modelo válido que emule el convertidor reductor-elevador resulta de completar exitosamente una serie de tareas concatenadas e independientes entre sí que seguidamente se detallan.




____________________________________________________________________________

10

3.2.1 Simulación del Convertidor Junto con la Función Matlab

En el apartado anterior se obtuvieron una serie de ecuaciones que definen el comportamiento de un convertidor reductor-elevador tras haber aplicado el modelo de discretización de Euler. Dicho resultado son las ecuaciones que se muestran a continuación a modo de recordatorio:

Modo Continuo

(Conducción y No Conducción)

Modo Discontinuo

IL

1Lk Lk in

dti i V

L−= +

1Lk Lk ok

dti i v

L−= −

0Lki =

Ic ck oki i= −

ck Lk oki i i= − ck oki i= −

Io ok

ok

vi

R= ok

ok

vi

R=

Vd ( )1dk Lk Lk

Lv i i

dt −= − 0dkv =

Vc ck okv v= − ck okv v= −

Vo

1

*

*ok ok

R Cv v

R C dt−=+

1 1

*

*ok ok Lk

dt R Cv v i

R C dt dt− − = + +

1

*

*ok ok

R Cv v

dt R C−=−

Tabla 1: Análisis del convertidor reductor-elevador

Tras haber obtenido las ecuaciones en el análisis previo, se desarrolla una función en Matlab que simulará el comportamiento del convertidor. Si hubiera algún error en las ecuaciones obtenidas, en este paso se podrá subsanar pues el objetivo es ejecutar simultáneamente el convertidor junto con dicha función en Simulink.




____________________________________________________________________________

11

La función creada para la simulación es la siguiente:

function [IL,Ic,Io,Vd,Vc,Vo] = BuckBoostConverter(Enable) %Función para un Buck-Boost Converter persistent Vin dt R L C; %Elementos del convertidor persistent Ilk Ilk_ant Ick Iok Vok Vok_ant Vdk Vck; if isempty(Vin) %Inicialización de variables Vin=15; %Vin=15V R=5; %R=5ohms L=80e-6; %L=80uH C=1000e-6; %C=1000uF dt=1e-6; ; %Paso de integración Ilk=0; Ilk_ant=0; Ick=0; Iok=0; Vok=0; Vok_ant=0; Vdk=0; Vck=0; else %Modelado del convertidor if (Enable==1) %SW ON Ilk=Ilk_ant + Vin*dt/L; Vok=R*C*Vok_ant/(R*C+dt); Iok=Vok/R; Ick=-Iok; Vdk=L*(Ilk-Ilk_ant)/dt; %Vdk=VL Vck=-Vok; else %SW OFF Ilk=Ilk_ant - Vok_ant*dt/L; Vok=(dt*R/(R*C+dt)) * (C*Vok_ant/dt + Ilk_a nt); Iok=Vok/R; Ick=Ilk-Iok; Vck=-Vok; Vdk=L*(Ilk-Ilk_ant)/dt; %Vdk=VL if (Ilk<=0) %Caso discontinuo




____________________________________________________________________________

12

Ilk=0; Vok=R*C*Vok_ant/(R*C+dt); Iok=Vok/R; Ick=-Iok; Vck=-Vok; Vdk=0; end end end Vok_ant=Vok; Ilk_ant=Ilk; IL=Ilk; Io=Iok; Ic=Ick; Vd=Vdk; Vc=Vck; Vo=Vok;

El funcionamiento de la función es muy sencillo y será el mismo con el que posteriormente se trabajará en Simulink utilizando los bloques. Inicialmente se asigna la magnitud a cada una de las variables que simularán los distintos elementos del circuito y se inicializan las variables de salida correspondientes a las señales a medir.

En función de la señal de entrada Enable, que coincide con la señal triangular del pulso de entrada del circuito dado, se aplicará un grupo de las ecuaciones resultantes en el análisis previo del convertidor. En dicha función, se distingue claramente el modo conducción del no conducción, y dentro de este último, es donde se aplica el modo discontinuo en caso de obtener una corriente por el inductor que sea igual o menor que cero.

En el mismo fichero de Simulink donde se ha añadido la función Matlab, se incluirá el convertidor reductor-elevador que se muestra a continuación:




____________________________________________________________________________

13

Figura 7: Simulación del convertidor reductor-elevador en Simulink

La misma señal que arranca el transistor MOS es la señal Enable que activa el funcionamiento de la función vista.

Dado que el método de discretización utilizado es el método de Euler, en la simulación habrá que incluir un bloque powergui que indique el método de discretización con el que debe funcionar la simulación del convertidor. En caso de no seleccionarse el método ‘Backward Euler’, los resultados obtenidos no serán coincidentes. Por otra parte, la simulación debe ser discreta y aplicarse el mismo paso de integración que en la función (dt=1e-6 en este caso particular).

Figura 8: Powergui




____________________________________________________________________________

14

Como parte de la configuración del entorno, hay que configurar también el tipo de pasos en la ejecución (Configuration Parameters). Dado que la Zedboard precisa el tipo Fixed-step discrete, se procederá a usarlo desde un principio para evitar posteriores problemas. Además, hay que añadir también el paso de integración utilizado (dt=1e-6). Esta misma configuración será repetida en los pasos posteriores.

Figura 9: Configuración del ‘Solver Options’

3.2.1 Simulación de la Función en Simulink. Conversión de Double a Fixed-Point

Una vez obtenido un resultado óptimo en la simulación del convertidor junto con la función Matlab y habiendo depurado los errores que se pudieran tener, se procede con la implementación del modelo de la función con bloques Simulink sin cambiar el tipo de datos previamente. De este modo, se podrá comprobar si las ecuaciones son las que se obtuvieron en el análisis. En caso de error a la hora de colocar los bloques, será mucho más fácil su depuración.

No se puede perder de vista en todo momento que el objetivo es cargar el modelo obtenido en la Zedboard por lo que se deben cumplir algunas premisas en el diseño del mismo:

• Solo pueden ser utilizadas operaciones lógicas y matemáticas sencillas (suma, resta y multiplicación).

• Dado que el uso de la división no está permitido, habrá que incluir como constantes los divisores a utilizar.




____________________________________________________________________________

15

• Las operaciones no pueden superar los dos operandos en ningún caso, por lo que la ejecución de las ecuaciones obtenidas se realizará en varios instantes de tiempo.

Figura 10: Simulación del convertidor reductor-elevador en Simulink

Siguiendo el mismo principio utilizado por la función, la señal triangular de la entrada, Enable, marcará el funcionamiento del convertidor. Como se puede ver en la imagen, se muestran dos bloques de memoria cuyo objetivo es permitir que el sistema deje de operar y salve los datos antes de cargarlos nuevamente como señales de entrada. Además, se ha procedido a implementar las ecuaciones correspondientes a otros elementos del circuito por si fuera necesario su estudio. Se tiene, por tanto, las señales de salida correspondientes a las corrientes de la bobina (IL), el condensador (Ic) y el resistor (Io) y las tensiones del diodo (Vd), condensador (Vc) y resistor (Vo).

Dentro del bloque ReductorElevador se puede ver una distribución en bloques, cada uno con una finalidad:

• Magnitudes: bloque donde se recogen todas las constantes del sistema, incluidos los divisores de las ecuaciones obtenidas.

• ModoConduccion: bloque que recoge todas las expresiones propias del modo conducción del reductor-elevador cuando Enable=1.

• ModoNoConduccion_Discontinuo: cuando Enable=0, se opera en modo no conducción. No obstante, antes de salir del bloque se comprueba si se ha entrado en modo discontinuo.

• SW_IL, SW_Ic, SW_Io, SW_Vd, SW_Vc y SW_Vo: dado que para este convertidor se calculan las corrientes que circulan por la bobina, condensador y resistor y las tensiones del




____________________________________________________________________________

16

diodo, condensador y salida, se ha procedido a crear un bloque por cada una de estas señales para determinar la salida.

Además de estos bloques, se contemplan las dos señales de entrada que se corresponden con los instantes previos de la corriente por la bobina (IL_ant) y la tensión de salida (Vo_ant).

Figura 11: Bloque ReductorElevador

El comportamiento de los bloques SW_* es muy sencillo, seleccionará una señal u otra en función de la propia señal Enable de entrada. A continuación, se puede ver un ejemplo del bloque SW_IL del bloque ReductorElevador. En el caso de los bloques de selección que se encuentran dentro del




____________________________________________________________________________

17

bloque ModoNoConducción_Discontinuo, la señal Enable viene dada por el resultado de la consulta IL≤0.

Figura 12: Bloques SW_IL En el bloque ModoNoConducción_Discontinuo se ejecutan simultáneamente los bloques ModoNoConduccion y ModoDiscontinuo, cuyo contenido son las ecuaciones de los distintos modos de ejecución. Dependiendo de cómo sea la señal de salida IL del bloque ModoNoConduccion se tomará los resultados de un bloque u otro.




____________________________________________________________________________

18

Figura 13: Bloque ModoNoConduccion_Discontinuo Obtenido el desarrollo válido en Simulink, se procede a cambiar el tipo de datos a fixed-point. Ni que decir tiene que para el proceso de conversión no existe un único método, cada uno puede emplear el suyo propio. Partiendo del bloque Magnitudes, se cambia el tipo de datos a cada una de las constantes. A medida que se vaya cambiando cada bloque, se recomienda lanzar una simulación para ver la evolución de las señales de salida principales del sistema: IL, Vo. No es necesario ejecutar la simulación durante mucho tiempo, viendo los primeros instantes de simulación se puede conocer si el comportamiento es el deseado o no. Puede ocurrir que en algún momento, alguno de los operandos se vea desbordado. Para ir evitando estos desbordamientos que acaban con un mensaje de error del sistema y sin poder apreciar las gráficas, se deberá ir dimensionando poco a poco estos operandos.




____________________________________________________________________________

19

A la hora de hacer la conversión del tipo double a fixed-point, se recomienda activar la función que muestra el tipo de datos de cada constante y línea de operación del sistema (Display �Signals & Ports �Port Data Types) pues resultará de gran ayuda para el dimensionado. En ocasiones, ocurre que se dimensiona una salida con 16 bits pensando que cubre tanto la parte entera como decimal, por ejemplo, y resulta necesario dimensionarlo con 32, 48 o 64 bits porque necesita una mayor precisión en la parte decimal. Con la estimación de Matlab para el dimensionado y la simulación, se podrá comprobar si se va perdiendo precisión en las señales de salida. En la medida de lo posible, se tratará de tener siempre el menor número de bits posibles. Alternando la conversión de las constantes del bloque Magnitudes y de las distintas operaciones del resto de bloques, se llegará a la señal de salida que sea como la resultante de la función de Matlab que se había obtenido en el paso anterior. En una de estas etapas de conversión, donde se alternan las conversiones de las magnitudes y de las operaciones sencillas, se dimensionará también la misma señal de salida para todos los bloques, lo cual acotará considerablemente el uso de bits. Una vez que se hayan convertido todas las constantes y operaciones del sistema y se haya obtenido unas señales de salida aceptables, se procederá a configurar el fichero convenientemente para poderlo cargar en la Zedboard. Para realizar esta configuración, se recomienda utilizar la herramienta Fixed-Point Tool de Simulink (Analysis �Fixed-Point Tool).

Figura 14: Fixed-Point Tool




____________________________________________________________________________

20

Seleccionando el bloque que se desea tratar, se pulsa el botón Fixed-Point Advisor, que se encuentra en la esquina superior derecha. A continuación, se cargará un nuevo asistente del que se deberán ejecutar todas las tareas del mismo. Con este asistente, dado que ya se ha realizado la conversión del tipo de datos, tan solo se cambiará algunos parámetros de diagnóstico (Configuration Parameters �Diagnostics �Data Validity), se indicará que el hardware utilizado es una FPGA (Configuration Parameters �Hardware Implementation �Device vendor �ASIC/FPGA) y determinará si alguno de los elementos no se le ha cambiado el tipo de datos, en cuyo caso devolverá un error y solicitará el cambio.

Figura 15: Fixed-Point Tool Ejecutado

Una vez ejecutados todos los pasos de este asistente, se procederá con el cierre del mismo. El asistente inicial que se había abierto, también se cerrará dado que no será necesario que el programa proponga ningún cambio de datos al haberse realizado manualmente.

La ejecución continua o discreta de las operaciones en Simulink no viene dado solo por la configuración realizada en el programa, pues cada uno de los elementos utilizados en los bloques tienen su propio modo de ejecución. Es por ello, que debe comprobarse en qué estado se encuentra el modelo creado en Simulink.

Activando el Sample Time Display - Color se puede ver mediante un código de colores qué partes del sistema son discretas y cuáles no, permitiendo saber, por tanto, qué modificaciones son necesarias para poder cargar el modelo en la Zedboard, objetivo final de todo el modelaje. La




____________________________________________________________________________

21

FPGA solo admite simulación discreta y constante (que es la dada por los bloques de constantes) por lo que aquellos bloques continuos o híbridos, como se puede ver en la siguiente imagen, no son válidos.

Figura 16: Sample time display no válido

Dado que el modelo se ha diseñado pensando en todo momento en la FPGA, en este caso particular, el único elemento a modificar para que sea discreto es cambiar la señal triangular de la entrada. Al utilizar un bloque ‘Pulse Generator’, el modelo pasa automáticamente a ser un modelo discreto y apto para la Zedboard.




____________________________________________________________________________

22

Figura 17: Sample time display válido

3.2.2 Integración en la Zedboard

Una vez que se tiene el modelo en bloques de Simulink y con el tipo de datos fixed-point, se puede proceder con la carga del mismo en la Zedboard. Para ello, abrir el asistente HDL Workflow Advisor (Code � HDL Code). Seleccionar el bloque a integrar en la Zedboard, RectorElevador en este caso, y seguir los siguientes pasos:

1. Set Target. 1.1. Set Target Device and Synthesis Tool. Rellenar los siguientes campos como se detallan

a continuación y pulsar ‘Run This Task’ posteriormente: 1.1.1. Target workflow: IP Core Generation 1.1.2. Target Platform: ZedBoard 1.1.3. Synthesis Tool: Xilinx ISE 1.1.4. Project Folder: directorio de trabajo donde se desee guardar el proyecto. Se

puede seleccionar el que viene dado por defecto pero se recomienda uno propio.




____________________________________________________________________________

23

Figura 18: Set target device and synthesis tool

1.1. Set Target Interface. Para este ejemplo en concreto, definir los puertos como se indica. Después, pulsar ‘Run This Task’.

1.1.1. Enable: AXI-4-Lite 1.1.2. IL_ant: AXI-4-Lite 1.1.3. Vo_ant: AXI-4-Lite 1.1.4. IL: AXI-4-Lite 1.1.5. Vo: AXI-4-Lite

Figura 19: Set target interface




____________________________________________________________________________

24

2. Prepare Model for HDL Code Generation. Ejecutar todas las tareas correspondientes a este paso.

Figura 20: Prepare model for HDL

3. HDL Code Generation. Ejecutar todas las tareas correspondientes a este apartado.

Figura 21: HDL code generation




____________________________________________________________________________

25

4. Embedded System Integration. 4.1. Create Project. Ejecutar este apartado.

Figura 22: Create project

4.2. Generate Software Interface Model. Este apartado está orientado a la generación de la interfaz que permite ejecutar el modelo en la Zedboard.

Figura 23: Generate software interface model




____________________________________________________________________________

26

Figura 24: Interfaz del modelo creado

4.3. Build FPGA Bitstream. Proceso más crítico de todos y que más tiempo consume en el cual se crea el fichero bitstream, imprescindible para programar la FPGA. Se ejecuta en segundo plano, se puede seguir el proceso de creación en la ventana del sistema que se abre automáticamente. Una vez que termina de ejecutar todos los comandos necesarios, se mostrará un mensaje final indicando si la creación del fichero es exitosa y, en tal caso, se puede cerrar la ventana. Solo entonces se podrá continuar con el siguiente paso.

En caso de no ser exitosa la ejecución del proyecto, habrá que revisar los mensajes devueltos en la ventana de comandos para poder depurar los posibles errores. Es habitual encontrar algunas advertencias en dicha ejecución por lo que habrá que ser selectivo en la depuración de los errores.




____________________________________________________________________________

27

Figura 25: Build FPGA bitstream I

Figura 26: Build FPGA bitstream II

4.4. Program Target Device. En este paso se programa la FPGA por lo que la tarjeta deberá estar encendida y el puerto mini-USB conectado en el conector PROG. Tener en cuenta que en cuanto se reinicie o apague la placa, ésta perderá el programa cargado.




____________________________________________________________________________

28

Figura 27: Program target device

Tras ejecutar todos los pasos descritos, se podrá ver el modelo de Simulink funcionando en la FPGA de la Zedboard. Para ello, habrá que asegurarse que la interfaz de salida está configurada correctamente, es decir, indicando en la barra de herramientas de Simulink el tiempo de ejecución y en modo externo.

Figura 28: Barra de herramientas de Simulink de la interfaz generada

Además, en el panel de configuración, se debe revisar que el paso de integración utilizado es el mismo que en los casos anteriores, 1e-6 segundos en este caso particular. En caso de dejarlo en automático o con cualquier otro valor que no fuera el configurado previamente, el modelo devolverá error a la hora de ejecutarlo.




____________________________________________________________________________

29

Figura 29: Revisión del paso de integración

Dado que la simulación del convertidor se ha efectuado con un tipo de señal triangular que no pudo ser cargada en la Zedboard por ser continua en parte, una vez generada la interfaz, se puede volver a insertar. Para poder ejecutar el modelo, es necesario marcar la opción ‘continuous time’ en Configuration Parameters �Code Generation �Interface �Support:




____________________________________________________________________________

30

Figura 30: Activar uso de señales continuas

La interfaz del convertidor reductor-elevador queda de la siguiente manera tras el cambio de la señal de entrada:

Figura 31: Interfaz del modelo modificada




____________________________________________________________________________

31

Una vez que se apague el interruptor de la tarjeta ZedBoard, el modelo simulado y cargado en la FPGA se perderá. Será necesario seguir nuevamente los pasos de generación y carga del código HDL para poder observar el comportamiento del mismo.

3.3 RESULTADOS DE LA EMULACIÓN DEL CONVERTIDOR REDUCTOR-ELEVADOR

Habiendo seguido todos los pasos descritos en apartados anteriores, la simulación del convertidor en cada uno de los pasos descritos se muestran a continuación.

3.3.1 Modo Continuo. Corriente del Inductor

En la siguiente gráfica se muestran tres simulaciones simultáneas del convertidor reductor-elevador siguiendo los pasos de conversión descritos anteriormente:

• Esquemático del convertidor en Simulink aplicando el modo de integración de Euler y con el tipo de datos double de Matlab.

• Función Matlab que emula el funcionamiento del mismo a partir de las fórmulas obtenidas en el análisis previo, aplicando también el método de integración de Euler y con el tipo de datos double.

• Diseño con bloques Simulink del convertidor haciendo uso de las ecuaciones del análisis y habiendo aplicado el cambio del tipo de datos a fixed-point.

Figura 32: Reductor-elevador. Modo continuo. Corriente en la bobina

Una vez cargado el modelo resultante en la Zedboard, el resultado obtenido es el siguiente:




____________________________________________________________________________

32

Figura 33: Reductor-elevador en la Zedboard. Modo continuo. Corriente en la bobina

Para poder observar la similitud entre las salidas obtenidas, se muestran ambos resultados es una misma gráfica y con la misma escala:

Figura 34: Comparación del reductor-elevador. Modo continuo. Corriente en la bobina




____________________________________________________________________________

33

3.3.1 Modo Continuo. Tensión de Salida

Siguiendo con la misma dinámica de la corriente descrita para el inductor, se muestran a continuación, las salidas correspondientes con la tensión del convertidor:

Figura 35: Reductor-elevador. Modo continuo. Tensión de salida (V)

Figura 36: Reductor-elevador en la Zedboard. Modo continuo. Tensión de salida (V)




____________________________________________________________________________

34

Figura 37: Comparación del reductor-elevador. Modo continuo. Tensión de salida (V)

3.3.2 Modo Discontinuo. Corriente del Inductor

Una vez vistos los resultados de la corriente por el inductor y la tensión de salida para el modo continuo, se procede a mostrar los resultados para el modo discontinuo, comenzando por la corriente.

Siguiendo los mismos pasos descritos para la corriente en modo continuo, se tiene para la primera imagen:

• Simulación del esquemático del convertidor elevador aplicando el método de integración de Euler y utilizando el tipo de datos double.

• Función Matlab con las ecuaciones del análisis previo implementadas aplicando también el método de integración de Euler y con el mismo tipo de datos.

• Simulación de un convertidor elevador utilizando bloques Simulink aplicando las fórmulas obtenidas en el análisis y tras haber aplicado el cambio en el tipo de datos a fixed-point.




____________________________________________________________________________

35

Figura 38: Reductor-elevador. Modo discontinuo. Corriente en la bobina

Una vez cargado el modelo en la Zedboard, los resultados son los siguientes:

Figura 39: Reductor-elevador en la Zedboard. Modo discontinuo. Corriente en la bobina

Finalmente, se muestran ambos resultados en una misma gráfica y utilizando la misma escala para poderlas comparar:




____________________________________________________________________________

36

Figura 40: Comparación del reductor-elevador. Modo discontinuo. Corriente en la bobina

3.3.1 Modo Discontinuo. Tensión de Salida

Para la tensión de salida, se muestra a continuación los resultados obtenidos en la simulación en modo discontinuo siguiendo los mismos pasos que en los apartados anteriores:

Figura 41: Reductor-elevador. Modo discontinuo. Tensión de salida (V)




____________________________________________________________________________

37

Figura 42: Reductor-elevador en la Zedboard. Modo discontinuo. Tensión de salida (V)

Figura 43: Comparación del reductor-elevador. Modo discontinuo. Tensión de salida (V)




____________________________________________________________________________

38




____________________________________________________________________________

39

4. METODOLOGÍA PARA SALVAR EL MODELO EN

ZEDBOARD

Para guardar un modelo de Simulink en la Zedboard y que éste se ejecute automáticamente al iniciarla, se puede guardar el fichero de arranque del sistema en dos localizaciones distintas: la memoria Flash del sistema, memoria no volátil, o en la tarjeta de memoria SD. Los primeros pasos del procedimiento para crear el fichero de arranque son idénticos por lo que más adelante se diferenciarán los pasos.

En el paso 1.1 (Set Target Device and Synthesis Tool) del proceso de generación de código HDL en Simulink se especificó un directorio en el que se guardaron todos los ficheros creados. Al abrir esta carpeta, se pueden ver y consultar cuatro subcarpetas: edk_prj, hdlsrc, ipcore y pa_prj. En la carpeta edk_prj, abrir el proyecto system.xmp. Al ejecutarlo, se abrirá en Xilinx Platform Studio.

Figura 44: Xilinx Platform Studio

Una vez abierto, Seleccionar ‘Export Design’ en el panel ‘Navigator’ y pulsar el botón ‘Export & Launch SDK’ tras haber desmarcado la casilla ‘Include bitstream and BMM file’. Tener en cuenta que el fichero bitstream se tiene de la generación del código HDL en Simulink por lo que no es




____________________________________________________________________________

40

necesario generarlo nuevamente. El directorio donde se exportará el proyecto es el mismo desde el que se abrió el proyecto EDK: edk_prj/SDK/SDK_Export.

Figura 45: Exportar proyecto a SDK

Al abrirse SDK se podrá ver un proyecto importado y abierto que procede de EDK con nombre edk_prj_hw_platform. Éste contiene las especificaciones hardware de la tarjeta ZedBoard que se está utilizando.

Figura 46: SDK




____________________________________________________________________________

41

A continuación, se comienza creando un proyecto BSP, que contendrá todos los drivers, librerías y ficheros necesarios para que la aplicación pueda interactuar con el hardware. Para ello, se selecciona Board Support Package desde el menú File -> New. El asistente abierto se dejará como viene por defecto, incluido el nombre del proyecto.

Figura 47: Nuevo proyecto board support package

Tras terminar con la creación del proyecto, se abrirá una nueva ventana donde se pueden configurar algunos aspectos del mismo. Se recomienda pulsar el botón OK sin aplicar ningún cambio sobre el mismo.




____________________________________________________________________________

42

Figura 48: Configuración del nuevo proyecto

Una vez finalizado el proceso de creación de BSP, se tendrá un nuevo proyecto en el explorador de nombre standalone_bsp_0.

Si se desea añadir un desarrollo adicional en C, se creará un nuevo proyecto como aquí se describe. Como ejemplo, se tomará un sencillo código que se mostrará en la consola o en el terminal. Seleccionar File � New � Application Project:




____________________________________________________________________________

43

Figura 49: Creación del proyecto

1. Application Project. Pulsar el botón Next tras aplicar los siguientes cambios. 1.1. Project name: BuckBoostConverter 1.2. Location: se puede guardar en el

directorio que se desee, manteniendo incluso el que viene por defecto.

Figura 50: Plantillas

2. Templates 2.1. Available Templates: Hello World




____________________________________________________________________________

44

Tras finalizar el asistente, se abrirán los dos proyectos creados, BuckBoostConverter y BuckBoostConverter_bsp en el caso del ejemplo. En BuckBoostConverter/src hay un fichero llamado HelloWorld.c, cambiarle el nombre por uno más acorde con el proyecto, BuckBoostConverter.c por ejemplo. Dado que este proyecto es de ejemplo, el código usado será el mismo que el que viene por defecto y únicamente se cambiará el mensaje a mostrar en la consola si se desea.

Figura 51: Proyecto de ejemplo

Una vez que se han desarrollado las aplicaciones deseadas tanto en Simulink como en SDK, se debe crear un nuevo proyecto que contendrá el estado inicial del procesador Zynq. Con este proyecto, se pretende iniciar la FPGA con el fichero bitstream que se había generado en Simulink en el paso 4.3 (Build FPGA Bitstream). Abrir nuevamente el asistente de creación de proyectos (File � New � Application Project):




____________________________________________________________________________

45

Figura 52: Creación del fichero de arranque

1. Application Project. Pulsar el botón Next tras aplicar los siguientes cambios: 1.1. Project name: FSBL 1.2. Location: mantener el que viene por

defecto.

Figura 53: Selección de la plantilla

2. Templates 2.1. Available Templates: Zynq FSBL




____________________________________________________________________________

46

Una vez creado el proyecto FSBL, en el explorador se tendrán dos nuevas carpetas de proyecto: FSBL y FSBL_bsp.

Figura 54: Proyectos creados en SDK

Seguidamente, crear una carpeta en el ordenador de nombre flash_images. Su ubicación es indiferente pero se recomienda que sea la misma que se esté usando para guardar todos los proyectos de SDK y que se seleccionó al abrir el proyecto.

4.1 ARRANQUE DESDE LA MEMORIA FLASH

Para crear el fichero de arranque del sistema, abrir su asistente: Xilinx Tools � Create Zynq Boot Image:




____________________________________________________________________________

47

Figura 55: Fichero de arranque

1. Create Zynq Boot Images: 1.1. Seleccionar Create new BIF file 1.2. BIF file path: buscar la carpeta

flash_images y crear el fichero output.bif

Figura 56: Partición del sistema

2. Pulsar el botón Add del panel Boot image partitions: 2.1. Partition type: bootloader 2.2. File path: seleccionar el fichero FSBL.elf

del directorio SDK_Export\FSBL\Debug

Aceptar los cambios realizados pulsando el botón OK, se volverá a la ventana Create Zynq Boot Images donde se verá el fichero creado en la ventana Boot image partitions.




____________________________________________________________________________

48

Figura 57: Selección del fichero bitstream

3. La segunda localización será el fichero bitstream. Pulsar nuevamente el botón Add del panel Boot image partitions: 3.1. Partition type: datafile 3.2. File path: seleccionar el fichero

system_stub.bit del directorio pa_prj\pa_prj.runs\impl_1, que es el mismo que se generó en Simulink. Si se hubiera generado un fichero bitstream posterior a éste, sería el que habría que cargar.

Figura 58: Anexar el software desarrollado

4. La tercera localización será el fichero .elf del software desarrollado en SDK. En el caso del ejemplo es BuckBoostConverter.elf y que se encuentra en BuckBoostConverter\Debug.




____________________________________________________________________________

49

Figura 59: Fichero de arranque

5. Create Zynq Boot Images:

5.1. Output path: seleccionar la misma carpeta flash_images y crear un fichero de nombre boot.mcs.

Pulsar el botón Create Image para crear la imagen de arranque del sistema.

Con la Zedboard apagada, colocar los jumpers con la siguiente disposición y encenderla posteriormente:

Jumper Conexión

MIO6 GND

MIO5 GND

MIO4 GND

MIO3 GND

MIO2 GND

Tabla 2: Configuración de los jumpers para programar la memoria Flash

Figura 60: Programación de la memoria Flash

A continuación, abrir el asistente desde Xilinx Tools � Program Flash e introducir el directorio donde se encuentra la imagen para programar la memoria Flash con extensión mcs.




____________________________________________________________________________

50

Figura 61: Program Flash Memory

Tras pulsar el botón Program, la memoria Flash tardará unos minutos en programarse. Una vez que haya finalizado, se podrá ver el siguiente mensaje en la consola de SDK:

Figura 62: Consola de SDK

Finalmente, apagar la Zedboard y cambiar los jumpers con esta nueva disposición para después volverla a encender y ver los resultados.




____________________________________________________________________________

51

Jumper Conexión

MIO6 GND

MIO5 3V3

MIO4 GND

MIO3 GND

MIO2 GND

Tabla 3: Configuración de los jumpers para programar la memoria Flash

Figura 63: Programación de la memoria Flash

4.2 ARRANQUE DESDE LA TARJETA DE MEMORIA SD

Siguiendo el mismo procedimiento para crear el fichero de arranque que se tenía para la memoria Flash, el único cambio a realizar será cambiar la extensión del fichero de salida justo antes de crear la imagen. En este caso, se generará un fichero .bin:

Figura 64: Fichero de arranque para SD

Create Zynq Boot Images: Output path: seleccionar la misma carpeta flash_images y crear un fichero de nombre boot.bin.

Pulsar el botón Create Image para crear la imagen de arranque del sistema.

Tras crear la imagen, en la carpeta flash_images se habrán creado los dos ficheros indicados: output.bif y boot.bin. Localizar la tarjeta SD de ZedBoard e introducirla en el ordenador, copiar




____________________________________________________________________________

52

únicamente el fichero boot.bin en la misma, siendo éste el único que debe permanecer. Se recomienda hacer una copia de seguridad del contenido de la tarjeta antes de proceder a modificarlo.

Finalmente, solo hay que introducir la memoria SD en su ranura de la ZedBoard y encender tras comprobar que los jumpers que determinan el inicio del sistema se encuentran con la configuración dada:

Jumper Conexión

MIO6 GND

MIO5 3V3

MIO4 3V3

MIO3 GND

MIO2 GND

Tabla 4: Configuración de los jumpers para el arranque desde SD

Figura 65: Arranque de ZedBoard desde SD

Una vez que los modelos son cargados en la Zedboard desde la memoria Flash o desde la tarjeta SD, no es posible modificarlos dado que la carga de estos modelos elimina todo vestigio del sistema operativo. Para poder divisar las salidas configuradas, será necesario conectar las salidas de la Zedboard a un osciloscopio.

4.3 CONECTAR CON LA ZEDBOARD DESDE XILINX SDK

El paquete creado para desarrollar código en C, BuckBoostConverter, contiene una función de ejemplo, del tipo Hello World, para mostrar un mensaje en la consola cuando se conecta a ella. El contenido de esta función es el mostrado a continuación: #include <stdio.h>

#include "platform.h"

void print(char *str);

int main()




____________________________________________________________________________

53

{

init_platform();

print("Buck-Boost Converter\n\r");

return 0;

}

Para comprobar el funcionamiento, es necesario configurar el acceso al terminal. Para ello, desde las ventanas inferiores abiertas, seleccionar Terminal � Settings.

Figura 66: Vista genérica de las ventanas de SDK En la ventana de configuración, se tratará la conexión como si de una con HyperTerminal se tratara.

Figura 67: Configuración del terminal




____________________________________________________________________________

54

Además, desde Run � Run Configurations � STDIO Connection se configura la tasa de baudios para el puerto serie seleccionado.

Figura 68: STDIO Connection Finalmente, tras aplicar los cambios, desde el menú desplegado al pulsar con el botón derecho desde el proyecto BuckBoostConverter, seleccionar Run As � 1 Launch on Hardware (GDB). En la consola se mostrará entonces, el mensaje que se había incluido en la función.

Figura 69: Consola de SDK Esta función es extremadamente simple pero es una muestra de cómo se muestra en consola los desarrollos personalizados para la Zedboard.




____________________________________________________________________________

55

5. OTROS MODELOS DE CONVERTIDORES DE

POTENCIA DC-DC

5.1 CONVERTIDOR REDUCTOR

El convertidor reductor es otro convertidor conmutado de tipo DC- DC como el visto inicialmente. El reductor mantiene una tensión de salida regulada por la carga y menor a la suministrada por la fuente de entrada.

5.1.1 Análisis del Modelo

El modelo utilizado para la simulación se muestra a continuación, es un modelo ideal en el que no se han contemplado las resistencias del inductor y el condensador así como las resistencias internas o parásitas del interruptor y diodo.

C R

S

Vin Vo

ioiL

+

+

--

+

L

D

Figura 70: Convertidor reductor

Cuando el interruptor S se cierra, el diodo se polariza inversamente provocando que la corriente que circula por el mismo sea prácticamente nula. Toda la energía suministrada por la fuente de la entrada se almacena en la bobina. Posteriormente, cuando el interruptor se abre, la energía almacenada hasta el momento en el inductor es liberada al resto del circuito.

Tanto los modos de conducción como los intervalos de conducción, junto con las ecuaciones que los definen, coinciden con las estudiadas para el convertidor reductor-elevador.




____________________________________________________________________________

56

Modo Continuo

C RVin Vo

ioiL

++

--

+

L

Figura 71: Modo conducción del convertidor reductor

En el instante t=0 tiene lugar el inicio del intervalo de conducción, el cual se prolongará hasta TON. Teniendo en cuenta una simulación discreta del estado de conducción del circuito, el análisis del mismo es el siguiente:

• ( )111

in L o L in oLk Lk

in o Lk Lk in oLk LkLL

V v v v V vi i dt

V v L i i V vi ididt Lv L L

dt dt

−−−

= + ⇒ = − − − = ⇒ = + −−= =

• 11

1

*

*

okL c o c

ok ok okLk ok Lk ok

c o ok okc

vi i i i

v v v dt R CR i C v i vdv dv v v dt R R C dt dt

i C C Cdt dt dt

−−

−

= + = + − = + ⇒ = + − + = = =

Pasado el intervalo de conducción y durante un intervalo de tiempo dado por TON<t<Ts, el interruptor S se ha abierto y por el diodo circula corriente. El inductor se está descargando lentamente y le transfiere la energía a la carga.




____________________________________________________________________________

57

C RVo

ioiL

+

-

+

L

Figura 72: Modo no conducción del convertidor reductor

Tanto si el convertidor está funcionando en conducción continua como en discontinua, el análisis del circuito en este modo de operación es:

• 111

0 L o L oLk Lk

o Lk Lk oLk LkLL

v v v vi i dt

v L i i vi ididt Lv L L

dt dt

−−−

= + ⇒ = − −− = ⇒ = +−= =

• 11

1

*

*

okL c o c

ok ok okLk ok Lk ok

c o ok okc

vi i i i

v v v dt R CR i C V i vdv dv v v dt R R C dt dt

i C C Cdt dt dt

−−

−

= + = + − = + ⇒ = + − + = = =

Como se puede comprobar, la tensión de salida Vok en ambos modos de operación viene dada por la misma expresión.




____________________________________________________________________________

58

Modo de Conducción Discontinua

C RVo

ioiL

+

-

+

L

Figura 73: Modo conducción discontinua del convertidor reductor

En un instante de tiempo toff dentro del intervalo TON<t<Ts, periodo de tiempo que se corresponde con el modo de no conducción, la corriente que circula por la bobina llega a anularse. En ese caso, las ecuaciones procedentes de su análisis son:

• 0Lki =

• 11

1

0*

*

ok okC o C C

ok ok okok ok

C o ok okC

v vi i i i

v v v R CR R C v vdv dv v v dt R R C dt

i C C Cdt dt dt

−−

−

= + = + ⇒ = − − = − ⇒ =− += = =

5.1.2 Simulación del Convertidor Reductor

El proceso de simulación del reductor es exactamente el mismo que el llevado a cabo en el reductor-elevador. Partiendo de las ecuaciones obtenidas en el análisis del sistema, se tiene que las ecuaciones a implementar son las siguientes:




____________________________________________________________________________

59

IL Vo

Modo Continuo

( )1Lk Lk in o

dti i V v

L−= + −

1Lk Lk o

dti i v

L−= −

1

*

*ok Lk ok

dt R Cv i v

R C dt dt − = + +

1

*

*ok Lk ok

dt R Cv i v

R C dt dt − = + +

Modo Discontinuo 0Lki =

1

*

*ok ok

R Cv v

R C dt −=+

Tabla 5: Análisis del convertidor reductor

Estas ecuaciones son implementadas en una función Matlab, como ya se vio anteriormente. El funcionamiento de dicha función cumple los mismos principios que la anterior y su implementación se muestra a continuación:

function [Vout,IL] = BuckConverter(Enable) %Función para un Buck Converter persistent Vin dt R L C; %Elementos del circuito persistent Ilk Ilk_ant Vok Vok_ant; if isempty(Vin) %Se inicializan las variables en la primera iteraci ón Vin=10; %Vin=10V R=4.3269; %R=4.3269 ohmios L=100e-6; %L=100uH C=500e-6; %C=500uF dt=1e-6; %Paso de discretización Ilk=0; Ilk_ant=0; Vok=0; Vok_ant=0; else if (Enable==1) %Modo conducción Ilk=Ilk_ant + (Vin-Vok_ant)*dt/L; else %Modo no conducción Ilk=Ilk_ant - Vok_ant*dt/L;




____________________________________________________________________________

60

if (Ilk<=0) %Caso Discontinuo Ilk=0; end end Vok=(dt*R/(R*C+dt))*(Ilk + C*Vok_ant/dt); end Ilk_ant=Ilk; Vok_ant=Vok; IL=Ilk; Vout=Vok;

La estructura de la función es la misma que se tenía en el caso anterior salvo porque se tiene la misma expresión de la tensión de salida para los distintos modos. Esto hace que tanto la función como el modelo en bloques de Simulink quede más simplificado si cabe.

La vista previa de este convertidor se corresponde casi a la perfección con la del reductor-elevador aunque presente menos señales de salida (corriente en la bobina: IL, tensión de salida: Vo). Una vez dentro del bloque principal, el bloque Reductor, únicamente difiere en la distribución y complejidad del mismo. Tan solo hay que estudiar la corriente de la bobina en cada modo de conducción puesto que la tensión se calcula individualmente una vez que se ha obtenido IL. Obviamente, esto supone simplificar el modelo.




____________________________________________________________________________

61

Figura 74: Bloque reductor

El bloque Reductor contiene los siguientes bloques:

• Magnitudes: constantes del sistema, incluidos los divisores de las ecuaciones obtenidas

• ModoConduccion: expresión de la corriente por la bobina cuando Enable=1.

• ModoNoConduccion_Discontinuo: expresión de la corriente por la bobina cuando Enable=0. Contempla también el caso de conducción discontinua.

• SW_IL: selección de la corriente de salida entre el modo conducción y no conducción dependiendo de la señal de entrada Enable.

• Calculo_Vo: bloque con la expresión de la tensión de salida. Dado que se calcula una vez obtenida IL, no es necesario que sea activada con Enable.

Además, al igual que ocurría en el caso anterior, además de la señal de entrada Enable, que marca el modo de conducción, tiene dos señales de entrada que se corresponden con los instantes anteriores de la corriente de la bobina y la tensión de salida, IL_ant y Vo_ant, y dos señales de salida que se corresponden con los valores estudiados, IL y Vo.

Dentro del bloque ModoNoConduccion_Discontinuo se tiene la expresión de la corriente por la bobina cuando se encuentra en modo no conducción. Dado que cuando el convertidor se




____________________________________________________________________________

62

encuentra en discontinua, ésta se anula, el bloque SW_IL realiza esta selección de la señal de un modo muy simple.

Figura 75: Bloque ModoNoConduccion_Discontinuo del convertidor reductor

La selección de la señal IL consiste en compararla con 0, si es mayor saldrá la misma señal de entrada, modo no conducción, y en caso contrario, IL=0 al estar en modo discontinuo. Es probable que este bloque pudiera ser eliminado pero es más limpio colocarlo puesto que se podría tener una señal que no fuera 0.0, sino que tuviera algún tipo de decimal tras una larga lista de ceros decimales que fuera resultado de la operación previa o de ‘basura’ en el registro que contuviera el dato.

Figura 76: Bloque SW_IL del convertidor reductor

5.1.3 Resultados de la Emulación del Convertidor Reductor

Una vez vistas las peculiaridades del convertidor reductor, se procede con las vistas tras su simulación.

Modo Continuo. Corriente por el Inductor

Las curvas correspondientes a la corriente son las siguientes:




____________________________________________________________________________

63

Figura 77: Reductor. Modo continuo. Corriente por la bobina (A)

Figura 78: Reductor en la Zedboard. Modo continuo. Corriente por la bobina (A)

A continuación, se muestran las curvas para la corriente del inductor del reductor con la misma escala:




____________________________________________________________________________

64

Figura 79: Comparación del reductor. Modo continuo. Corriente por la bobina (A)

Modo Continuo. Tensión de Salida

En modo continuo, la forma de onda de la tensión de salida es:

Figura 80: Reductor. Modo continuo. Tensión de salida (V)




____________________________________________________________________________

65

Figura 81: Reductor en la Zedboard. Modo continuo. Tensión de salida (V)

Figura 82: Comparación del reductor. Modo continuo. Tensión de salida (V)

Modo Discontinuo. Corriente por el Inductor

En cuanto a la corriente en modo discontinuo, se tienen las siguientes curvas:




____________________________________________________________________________

66

Figura 83: Reductor. Modo discontinuo. Corriente por la bobina (A)

Figura 84: Reductor en la Zedboard. Modo discontinuo. Corriente por la bobina (A)




____________________________________________________________________________

67

Figura 85: Comparación del reductor. Modo discontinuo. Corriente por la bobina (A)

Modo Discontinuo. Tensión de Salida

Por último, se muestran las curvas de la tensión de salida en modo discontinuo:

Figura 86: Reductor. Modo discontinuo. Tensión de salida (V)




____________________________________________________________________________

68

Figura 87: Reductor en la Zedboard. Modo discontinuo. Tensión de salida (V)

Figura 88: Comparación del reductor. Modo discontinuo. Tensión de salida (V)

5.2 CONVERTIDOR ELEVADOR

El convertidor elevador, también un convertidor conmutado DC-DC, mantiene la tensión de salida mayor que la proporcionada por la fuente de tensión de la entrada y con la misma polaridad. En




____________________________________________________________________________

69

todo momento, la tensión de salida se encuentra regulada frente a las variaciones de la entrada o de la carga.

5.2.1 Análisis del Modelo

El modelo del convertidor utilizado para el análisis, se corresponde con un modelo ideal que se muestra a continuación:

C R

D

Vin Vo

io

VL

iL

++

--

+

L

S

Figura 89: Convertidor elevador

Al cerrarse el interruptor S, toda la energía suministrada por la fuente de tensión de la entrada es transmitida al inductor en serie del circuito. El diodo, que está polarizado inversamente, no conduce nada de corriente en el estado de conducción.

A continuación, cuando el interruptor se abre, el inductor comienza a descargarse poco a poco transmitiendo toda su energía al circuito a través del diodo, el cual sí dejará circular la corriente al estar directamente polarizado. Toda la energía del inductor junto con la suministrada por la fuente de tensión de la entrada es transmitida a la carga.

Tanto los modos de conducción como los intervalos de conducción, junto con las ecuaciones que los definen, coinciden con las del convertidor reductor-elevador.




____________________________________________________________________________

70

Modo Continuo

C RVin Vo

io

VL

iL

+

+

--

+

L

Figura 90: Modo conducción del convertidor elevador

En el instante t=0 y durante el intervalo 0<t<TON, el interruptor se encuentra en estado ON y el diodo apagado al estar polarizado inversamente. Esto hace que la energía suministrada por la fuente de alimentación establezca únicamente un flujo de energía a través de la bobina cuyo resultado es una diferencia de potencial final cuya magnitud se corresponde con la entrada VIN.

El análisis discreto del circuito en este caso es el siguiente:

• 11

Lk lkLin L Lk lk in

i idi dtV v L L i i V

dt dt L−

−−= = = ⇒ = +

• 11

1

*

*

okC o

ok ok okok ok

C o ok okC

vi i

v v v R CR C v vdv dv v v R dt R C dt

i C C Cdt dt dt

−−

−

= − = − −− = ⇒ =− += = =




____________________________________________________________________________

71

Modo No Conducción

C RVin Vo

io

VL

iL

+

+

-

-

+

L

Figura 91: Estado de no conducción del convertidor elevador

Cuando el interruptor se abre en el instante t=TON, el diodo se polariza directamente dejando pasar la energía procedente de la fuente de alimentación junto con la almacenada en el intervalo anterior por la bobina.

En cuanto al análisis discreto del modelo, se tiene que:

• ( )111

in L o L in oLk Lk

in o Lk Lk in oLk lkLL

V v v v V vi i dt

V v L i i V vi ididt Lv L L

dt dt

−−−

= + ⇒ = − − − = ⇒ = + −−= =

• 11

1

*

*

okL C o C

ok ok okLk ok Lk ok

C o ok okC

vi i i i

v v v dt R CR i C v i vdv dv v v dt R R C dt dt

i C C Cdt dt dt

−−

−

= + = + − = + ⇒ = + − + = = =




____________________________________________________________________________

72

Modo Discontinuo

C RVin Vo

io

VL

iL

+

+

--

+

L

Figura 92: Modo discontinuo del convertidor elevador

La corriente por el inductor se anula al encontrarse abierto tanto el interruptor como el diodo. Esto ocurre en el instante t=toff, que viene dado dentro del intervalo TON<t<Ts.

Teniendo en cuenta su posterior análisis en una simulación discreta, las ecuaciones del circuito son las siguientes:

• 0Li =

• 11

1

*

*

okC o

ok ok okok ok

C o ok okC

vi i

v v v R CR C v vdv dv v v dt R R C dt

i C C Cdt dt dt

−−

−

= − = − − = − ⇒ =− += = =

5.2.2 Simulación del Convertidor Elevador

Siguiendo el mismo procedimiento que en casos anteriores, se tiene que las ecuaciones que definen el sistema en este caso son las siguientes:




____________________________________________________________________________

73

IL Vo

Modo Continuo

1Lk lk in

dti i V

L−= +

( )1Lk Lk in o

dti i V v

L−= + −

1

*

*ok ok

R Cv v

R C dt −=+

1 1

*

*ok Lk ok

dt R Cv i v

R C dt dt− − = + +

Modo Discontinuo 0Lki =

1

*

*ok ok

R Cv v

R C dt −=+

Tabla 6: Análisis del convertidor elevador Estas ecuaciones son implementadas en una nueva función Matlab para ser ejecutadas junto con el convertidor elevador en Simulink y verificar su correcto funcionamiento. Dicha función mantiene la misma estructura y principio de ejecución que se tenía en casos anteriores, quedando finalmente así: function [IL, Vout] = BoostConverter(Enable) %Función para un Boost Converter persistent Vin dt R L C; %Elementos del convertidor persistent Ilk Ilk_ant Vok Vok_ant; if isempty(Vin) %Inicialización de variables Vin=8; %Vin=8V R=25; %R=25ohms L=150e-6; %L=150uH C=500e-6; %C=500uF dt=1e-6; %Paso de integración Ilk=0; Ilk_ant=0; Vok=0; Vok_ant=0; else %Modelado del convertidor if (Enable==1) %SW ON Ilk=Ilk_ant + Vin*dt/L;




____________________________________________________________________________

74

Vok=R*C*Vok_ant/(R*C+dt); else %SW OFF Ilk=Ilk_ant + (Vin-Vok_ant)*dt/L; Vok=(dt*R/(R*C+dt)) * (C*Vok_ant/dt + Ilk_a nt); %En caso de tener conducción discontinua if (Ilk<0) Ilk=0; Vok=R*C*Vok_ant/(R*C+dt); end end end Vok_ant=Vok; Ilk_ant=Ilk; Vout=Vok; IL=Ilk; Al diseñar el convertidor con bloques en Simulink, el diseño queda muy similar al del convertidor reductor-elevador por lo que no es necesario desgranar su funcionamiento.




____________________________________________________________________________

75

Figura 93: Bloque elevador

5.2.1 Resultados de la Emulación del Convertidor Elevador

Modo Continuo. Corriente por el Inductor Comenzando por el modo continuo, a continuación se muestran los resultados de la simulación. En la primera imagen, se pueden ver las curvas superpuestas de las simulaciones del esquemático en Simulink, la función Matlab con las ecuaciones resultantes del análisis y la implementación de dichas ecuaciones en bloques Simulink y convertido al tipo de datos fixed-point:




____________________________________________________________________________

76

Figura 94: Elevador. Modo continuo. Corriente por la bobina (A)

Seguidamente, se muestra el resultado de haber simulado el modelo en la Zedboard:

Figura 95: Elevador en la Zedboard. Modo continuo. Corriente por la bobina (A) Una vez se obtenidas todas las simulaciones, se disponen en una única gráfica con la misma escala para poder comparar los resultados.




____________________________________________________________________________

77

Figura 96: Comparación del elevador. Modo continuo. Corriente por la bobina (A)

Modo Continuo. Tensión de Salida Siguiendo con el mismo procedimiento, se muestran los resultados obtenidos para la tensión de salida cuando el convertidor elevador funciona en modo discontinuo.

Figura 97: Elevador. Modo continuo. Tensión de salida (V)




____________________________________________________________________________

78

Figura 98: Elevador en la Zedboard. Modo continuo. Tensión de salida (V)

Figura 99: Comparación del elevador. Modo continuo. Tensión de salida (V)




____________________________________________________________________________

79

Modo Discontinuo. Corriente por el Inductor

Seguidamente, se muestran los resultados de la corriente del inductor cuando el elevador opera en modo discontinuo:

Figura 100: Elevador. Modo discontinuo. Corriente por la bobina (A)

Figura 101: Elevador en la Zedboard. Modo discontinuo. Corriente por la bobina (A)




____________________________________________________________________________

80

Figura 102: Comparación del Elevador. Modo discontinuo. Corriente por la bobina (A)

Modo Discontinuo. Tensión de Salida

Por último, los resultados de la tensión de salida en el modo discontinuo:

Figura 103: Elevador. Modo discontinuo. Tensión de salida (V)




____________________________________________________________________________

81

Figura 104: Elevador en la Zedboard. Modo discontinuo. Tensión de salida (V)

Figura 105: Comparación del Elevador. Modo discontinuo. Tensión de salida (V)




____________________________________________________________________________

82




____________________________________________________________________________

83

6. PROPUESTA PARA CUMPLIR EL ÚLTIMO

OBJETIVO

Como se comentaba inicialmente, quedaba un objetivo pendiente de cumplimentar totalmente que consistía en conectar la Zedboard a un microprocesador y ejecutar el convertidor de potencia en tiempo real. Además, la tensión de salida del convertidor de potencia, debía realimentar el micro para calcular así una nueva señal PWM de entrada al convertidor.

Figura 106: Objetivo deseado

Como ya se comentó en el apartado de los objetivos, si la señal PWM que sale del microprocesador es una señal lógica, el convertidor de potencia no debe tener problema alguno para trabajar con la nueva señal PWM.

Cuando se cargó el modelo en la ZedBoard por primera vez, a cada una de las señales de entrada y salida del convertidor de potencia se le asignó una dirección de memoria. Ahora, para conectar nuestro modelo de la Zedboard con el microprocesador que proporciona la nueva señal PWM habrá que repetir los pasos del proceso de carga pero especificando los pines que serán utilizados en vez de una dirección de memoria como teníamos anteriormente y que se puede ver a continuación:




____________________________________________________________________________

84

Figura 107: Dirección de memoria de E/S del convertidor reductor-elevador

Al efectuar estos cambios, se debe estudiar cómo se asignan los pines cuando se selecciona la interfaz External Port en vez de AXI4-Interface. Además, hay que tener en cuenta que quizás haya que tener duplicadas las señales de la corriente en la bobina y la tensión de salida dado que se precisa el valor tomado en la iteración anterior para realizar los cálculos en la actual por lo que. En tal caso, se almacenarían también en memoria como se ha venido haciendo hasta ahora.

El esquema de conexión propuesto se muestra a continuación. Los bloques con el nombre Pin* se corresponde con el pin al que se debería conectar las señales indicadas, ahora mismo este datos es desconocido. Además, en este esquema se hace referencia a la posibilidad de recuperar de memoria los valores de los instantes anteriores como se comentaba.

Figura 108: Primera propuesta




____________________________________________________________________________

85

En caso de tener a la salida del microprocesador el valor de la tensión de entrada en la puerta del interruptor del convertidor reductor-elevador, habrá que convertir dicho valor analógico en uno digital, para lo cual se precisa un convertidor A/D. Además, también se tendrá que estudiar el sistema para ver con qué valores de la tensión de entrada se tiene abierto o cerrado el interruptor.

Para añadir la funcionalidad del CAD, se puede diseñar uno en Simulink aplicando alguno de los métodos ya conocidos de sistemas electrónicos digitales o se puede aplicar uno de los bloques ‘ADC’ de la librería de Simulink ‘Xilinx XtremeDSP Kit’, para lo cual parece que se precisa un módulo externo que se conecte a la ZedBoard.

Figura 109: Librería de Simulink

Figura 110: Propiedades de ADC1

Se tiene, por tanto, que el sistema finalmente queda del siguiente modo:

Figura 111: Segunda propuesta




____________________________________________________________________________

86




____________________________________________________________________________

87

7. IMPLEMENTACIONES ALTERNATIVAS DE LOS

MODELOS DE CONVERTIDORES EN SIMULINK

Simulink es una herramienta muy versátil de Matlab que proporciona, a su vez, infinidad de herramientas o asistentes que facilitan algunas de las tareas en el desarrollo de diversos modelos. Además, su continua evolución depura las carencias o problemas de versiones anteriores que pueden mejorar modelos ya creados.

El diseño de un sistema cualquiera en Simulink guarda un cierto paralelismo al que se tiene cuando un pintor se encuentra ante un lienzo en blanco. Su habilidad con las artes plásticas, la destreza en el uso de los pinceles, el conocimiento de las diferentes técnicas de dibujo y la imaginación del artista determinarán el resultado más o menos exitoso del cuadro una vez finalizado.

Siguiendo en la misma línea de investigación ya iniciada, se puede estudiar la posibilidad de reconectar el modelo cargado en la Zedboard con la interfaz generada en Simulink para simular el modelo. Para esto, habría que estudiar cómo configurar la interfaz de red de la tarjeta una vez que se va a cargar el modelo para introducir la IP que se tenía configurada previamente. Para dicho estudio, se proponen dos vías de investigación:

• Existe documentación de Zynq donde se trata cómo crear un bloque IP modificando los ficheros VHDL. Desde Vivado también se pueden exportar proyectos a SDK por lo que sería una opción a explorar. Esto supone tener una cierta soltura con la programación VHDL, la Zedboard y con el software Vivado.

• Otra opción que puede ser viable, es modificar la configuración de los ficheros del sistema desde SDK. Cuando se explicaba cómo guardar el modelo en la Zedboard, uno de los proyectos que se crean es de configuración del sistema, por lo que incluyendo ficheros de Linux que modifiquen el sistema o modificando éstos se debería poder configurar de nuevo la IP. Otra opción sería cómo integrar sistema operativo y modelo simultáneamente.

En el proceso de simulación del convertidor reductor-elevador se desarrolló una función en código Matlab que perfectamente puede ser desarrollada en C sin necesidad de tener unos grandes conocimientos de este lenguaje de programación. La Zedboard dispone de un procesador que permite integrar y ejecutar código C. Esto puede ser útil tanto para ejecutar esta misma función en el procesador como para añadir funcionalidades al convertidor que puedan ser interesantes de cara a futuros proyectos. Investigar en esta línea supondría estudiar cómo interactúa en tiempo real el procesador y la FPGA para que los resultados fueran coherentes.




____________________________________________________________________________

88

Siguiendo esta misma línea de programación, desde Simulink se puede lanzar un asistente que permite convertir a código C un bloque de simulación. La ventaja que presenta este asistente es la posibilidad de convertir el bloque diseñado sin necesidad de conocer las particularidades de este lenguaje de programación. Estos asistentes suelen añadir líneas de código innecesarias y no son tan legibles como los desarrollados por un programador experto pero pueden llegar a ser verdaderamente útiles si no se conoce en profundidad el sistema a programar.

Otra de las alternativas de diseño del convertidor puede ser implementar el mismo modelo empleando los bloques del paquete de Xilinx en Simulink. En el proceso inicial de instalación, o con posterioridad, del software de Matlab, se pueden instalar los siguientes paquetes:

• Communications System Toolbox Support Package for Xilinx FPGA-Based Radio

• Embedded Coder Support Package for Xilinx Zynq-7000 Platform

• Xilinx Blockset

• Xilinx Reference Blockset

• Xilinx XtremeDSP Kit

Figura 112: Librería de Simulink

Todos estos paquetes proporcionan bloques especializados para ejecutar en la Zedboard como pueden ser divisiones, uso de memorias del sistema, recursos de simulación.




____________________________________________________________________________

89

Para hacer uso de estos bloques de Xilinx, es necesario colocar en el nivel superior el bloque System Generator, donde se selecciona el modelo exacto de la tarjeta a utilizar. El seleccionar el modelo de tarjeta desde los primeros pasos de simulación, permite que no se pierda de vista el objetivo a perseguir como pudiera ocurrir con los bloques empleados en el modelo desarrollado pues, verdaderamente, hasta que no se trata de integrar éste en la Zedboard no se conoce si el diseño puede ser implementado en ella.

Por contrapartida, el uso de los bloques de Xilinx obliga a tener una cierta soltura a la hora de manejar los tipos de datos admitidos por la FPGA (booleano, punto fijo y flotante) pues son los únicos que se pueden utilizar en el diseño. Además, esto obliga a revisar cuidadosamente el número de bits utilizados en cada caso puesto que afecta también a las operaciones matemáticas a resolver, las cuales pueden llegar a desbordar y ocasionar resultados erróneos.

Una alternativa intermedia entre el uso de los clásicos bloques de Simulink y los de Xilinx es el empleo de las cajas negras. Las cajas negras son bloques de Xilinx que hay que tratar como tal en el proceso de modelado. Sin embargo, dado que permiten hacer referencia a un modelo HDL externo, éste sí podría ser implementado de la manera acostumbrada.

Figura 113: Caja negra

Por último, comentar que la Zedboard tiene integrada una FPGA convencional, por lo que si se deseara, aunque es un proceso de diseño menos amigable e intuitivo, siempre es posible hacer un diseño en VHDL con las herramientas de desarrollo de Xilinx.

Como se comentaba al principio, tanto Simulink como Zedboard son sistemas muy versátiles que proporcionan numerosas alternativas de diseño a la hora de implementar una solución, de ahí el paralelismo inicial con un lienzo en blanco. Llegado el momento, habrá que explorar las posibles opciones y seleccionar aquella que mejor se adecúe a las necesidades y objetivos a perseguir sin olvidar que todo modelo es susceptible de mejorar en base al manejo de las herramientas de diseño, de los lenguajes de programación, conocimientos teóricos del proyecto e imaginación del diseñador.




____________________________________________________________________________

90




____________________________________________________________________________

91

8. CONCLUSIONES

Siguiendo el procedimiento de diseño descrito para el convertidor reductor-elevador, el usuario final puede diseñar e implementar el sistema que desee para posteriormente emularlo en una Zedboard en base a los recursos de la misma. El alcance de esta documentación no debe centrarse únicamente en convertidores de potencia pues los principios básicos de programación y carga en la FPGA son idénticos independientemente del sistema que se trate.

Tras haber estudiado la posibilidad de guardar el modelo en la tarjeta de memoria SD, se tiene un amplio abanico de posibilidades a la hora de estudiar diferentes vías de desarrollo o probar distintas alternativas a ejecutar en la ZedBoard en un breve período de tiempo cambiando únicamente estas tarjetas, o el contenido de las mismas, lo cual puede llegar a ser útil en determinados momentos.

Aprovechando la versatilidad de las tarjetas, se podría aprovechar en tal caso la memoria Flash para almacenar el arranque por defecto del sistema. Es decir, programar que el arranque del sistema operativo se haga haciendo uso de la memoria no volátil. Con esta medida, se consigue que esta funcionalidad no se pierda nunca y que la tarjeta pudiera ser accesible aunque habitualmente esté programada para otro cometido.

Por otro lado, el hecho de poder cargar modelos VHDL en la FPGA, ya sea desde Vivado o con las cajas negras de Xilinx en Simulink, hace posible que desarrollos que hayan sido programados para proyectos anteriores en el tiempo lleguen a ser reutilizados. Es una noticia verdaderamente positiva dado que en ocasiones, proyectos ‘antiguos’ no pueden ser utilizados de nuevo al tratarse de software más nuevos que dejan de soportar otras versiones.

Siguiendo en la línea de la programación y poniendo foco en SDK, la posibilidad de cargar un sistema operativo con la configuración que uno necesite es una apuesta interesante, ya que permite programar la conectividad del dispositivo, el sistema de ficheros o la instalación de cierto software. Cuando un dispositivo se encuentra en producción, el reducir los tiempos de reparación o cambio del mismo cuando se tienen incidencias llegan a resultar claves a la hora de decantarse por una marca u otra y, en este caso, se podría tener sin necesidad de programar demasiado, teniendo simplemente un repositorio de contenidos que fueran interesantes o altamente críticos.

Zedboard es una herramienta versátil que puede proporcionar un amplio abanico de posibilidades, el cual puede abrirse aún más conforme se vaya explorando poco a poco y se vayan descubriendo las distintas opciones de las que se disponen.




____________________________________________________________________________

92




____________________________________________________________________________

93

9. BIBLIOGRAFÍA

[1] Documentación oficial online de Xilinx ZedBoard

http://zedboard.org/support/documentation/1521

[2] Documentación oficial online de Simulink

http://es.mathworks.com/help/simulink/

[3] Documentación oficial online de Xilinx

http://www.xilinx.com/products/design-tools/ise-design-suite.html

[4] Documentación oficial de Zynq

http://www.zynqbook.com/

[5] Asignatura Electrónica de Potencia II del departamento de Ingeniería Electrónica de la Escuela Superior de Ingeniería de la Universidad de Sevilla

https://www.dinel.us.es/docencia/index.php?c=3&d=1&titulacion=4&asignatura=37

[6] Getting started: tarjeta ZedBoard. GTE. Universidad de Sevilla.

[7] Otro ejemplo tarjeta Zedboard: Data_capture. GTE. Universidad de Sevilla.

[8] Vehicle dynamics real time simulation report. GTE. Universidad de Sevilla.

[9] Everett Rogers. Understanding Buck-Boost Power Stages in Switch Mode. Power Supplies. Rev. 2002.

www.ti.com/lit/an/slva059a/slva059a.pdf

[10] Frank De Stasi. Working with Boost Converters. 2015.

www.ti.com/lit/an/snva731/snva731.pdf

[11] James Jules Waldemar Kunst. Análisis y Simulación de Fuente Conmutada Buck/Boost en Modo de Conducción Continuo (CCM: Continuous Conduction Mode).




____________________________________________________________________________

94

http://www.academia.edu/8198487/An%C3%A1lisis_y_Simulaci%C3%B3n_de_Fuente_Conmutada_Buck_Boost

[12] Galera Ortega, Víctor. Simulador Convertidores DC-DC. Proyecto Final de Carrera. Junio. 2002.

94auron.etse.urv.es/public/PROPOSTES/pub/pdf/197pub.pdf

[13] Saurabh Kasat. Analysis, Design and Modeling of DC-DC Converter using Simulink. 2004.

[14] Timothy L. Skvarenina. The Power Electronic Handbook. ISBN 0-8493-7336-0.

[15] HDL Coder User’s Guide.

Files.matlabsite.com/docs/books/matlab-docs/hdl_coder_hdlcoder_ug_r2015a.pdf

[16] Simulink User’s Guide.

www.uow.edu.au/~phung/resources/sl_using.pdf




____________________________________________________________________________

95

10. LISTADO DE ACRÓNIMOS

� A/D, ADC o CAD: Convertidor Analógico Digital

� FIFO: First In, First Out

� FPGA: Field Programmable Gate Array

� HDL: Hardware Description Language

� PFC: Proyecto Fin de Carrera

� PWM: Pulse-Width Modulation




____________________________________________________________________________

96




____________________________________________________________________________

97

Anexo I: ENTORNO DE TRABAJO

Para el modelado del convertidor reductor-elevador se requiere a nivel hardware el uso del SoC programable de Xilinx Zynq, el cual se compone de una FPGA y un procesador Dual Corex-A9 (ARM). Este hardware está integrado en el Xilinx ZedBoard Started Kit. Las especificaciones técnicas de la misma se pueden consultar en la web del fabricante.

Figura 114: Xilinx ZedBoard




____________________________________________________________________________

98

La conexión entre la tarjeta Zedboard y el ordenador se realiza mediante la interfaz de red Ethernet y los puertos mini USB y USB de ambos equipos. Se recomienda conectar siempre simultáneamente los puertos PROG y UART de la tarjeta puesto que para ciertas operaciones se utilizan los dos.

Antes de comenzar con el tutorial de instalación y configuración del entorno de trabajo, señalar que en los procesos de instalación se requieren privilegios de administración sobre el equipo. Esto puede llegar a ser una cuestión importante y a tener en cuenta en aquellos equipos personales corporativizados o en servidores.

A nivel software, los requerimientos del equipo son los siguientes:

• Sistema operativo Microsoft Windows 7 (64 bits)

• MATLAB R2014b

• Xilinx ISE Design Suite 14.7

• Xilinx Vivado 2015.3

• Driver Cypress CY7C64225

En este caso particular, el control de versiones es sumamente importante dado que sobre versiones anteriores es probable que tanto el hardware utilizado como las simulaciones y desarrollos no funcionen correctamente o generen resultados no deseados. Concretamente, no es posible integrar el proyecto creado en Simulink con HDL Code Advisor en la Zedboard si convive la versión Xilinx ISE Design Suite 14.4 con la 14.7 a pesar de no generarse errores en la compilación del mismo. Este error no se encuentra entre la documentación de Xilinx ni Avnet pero sí lo reportan otros usuarios de Zedboard.

Para el uso del hardware es necesaria la instalación del driver Cypress CY7C64225, el cual puede ser descargado de la página web de Xilinx. No obstante, al conectar y encender el hardware al ordenador, se instalarán todos los drivers necesarios mediante el sistema Plug & Play.

Una vez instalado todo el software, es preciso cargar una serie de paquetes de Xilinx en Matlab. Para ello, desde Menú � Resources � Add-Ons � Get Hardware Support Packages seguir los siguientes pasos:




____________________________________________________________________________

99

Figura 115: Instalación de paquetes en Matlab

• Select an action: ‘Install from Internet’

Figura 116: Instalación de paquetes Xilinx Zynq-7000

• Support for: ‘Xilinx Zynq-7000’

• Support packages:

o Embebedded Coder

o HDL Coder

Durante el proceso de instalación, se solicitará las credenciales de una cuenta de Matlab que se habrá creado previamente.

A1.1 ENLACE DE MATLAB CON XILINX ISE DESIGN SUITE

Tras haber instalado Matlab e ISE Design Suite, es preciso enlazar ambos softwares. Desde el Command Windows de Matlab se lanzan los siguientes comandos:

hdlsetuptoolpath(‘ToolName’,’Xilinx ISE’,’ToolPath’,’[ruta de ubicación de ISE]’);




____________________________________________________________________________

100

Si se ha tomado la ubicación por defecto en el proceso de instalación, ésta será C:\Xilinx\14.7\ISE_DS\ISE\bin\nt64\ise.exe. No obstante, se recomienda comprobar.

z=zynq;

z=z.setupZynqHardware();

Para lanzar este último comando, es necesario que la Zedboard se encuentre conectada al equipo. Al finalizar el proceso de enlace, se recibirá un mensaje como el siguiente:

MATLAB will use following settings to communicate with Zynq hardware:

IP Address :192.168.1.10

User name :root

Build-directory :/temp

COM port :COM11

Es posible que el puerto de conexión o la IP obtenida sean distintos a éstos, es un detalle sin importancia alguna. En todo momento, la IP y puerto a utilizar serán los dados por el sistema o el indicado en el proceso de configuración.

Si en algún momento es necesario consultar la IP o el puerto de conexión, basta con lanzar el siguiente comando en el Command Windows de Matlab:

>> zynq

ans =

LinuxServices with properties:

IPAddress: 192.168.1.10'

Username: 'root'

SerialPort: 'COM11'

Una vez que se hayan vinculado Matlab e ISE, para trabajar con Matlab, habrá que abrir éste desde el software de Xilinx: Inicio de Windows � Todos los programas � Xilinx Design Tools � ISE Design Suite 14.7 � System Generator � System Generator.




____________________________________________________________________________

101

Figura 117: System Generator

La primera vez que se lance el programa, será necesario hacerlo con privilegios de administración para que le permita al programa escribir en la carpeta y terminar de configurar el enlace.

Figura 118: Seleccionar instalación de Matlab

Una vez abierto tanto Matlab como Simulink, se ejecuta un modelo para comprobar que el proceso de instalación y enlace han ido correctamente. Para este ejemplo se puede tomar uno de los modelos de la librería de Simulink. Desde la ventana de comandos de Matlab, ejecutar la línea:

hdlcoder_led_blinking




____________________________________________________________________________

102

Para comprobar que el modelo seleccionado funciona correctamente, con un tiempo de simulación infinito (inf) se pulsa el botón ‘Play’ de la barra de herramientas del mismo:

Figura 119: Barra de herramientas del modelo de Simulink

A1.2 CONFIGURACIÓN DE UNA CONEXIÓN DE ÁREA LOCAL

No es imprescindible configurar una red de área local para implementar un convertidor de potencia en la Zedboard. Sin embargo, de cara a la actualización de la tarjeta SD y otros posibles cambios de configuración a realizar en la misma, así como posibles conexiones SSH o serie, es conveniente configurarla.

Conectada y encendida la Zedboard, abrir el Centro de redes y recursos compartidos desde Inicio � Panel de control � Redes e Internet:

Figura 120: Panel de control

Pulsar sobre Conexión de área local




____________________________________________________________________________

103

Figura 121: Conexión de área local

Pulsar el botón Propiedades.

Figura 122: Propiedades de la conexión local

Buscar la opción Protocolo de Internet versión 4 (TCP/IPv4) y pulsar el botón Propiedades.




____________________________________________________________________________

104

Figura 123: TCP/IPv4

Marcar Usar la siguiente dirección IP y rellenar los siguientes campos como procede:

• Dirección IP: 192.168.1.1

• Máscara de subred: 255.255.255.0

En la Zedboard no es necesario realizar ninguna configuración adicional pero si se deseara acceder a ella para verificar o realizar cambios, habrá que conectarse utilizando HyperTerminal o Putty. Una vez conectado, a nivel software se comporta como cualquier otro sistema Unix.

Tras haber creado una red local, para verificar que se ha procedido correctamente, desde un navegador introducir la siguiente URL:

http://192.168.1.10

Si no ha habido ningún problema y en la tarjeta de memoria de la Zedboard se encuentra la imagen, en éste se mostrará dicha imagen:

Figura 124: URL de la Zedboard




____________________________________________________________________________

105

A1.2.1 Conexión a la Zedboard desde HyperTerminal

La herramienta de HyperTerminal no se encuentra instalada en las nuevas versiones de Windows pero es posible descargarla desde el Centro de Descargas de Microsoft.

Figura 125: HyperTerminal

Introducir el nombre de la conexión.

Figura 126: Conexión con HyperTerminal

Seleccionar el puerto serie del ordenador que detecta que la Zedboard se encuentra conectada y encendida. En este caso particular es COM11.




____________________________________________________________________________

106

Figura 127: Configuración de puerto

Configurar la comunicación con el puerto:

• Bits por segundo: 115200

• Bits de parada: 8

• Paridad: Ninguno

• Bits de parada: 1

• Control de flujo: Ninguno

Tras aplicar los cambios, se abrirá una ventana en HyperTerminal que permitirá interactuar con la Zedboard sin necesidad de ingresar las credenciales de administración.

A1.2.2 Conexión a la Zedboard desde Putty

Figura 128: Putty

• Host Name (or IP address): 192.168.1.10

• Port: 22

• Connection type: SSH

Introduciendo un nombre en el campo Saved Sessions y pulsando el botón Save, se puede guardar la configuración para futuras conexiones.




____________________________________________________________________________

107

Figura 129: Conexión SSH

Se introducen las credenciales para conectarse a la Zedboard.

Para comprobar la configuración de red que tiene configurada, lanzar el comando ifconfig:

Figura 130: Configuración de red en la Zedboard

A1.3 ACTUALIZACIÓN DEL FIRMWARE

Tras configurar todo el software necesario para el desarrollo del modelo, es recomendable verificar que la imagen de la tarjeta SD es correcta para evitar problemas posteriores en la creación y elaboración de los proyectos.

Desde la ventana de comandos de Matlab, lanzar el siguiente:

targetupdater

A continuación, se abrirá un asistente que guiará el proceso de actualización del software:

1. Set up support package. 1.1. Support package for: Xilinx Zynq-7000 (Embedded Coder)




____________________________________________________________________________

108

Figura 131: Support package installer

2. Locate the Xilinx design tools. 2.1. Select the Xilinx Design Tools: Xilinx ISE Design Suite

Figura 132: Locate the Xilinx design tools




____________________________________________________________________________

109

3. Select a board 3.1. Board version: Zedboard (REV C and later)

Figura 133: Select a board 4. Configure network

4.1. Network configuration: Direct connection to host computer. Para completar este paso, la Zedboard debe estar totalmente conectada al ordenador y encendida. Si se desea, se pueden introducir manualmente los datos de conexión seleccionando ‘Manually enter network settings’.




____________________________________________________________________________

110

Figura 134: Configure network 5. Select a drive

5.1. Drive: G:. Insertar la tarjeta SD de la Zedboard en el lector de tarjetas SD del ordenador y seleccionar la unidad que corresponda en el asistente. Se recomienda hacer previamente una copia de seguridad de la misma.

Figura 135: Select a drive

6. Write firmware. Pulsar el botón Write para que se actualice el firmware de la Zedboard.




____________________________________________________________________________

111

Figura 136: Write firmware 7. Connect the hardware. Con la Zedboard apagada, insertar nuevamente la tarjeta SD en su

lector y encenderla de nuevo. Recordar que debe continuar completamente conectada al equipo.

Figura 137: Connect the hardware 8. Confirm board connection. Los datos de conexión se pueden obtener desde la ventana de

comandos de Matlab. 8.1. Host name: 169.254.1.10




____________________________________________________________________________

112

8.2. User name: root 8.3. Password: root

Las credenciales por defecto de la Zedboard son root/root. Si un usuario o administrador ha cambiado la contraseña de root de la Zedboard, deberá facilitar la nueva contraseña.

Figura 138: Confirm board connection

9. Support package setup complete. Pulsar el botón Finish.




____________________________________________________________________________

113

Figura 139: Support package setup complete

Tras haber actualizado la imagen de la tarjeta SD, se recomienda hacer una nueva copia de seguridad de la misma por si fuera necesario recuperarla en algún momento.




____________________________________________________________________________

114

Modelo dinámico para la emulación hardware del control de...

Documents

Transcript of Modelo dinámico para la emulación hardware del control de...