Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica...
Transcript of Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica...
![Page 1: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/1.jpg)
LLóógica Programablegica Programable
-- Dispositivos Dispositivos --
IntroducciIntroduccióón a los Sistemas n a los Sistemas LLóógicos y Digitalesgicos y Digitales
20082008
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 2: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/2.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD (Complex Programmable Logic Device)
Aclaración:Fabricantes como Altera llaman CPLD a ciertos modelos de arreglos de compuertas programables por el usuario (FPGA).Para seguir una convención se llamará aquí, CPLD a los dispositivoslógicos programables complejos (también denominados EPLD) que forman parte de la segunda oleada tecnológica de dispositivos digitales programables por hardware.
![Page 3: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/3.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Hojas de datos en: www.altera.com
USADO EN EL LABORATORIO
![Page 4: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/4.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
![Page 5: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/5.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
retardo de lógica entre pines
![Page 6: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/6.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
In system programmability
![Page 7: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/7.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Se muestra sólo una parte
![Page 8: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/8.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Se muestra sólo una parte
Para diseños rápidosconviene usar macroceldasde un mismo LAB
![Page 9: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/9.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Estructura PAL (unión de mintérminos)
Permite agregar mas términos producto
Permite usar términos productosno usados aquí en otras macroceldas
1 bit dememoriaEEPROM
Permite negar el resultado
Un solo flip-flop por macrocelda
![Page 10: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/10.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
![Page 11: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/11.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
![Page 12: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/12.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
1 bit dememoriaEEPROM
![Page 13: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/13.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Alternativas para el control detri-state, open drain, slew rateen cada pin I/O
![Page 14: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/14.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Modelo de temporización que muestralas cadenas de retardo internas en el
dispositivo
La línea a trazos muestra el retardo mínimo posible de conseguir alconectar un pin con otro sin anteponer lógica alguna salvo la de cadabloque de entrada-salida. Ese valor es el que define el “speed grade”.
![Page 15: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/15.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Modelo de temporización
![Page 16: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/16.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Modelo de temporización
Nota: Estas filminas son sólo parte de las especificaciones del modelode temporización.El esquema completo está en las hojas de datos del dispositivo.
![Page 17: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/17.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD EPM7000 ( MAX7000 de ALTERA)
Algunos encapsulados de esta familia MAX7000
![Page 18: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/18.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Hojas de datos en: www.xilixnx.com
![Page 19: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/19.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
![Page 20: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/20.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
![Page 21: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/21.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Bloque contenedor de macroceldas (similar al LAB de Altera)
![Page 22: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/22.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Un solo flip-flop por macrocelda
Define salida combinatoriao secuencial
![Page 23: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/23.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Flexibilidad en la configuraciónde cada flip-flop
![Page 24: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/24.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Product Term Allocator:Permite extender el número detérminos producto si excede lacapacidad de una celda normal.
![Page 25: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/25.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Esquema del bloquede entrada-salida deun pin
![Page 26: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/26.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Control del slew rate
Soporte de lógica de 3V
Este control en ciertos casoses útil para evitar la generaciónde inestabilidad en la salida
![Page 27: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/27.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD XC9500 ( XILINX)
Modelo de temporización
![Page 28: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/28.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA (Field Programmable Gate Array)
![Page 29: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/29.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
USADO EN EL LABORATORIO
Basado en configuración por RAMPosee bloques de memoria RAMdedicados.La lógica combinatoria se basaen tablas de look-up.Necesita dispositivo de booteopara su configuración inicial(memoria EEPROM serie).
![Page 30: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/30.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
![Page 31: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/31.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
![Page 32: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/32.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
EAB: Bloque específicopara generar memoria
Estructura complejapara interconexión debloques lógicos
![Page 33: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/33.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Posibilidades de configuración de EAB
Se puede configurar:Longitud de palabra/Cantidad de registros.Tipo de memoria.Modo de sincronización.Modo de acceso.
![Page 34: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/34.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Estructura de un EAB
![Page 35: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/35.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
LE: Elemento lógicosimilar a las macroceldaspero mas grande y flexible
Estructura de un LAB
![Page 36: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/36.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Estructura de un LE
Lógica combinatoria basadaen tablas de look-up
El flip-flop puede ser usadopor otra parte del circuito
![Page 37: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/37.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Opción Carry Chain paraimplementar sumadorescon acarreo eficiente
![Page 38: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/38.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Opción de Cascade Chain
Permite incrementar el número de términos producto en algunafunción que necesita alto Fan-In.
![Page 39: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/39.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
![Page 40: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/40.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Util para la implementación deseñales de carry de salida en el la misma macrocelda.
Permite resolver dentro de lamacrocelda la lógica de cadabit de un contador incluyendo laopción de hacerlo up/down
![Page 41: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/41.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
![Page 42: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/42.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Esquema de interconección de LAB´s
![Page 43: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/43.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Esquema de bloque de I/O
Existe mayor flexibilidad que en las CPLD.Aquí se puede registrar la entraday salida como así tambiénsincronizar la salida tri-state con un flip-flop dedicado.
![Page 44: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/44.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Formas de onda de interfaz JTAG para la programación del chip
![Page 45: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/45.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
![Page 46: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/46.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Modelo de temporización
![Page 47: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/47.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA FLEX10K ( ALTERA)
Modelo de temporización
![Page 48: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/48.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)Características:
Basado en configuración por RAMPosee bloques de memoria RAMdedicados.La lógica combinatoria se basaen tablas de look-up.Necesita dispositivo de booteopara su configuración inicial(memoria EEPROM serie).
![Page 49: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/49.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
![Page 50: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/50.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
Aquí la flexibilidad de un bloque lógico CLB permite implementar dos funcionescon salidas independientes que pueden combinarse y disponer de dos flip-flops.
CLB es equivalente a LE en Altera
![Page 51: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/51.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
Configuración de bloque RAM para generar RAM simple puerto
![Page 52: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/52.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
Configuración de bloque RAM para generar RAM simple puerto
![Page 53: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/53.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
![Page 54: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/54.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA XC4000 ( XILINX)
Vistas de estructuras enla matriz de interconexiónde los bloques lógicos
![Page 55: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/55.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
Este dispositivo es una CPLD de tecnología de 180nm, basada enel uso de memoria Flash para su programación.Se podría considerar como un posible reemplazo de la MAX7000aunque existen diferencias estructurales que la hacen parecer mas a una FPGA ya que la lógica la implementa con LUTs y no PALs como en la MAX7000, además del tipo de matriz de interconexión interna, etc..Soporta lógica de 3.3, 2.5, 1.8 y 1.5 V.Posee bloque de memoria UFM no-volátil para usuario hasta 8Kbit quepuede por ej. implementar una EEPROM serie de hasta 8.192 bits.Hasta 272 pines de I/O para el usuario.Programación tipo ISP [In system programmability] (IEEE 1532).Compatible con PCI en 3,3 V@ 66 MHz.
![Page 56: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/56.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
Características según el modelo
el doble de velocidad que la MAX7000
![Page 57: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/57.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
![Page 58: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/58.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
Estructura de un LE
![Page 59: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/59.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
Carry-Select Chain: Permite armar sumadores tipo carry-selectpara aumentar la velocidad
![Page 60: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/60.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
LE en modo aritmético: Para la resolución de funciones como:sumadores, contadores, acumuladores, etc.
![Page 61: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/61.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
LE en modo normal: Para la resolución de funciones genéricas dehasta 4 variables.
![Page 62: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/62.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
Bloque UFM (User Flash Memory):Puede ser usado para implementarinterfaces tipo I2C, SPI, paralelo,etc..Este bloque incluye generador interno de reloj y la lógica necesaria para la programación dela memoria serie además de sulectura y/o escritura.
![Page 63: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/63.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
CPLD MAX II ( ALTERA)
ISP (IN SYSTEM PROGRAMMABILITY):Permite la programación y reprogramación de los chips “en el circuito”a través de una interface serie denominada JTAG estandarizada por la IEEE (norma IEEE 1149.1).Se requieren de 4 líneas de control (TMS y TCK)y datos TDI y TDO).Permite la configuración y/o test de múltiples dispositivos con ISPsimplemente conectandolos en cascada.
Nota: Esta interfaz JTAG la tiene también la MAX7000S, FLEX10K, etc..
![Page 64: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/64.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Tabla con características según el modelo
Esta FPGA de ACTEL es la última versión de FPGA que incorpora memoriaFLASH en vez de RAM para su configuración (similar a la MAXII de Altera).
![Page 65: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/65.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Resúmen de características generales
![Page 66: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/66.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Tipo de encapsulado y de Entrada/Salida según modelo
![Page 67: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/67.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Estructura general de una FPGA ProASIC3
![Page 68: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/68.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Modos del módulo Versalite
Este módulo es el que realiza la función combinatoria y/o registrada.Similar a un LE en dispositivos Altera ó CLB en Xilinx.
![Page 69: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/69.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Switch Flash
Esta llave no-volátil permite configurar al dispositivo.Consta de dos transistores Flash que comparten la misma compuertaflotante: uno sirve para programación/sensado (1) y el otro comollave propiamente dicha (2).
(1) (2)
![Page 70: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/70.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
![Page 71: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/71.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA ProASIC3 ( ACTEL)
Bloque de Entrada-Salida
La entrada tiene dobleregistro lo que permiteimplementar memoriastipo DDR (DoubleDataRate)
![Page 72: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/72.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
Cada LAB tiene 16 LE ( Elemento Lógico)Los LE están basados en LUTs que pueden implemntar cualquier funciónlógica de 4 variables.
![Page 73: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/73.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
![Page 74: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/74.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
FPGA construída con tecnología de 65nm de bajo consumo.Hasta 119.000 Les.Hasta 3,8 Mbits de memoria dedicada que soporta DDR y DDR2.Hasta 288 multiplicadores dedicados para aplicaciones tipo DSP de250 MHz de performance.Hasta 20 Lazos de enganche de fase (PLLs).Hasta 534 pines de I/O para el usuario compatibles con PCI, PCI-e,PCI-X, LVCMOS, LVPECL, LVDS, etc.. Capacidad de implmentar interface serie hasta 875/840 Mbps (en recepción /transmisión)) para comunicación serie LVDS.
![Page 75: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/75.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
![Page 76: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/76.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
![Page 77: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/77.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
Esquema para la generaciónde cadenas de Carry
![Page 78: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/78.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
![Page 79: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/79.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
![Page 80: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/80.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA CYCLONE III ( ALTERA)
La memoria dedicada permite implementar diferentes tipos de memoria:ROM, SRAM de simple y doble puerto, FIFO, etc.
Se pueden configurar tantola longitud de palabra comoel número de posiciones dememoria:8192 x1 bit a 256 x 36 bits.
Ejemplos de memoriaSRAM de simple y doblepuerto configuradas conlas librerías parametrizadas
![Page 81: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/81.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA SPARTAN 3 ( XILINX)
![Page 82: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/82.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA SPARTAN 3 ( XILINX)
DCM: Administrador deReloj Digital.IOB: Bloque de E/S.CLB: Bloque de LógicaConfigurable.
Multiplicador de 18x18 bits
RAM dedicada de 18Kbits.
CLB contiene LUTs basadasen RAM.
IOB: Múltiples estándares de E/S simple ó diferencial (LVDS, LVCMOS,LVTTL, PECL, PCI, etc).Incluye registros DDR (Double Data Rate) y control de Impedancia (DCI) para la terminación de líneas a fin de reducir componentes en el PCB.
![Page 83: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/83.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA SPARTAN 3 ( XILINX)
![Page 84: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/84.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA SPARTAN 3 ( XILINX)
Cada IOB, el DCM y la RAM dedicada permiten implementar memoria RAM DDR.
modo LVDS
![Page 85: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/85.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA SPARTAN 3 ( XILINX)
Los CLB poseen dos LUT de4 entradas.
Con algunos CLB puede emularse:ROMRAM yRegistro de Desplazamiento.
![Page 86: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/86.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 87: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/87.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 88: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/88.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 89: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/89.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 90: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/90.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 91: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/91.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 92: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/92.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 93: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/93.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 94: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/94.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 95: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/95.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 96: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/96.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 97: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/97.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 98: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/98.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 99: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/99.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 100: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/100.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 101: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/101.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 102: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/102.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA STRATIX II ( ALTERA)
![Page 103: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/103.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA VIRTEX 4 ( XILINX)
![Page 104: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/104.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA VIRTEX 4 ( XILINX)
![Page 105: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/105.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
FPGA VIRTEX 4 ( XILINX)
![Page 106: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/106.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
KITS de Desarrollo
![Page 107: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/107.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
STARTER KIT UB3 ( CYCLONE de ALTERA)
El kit dispone de una FPGA modeloEP1C6 con memoria SRAM, Flashy PROM serie, oscilador, reguladores de tensión, pulsadores, llaves, LEDs,display LCD, interfaces y conectores varios.
![Page 108: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/108.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
STARTER KIT UB3 ( CYCLONE de ALTERA)
![Page 109: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/109.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
STARTER KIT SPARTAN 3 ( XILINX)
![Page 110: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/110.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 111: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/111.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
DIAGRAMAS DE LA PLACA DE DESARROLLO
El kit dispone de una FPGA modeloXC3S200 con memoria SRAMadicional de 512Kx16, PROM de 2M,oscilador de 50MHZ, reguladoresde tensión, pulsadores, llaves,LEDs, displays y conectores varios.
![Page 112: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/112.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 113: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/113.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Esquemático de los reguladores de tensión de la placa
![Page 114: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/114.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
STARTER KIT para FPGA ProASIC3 ( ACTEL)
Kit de desarrollo para la serie de FPGA programables con memoria Flash.
![Page 115: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/115.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
STARTER KIT para FPGA ProASIC3 ( ACTEL)
Programador con cable con conexión a port USB de PC
![Page 116: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/116.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Test, Configuracióny Programación
![Page 117: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/117.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Etapa de Etapa de Etapa demontaje configuración reconfiguración
PROGRAMACIÓN JTAG ( IEEE 1149.1)
Generalmente con 4 cables es posible el TEST, la configuración de dispositivos lógicos programables tipo FPGA y la programación de EPLDs.
Las EPLD usualmente tienen memoria Flash y se usa este tipo de programación.
Las FPGA usualmente están basadas en memoria RAM ysuelen ser programadas desde una memoria EPROM serie aunque desde hacepoco hay en el mercado FPGA Flash).
In system programmabilityEJEMPLO PARA EL CASO DE EPLDs
Boundary Scan
![Page 118: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/118.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Ejemplo de conexionadopara programación de unaFPGA Cyclone II de Altera
Aquí puede conectarseuna interface a PCpara programación
Memoria EPROM seriepara booteo
Boundary Scan
REFERENCIA: Cyclone II Device Handbook página 392
![Page 119: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/119.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Boundary Scan
REFERENCIA: Cyclone II Device Handbook página 39214.IEEE 1149. (JTAG) Boundary-Scan Testing for Cyclone II devices
![Page 120: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/120.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Boundary Scan
REFERENCIA: Manual de FPGA XC4000E y XC4000X de Xilinx página 38
Disposición de cadena serie de boundary scan(FPGA XC4000 de Xilinx)
![Page 121: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/121.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Boundary Scan
Parte de circuito deJTAG dentro del PLD
![Page 122: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/122.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Boundary Scan
Esquema donde se puede apreciar la cadena de RD que están conectados con la circuitería interna del PLD.En formato serie se puede programar y/o verificar el estado de funcionamiento del chip como así también configurarlo (FPGA).En este último caso, se realiza en forma simple un test para verificar que:
1) El chip funciona OK.
2) El chip está bien programado.
El punto 1) es esencial parael fabricante ya que reducesustancialmente los costosde producción al disponer deuna herramienta sencilla paratest.JTAG permite hacer el test deuna gran cadena de PLDsenlazándolos en serie.Esto es válido también para los nuevos microcontroladores con Flash.
![Page 123: Lógica Programable - Dispositivoscatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 12c Logica Program… · parte de la segunda oleada tecnológica de dispositivos digitales programables](https://reader035.fdocuments.ec/reader035/viewer/2022063012/5fc9ca2034294d7640473f19/html5/thumbnails/123.jpg)
LLóógica Programablegica Programable
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Bibliografía:
Apuntes de teoría:• Trabajo Final “Introducción a los Dispositivos FPGA: Análisis y Ejemplos
de Diseño ”. Autor: Eduardo Bozich. Año 2005.
Libros:• “Sistemas Digitales”. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.• “Diseño Digital”. M. Morris Mano. Ed. Prentice Hall. 3ra edición. • “Diseño de Sistemas Digitales”. John Vyemura. Ed. Thomson.• “Diseño Lógico”. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.• “Digital Design:Principles & Practices”. John Wakerly. Ed. Prentice Hall.• “Digital Design with CPLD Applications and VHDL”. Robert Dueck. Ed.
Thomson .• “Diseño Digital”. Alan Marcovitz. Ed. McGraw-Hill.• “Electrónica Digital”. James Bignell, R. Donovan. Ed. CECSA.• “Fundamentos de Diseño Lógico y Computadoras”. M. Mano, C. Kime.
Ed. Prentice Hall. • “Notas de aplicación y hojas de datos de las empresas: Actel, Altera,
Atmel, Lattice, Quicklogic, Xilinx, etc..”