Informe Laboratorio de Aislamiento 2

7/29/2019 Informe Laboratorio de Aislamiento 2

1/91

INFORME LABORATORIO DE AISLAMIENTO 2 3

PRESENTADO POR:EDISON ALEXIS PACHON

Cdigo: 20081007043DIEGO ALEJANDRO CHAPARRO

Cdigo: 20081007048

ASIGNATURALABORATORIO DE AISLAMIENTO ELCTRICO

PRESENTADO A:ING. HERBERT ENRIQUE ROJAS CUBIDES

UNIVERSIDAD DISTRITAL FRANCISCO JOS DE CALDASFACULTAD DE INGENIERA

PROYECTO CURRICULAR DE INGENIERA ELCTRICA


2/91

PRACTICA N 2 3: GENERACION Y MEDIDA DE ALTAS TENSIONES AC Y DC

OBJETIVOS: Familiarizarse con los primeros fundamentos de las tcnicas de alta tensin y los equipos usados en el

laboratorio de alta tensin (LAT). Desarrollar habilidades prcticas en la realizacin de montajes y la medicin de altas tensiones (HV) AC y

DC. Conocer y efectuar un estudio comparativo de los diferentes mtodos de medida de HV. Examinar esquemas de conexin de rectificacin y multiplicacin de altas tensiones DC. Verificar los criterios de seguridad elctrica e industrial en el laboratorio.

PREINFORME

a. Muestre con ayuda de un diagrama la estructura y tensiones de trabajo del transformador del laboratoriode alta tensin (LAT).

Fig 1. Conexin en cascada del transformador del LAT.

Fig 2. Placa del transformador del LAT.


3/91

b. Qu ventajas electricas y constructivas presentan los transformadores que suministran voltajessimetricos (como el usado en el laboratorio) frente a los que entregan un solo nivel de tension?

Los transformadores que suministran voltajes simetricos permiten obtener diferentes configuraciones pormedio de sus devanados, permitiendo conexiones en cascada. El transformador consiste de tresdevandos con una armadura aislada y electrodos tipo corona en la parte superior e inferior cubiertos enaluminio, el aislamiento del cilindro esta hecho con resina epoxica reforzado en fibra de vidrio y con barnizresistente a la abrasion [2].

El primario esta conformado por dos devanados: 2x220. 220 (conexin paralelo) o 220+220 V. 440 V(conexin serie). El secundario es el devanado de alta tension, cuyo valor es 100 kV (conexin serie). Etercer devanado (devanado de acoplamiento), se utiliza para la conexin en cascada del transformador. Laconexin en serie requiere el 50% de la corriente de la conexin en paralelo, por ultimo la bobina esta alvacio y aislada con aceite para transformadores de alta calidad [2].

c. Cuales son las ventajas, desventajas y aplicaciones de la generacion de altas tensiones AC (AC-HV) yaltas tensiones DC (DC-HV)?

Generacion de altas tensiones AC (AC-HV): Este tipo de generacion presenta ventajas tales como

facilidad al transportar la energia electrica por grandes distancias, de esta manera se obtienen bajasperdidas, facil transformacion de los niveles de tension, estabilidad de la corriente alterna a niveleselevados de tension. Ademas posee flexibilidad de conectar cargas y estaciones a lo largo de una linea[3].

Algunas de sus desventajas es el alto costo por la obra civil, la presencia del efecto piel y se puedepresentar el efecto corona, ya sea auditivo, de interferencia o visual, generando perdidas y deterioro en losaisladores [5]. En cuanto a sus aplicaciones tenemos el transporte de energia y la prueba de equipos.

Generacion de altas tensiones DC (DC-HV): Este tipo de generacion presenta ventajas como: bajo costode transmitir potencias muy altas a distancias grandes, generando bajas perdidas, menor usos de lineas

con pocos requisitos de derecho de paso, eliminacion de perdidas por capacidad entre conductores ycontrol de la potencia activa [3].

Entre sus desventajas esta el elevado costo de los equipos de conversion, restriccion del uso detransformadores para variar la tension, requerimientos de controles complejos, utilizacion de un generadorde potencia reactiva y la inserccion de armonicos en el lado de AC. Dentro de sus aplicaciones sedestacan la transmision de potencia en entornos marinos o subterraneos, en grandes sistemas elctricos,el flujo puede verse inestable bajo ciertas condiciones transitorias, para facilitar el control de estassituaciones se instalan enlaces en corriente continua que permiten un rpido control de la potencia [3],estabilizacin del sistema elctrico, transporte de potencia a largas distancias e implementacin deinstalaciones HVDC.

d. Muestre un circuito tipico para generar AC-HV usando el transformador disponible en el LAT. Culesseran las tensiones maximas rms y pico que se pueden obtener con este montaje? Explique la funcion decada uno de los elementos que conforman el circuito. Tenga en cuenta la limitacion de la corriente quepuede entregar el circuito.

Un circuito tpico para trabajar altas tensiones AC, utilizando el transformador de pruebas del laboratorio, serael circuito por conexin en cascada. En la figura 3 se muestra la conexin en cascada para el transformadordel laboratorio.


4/91

Fig 3.Diagrama conexin en cascada

El multmetro 3 muestra la tensin RMS que existen en bornes de transformador, mientras que el osciloscopiomuestra el valor pico de la tensin existente.

Fig 4.Tensin pico osciloscopio

Fig 5.Tensin RMS multmetro

La funcin del transformador es elevar la tensin existente, mientras que la funcin de la fuente es suministrarenerga, para que este proceso sea posible.

V1

220 Vrms

60 Hz

0

T1

DUAL_VOLTAGE_XFORMER**

T2

DUAL_VOLTAGE_XFORMER*

XMM2 XMM3

XMM1

XSC1

A B

Ext Trig+

+

_

_ + _


5/91

e. Muestre un circuito de generacion DC-HV que utilice un rectificador de media onda con filtro y explique lafuncion de cada uno de los elementos que lo conforman.

Fig 6.Rectificador de media onda

Fuente variable

Suministra la energa al circuito con una seal sinusoidal en AC.

Resistencia Limitadora

Es un elemento de proteccin que garantiza, que no circulen corrientes ms grandes que las que etransformador puede soportar y de igual forma, para que el este no quede en corto directo cuando ocurra una

falla, y adems tiene la funcin de proteger al diodo.

Diodo

Este tiene la funcin de rectificar medio ciclo de la seal de entrada.

Condensador

Este tiene la funcin de reducir el nivel de rizado despus del diodo, para garantizar una seal continua.

f. Para el circuito del numeral E, muestre el comportamiento teorico de las tensiones y corrientes de los

elementos que conforman el circuito de rectificacion con y sin condensador de rizado.

Rectificador de media onda con condensador de rizado

Fig 7.Tensin sobre el condensador


6/91

Fig 8.Tensin sobre el condensador

Fig 9.Tensin sobre la resistencia

Fig 10.Corriente en el circuito


7/91

Rectificador de media onda sin condensador de rizado

Fig 11. Rectificador de media onda sin condensador

Fig 12.Tensin sobre la resistencia de salida

Fig 13.Tensin sobre el diodo


8/91

g. Defina grafica y analiticamente para el puente rectificador del numeral E los siguientes parametros: factode forma, valor eficaz, valor medio, tension de rizado, factor de rizado, valor pico de la seal filtrada. Porque en la generacion de DC-HV se busca tener bajos factores de rizado?

Dentro de la figura 14 se muestran los diferentes parmetros a utilizar para el desarrollo de todas lasecuaciones anteriormente descritas.

Fig 14. Parmetros curva de salida

FACTOR DE FORMA

VALOR EFICAZ

VALOR MEDIO


9/91

TENSION DE RIZADO

FACTOR DE RIZADO

Para garantizar que el condensador no se cargue y descargue en tiempos pequeos, esto se garantizahaciendo que el rizado de la seal filtrada sea lo ms bajo posible, entre menor sea el rizado de la seal desalida no se presentaran grandes niveles de distorsin armnica.

h. Utilizando los elementos disponibles en el LAT, disee y simule un circuito rectificador de media onda quesea capaz de generar 50 KV DC. Analice el comportamiento del circuito generador si se establecen casosdiferentes usando como filtro cada uno de los cuatro condensadores que se encuentran en el laboratorio.Compare para cada caso: factor de forma, valor eficaz, valor medio, tensin de rizado, factor de rizado,valor pico de la seal filtrada. Adems de las curvas, muestre los resultados en una tabla.

Para generar 50KV DC necesitamos que la entrada AC sea un valor de 36KV AC ya que al rectificar la onda

AC su valor ser de 36KV * = 50.91KV, para obtener esta tensin en el lado de alta es necesario ajustar latensin en baja a 79V aproximadamente y usando el mismo esquema del numeral f.Condensador 1200pf



10/91

Condensador 25000pf

Fig 16. Parmetros curva de salidaCondensador 100pf



11/91

Condensador 2nf


Tabla 1. Resumen comparativo

i. Muestre un circuito doblador de DC-HV (cascada de Greinacher) y explique la funcin de cada uno de loselementos que lo conforman.

Fig 19. Circuito doblador Greinacher [6].

Condensador 25000pf y Rlimitadora=3,6M C1



Condensador 2nf y Rlimitadora=3,6M C4

F.Forma Valor Eficaz Valor Medio Tension de Rizado F.Rizado Valor pico Vmax Vmin

C1 1,00000007 49688,5035 49688,5 65 0,00037763 49721 49721 49656

C2 1,00000022 48509,5106 48509,5 111 0,00066055 48565 48565 48454

C3 1 49998,5 49998,5 1 5,7737E-06 49999 49999 49998

C4 1 49895 49895 2 1,1571E-05 49896 49896 49894


12/91

La funcin de C1 es transmitir la carga almacenada a C2, para as duplicar la tensin, por lo tanto C2, seencarga de entregar dos veces la tensin pico al terminar un ciclo completo. Las funciones de los diodos D2 yD1, consiste en recortar la onda de entrada, donde D1 recorta el semi-ciclo negativo y D2 recorta el semi-ciclopositivo.

j. Defina grafica y analticamente para el circuito del numeral i los siguientes parmetros: factor de formavalor eficaz, valor medio, tensin de rizado, factor de rizado, valor pico de la seal filtrada.

Fig 20. Comportamiento de la onda circuito Greinacher [6].

FACTOR DE FORMA

VALOR EFICAZ

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

k. Utilizando los elementos disponibles en el LAT, disee y simule un circuito doblador que sea capaz de

generar 50 KV DC. Analice el comportamiento del circuito generador usando combinaciones decondensadores con el propsito de encontrar la mejor alternativa. Compare para cada caso: factor deforma, valor eficaz, valor medio, tensin de rizado, factor de rizado, valor pico de la seal filtrada. Ademsde las curvas, muestre los resultados en una tabla.


13/91

Para obtener una seal DC del circuito Greinacher doubler se tiene que tratar de que la seal del circuito seade 25KV o lo ms cercana a ella. Por la relacin de transformacin del transformador puede calcularse el valorde la tensin del primario para obtener una seal de 25KV en el lado de AT. Con 55 voltios a la entrada, sepuede obtener una seal de 25KV en el lado de AT del transformador. En la prctica no exactamente con los25KV se obtiene una seal de 50KV, lo que se hace es variar la tensin de entrada.

CIRCUITO GRENACHER DOUBLER:

Fig 21. Circuito Greinacher Doubler

Para todos los circuitos se va a utilizar una resistencia limitadora de 3.6M para proteger los diodos y el

transformadory una resistencia de carga de 280M


14/91

CIRCUITO GREINACHER:

1. CIRCUITO 1

C1:25nF y C2:1200pF

Tensin en C2:

Corriente Mxima

2. CIRCUITO 2

C1:25nF y C2:100pF


15/91

Tensin en C2:

Corriente Mxima


16/91

3. CIRCUITO 3

C1:1200pF y C2:100pF

Tensin en C2

Corriente Mxima


17/91

4. CIRCUITO 4

C1:100pF y C2:1200pF

Tension en C2

Corriente Mxima


18/91

5. CIRCUITO 5

C1:100pF y C2:25000pF

Tension en C2

Corriente Mxima


19/91

6. CIRCUITO 6

C1:1200pF y C2:2500pF

Tension en C2

Corriente Mxima


20/91

CIRCUITO DOBLADOR GREINACHER

Vmedio(kV)

V rms (kV) F. Forma F. RizadoV rizado

(kV)Circuito

156,948 56,9518234 1,00006714 0,011587964 2,286

Circuito2

49,063 49,4791753 1,00848247 0,13052543 22,184

Circuito3

50,911 51,3266547 1,00816434 0,128044271 22,582

Circuito4

41,36 41,3631918 1,00007717 0,01242364 1,78

Circuito5

43,1195 43,1195063 1,00000015 0,000542276 0,081

Circuito6

57,7995 57,7995092 1,00000016 0,00056437 0,113

Tabla 2. Resumen comparativo del Doblador Greinacher

l. Explique los problemas y limitaciones de medir altas tensiones mediante relacion de transformacion o conayuda de voltimetros electrostaticos.

Al usar voltimetros electrostaticos, se tienen dos placas paralelas, una fija y la otra movil, se debe mover laplaca movil, para realizar el respectivo calculo de la tension, pero con ello, el campo electrico se vedistorsionado, es por ello, que an para altas tensiones, este electrodo slo se puede mover no ms deuna fraccin de un milmetros, hasta algunos milmetros, para que el cambio del campo elctrico seainsignificante. Para poder trabajar con altos niveles de tensin, el rea de las placas utilizadas en e

voltmetro deben ser grandes, de forma tal que algunas ocasiones, no se puede utilizar el aire como mediodielctrico [5].

La relacin de transformacin permite realizar mediciones para AC rms, adems que no puede ser usadoen un arreglo en cascada.

m. Explique brevemente en que consiste y cual es el funcionamiento de un divisor ohmico o resitivo puro, undivisor capacitivo puro, un divisor resitivo compensado y un divisor capacitivo amortiguado. Ademasmencione las ventajas y desventajas de cada uno frente a la medicion de AC-HV y DC-HV.


21/91

DIVISOR RESISTIVO PURO

Fig 22. Divisor Resistivo puro [6].

Este divisor nos permite medir tensiones principalmente en DC, adems se pueden realizar mediciones en ACe impulso. Debido a su construccin, este divisor tiene un alto grado de confiabilidad para niveles de tensinsuperiores a 300KV.

DIVISOR CAPACITIVO PURO

Mtodo usado para medir tensiones AC e Impulso, aunque en alta tensin la resistencia de fuga decondensador varia considerablemente, con lo que se genera diferencias de potencial en stas.

Los condensadores en DC funcionan como circuito abierto, este tipo de medicin se limita solo para AC, es

por ello que el circuito es independiente de la frecuencia, debido a que no existe desplazamiento en fase.

Fig 23. Divisor capacitivo puro [7].

DIVISOR CAPACITIVO AMORTIGUADO


22/91

Fig 24. Divisor capacitivo amortiguado [7].

Utilizado para pruebas de impulso tipo rayo, debido a que se incorpora resistencias en las ramas de alta ybaja tensin de un divisor tipo capacitivo puro, se reducen las oscilaciones de la seal de salida del mismo, nose recomienda para las mediciones en DC.

Divisor Resistivo Compensado

Se utiliza para mediciones de impulso tipo rayo o maniobra, puede ser utilizado para cualquier tipo demedicin, si elimina el efecto de la inductancia y capacitancias parasitas, respuesta del divisor debe ser menora 5, idealmente


23/91

DIVISOR CAPACITIVO PURO

DIVISOR RESISTIVO COMPENSADO

DIVISOR CAPACITIVO AMORTIGUADO

o. A partir de la informacion recogida en la practica 1 sobre las ramas de AT y BT disponibles en el LATcalcule la relacion de transformacion teorica para cada uno de los divisores que se pueden configura(minimo 7 divisores diferentes). Finalmente, muestre la configuracion y relacion de transformacion final decada divisor con ayuda de una tabla.

TABLA 3


Divisor Caractersticas

ResistivoCompensado

C=98,79 pF; R=280M; 140KV

Rb=102,3K; Cb=0,27uF; Racople=78,5


24/91

TABLA 4Relacin Divisor Resistivo Compensado

ResistivoCompensado

ZAT Relacin

2551398,34365649+26606050,1148856i

2734,11ZBT

934,862160815301+9734,59972426607i

TABLA 5Divisor Capacitivo Amortiguado

Divisor Caractersticas

CapacitivoAmortiguado

R= 54,28 ; C=1227 pF; 140KVR=0,03952; C=1,686uF; Racople=74,3; proteccin 160VAC240VDC

TABLA 6Relacin Divisor Capacitivo Amortiguado

CapacitivoAmortiguado

ZAT Relacin54,2799999657807+0,00136287291052429i

1374,48ZBT0,0395199999750639+9,92710374938817E-

07i

TABLA 7Relacin Divisores Resistivos

DivisorResistencia AT

3,6 M 280 M

Resistivo

R=40K; sin R de acople, proteccin 160VAC210VDC

91 7001

R=100K; sin R de acople; proteccin 110VAC160VDC

37 2801

R=40K; sin R de acople, proteccin 140VAC210VDC

91 7001


25/91

TABLA 8Relacin Divisores Capacitivos

DivisorCapacitancia AT

100pF 25 nF 1200 pF 2 nF 68 nF

Capacitivo

C= 330nF; sin R de acople; proteccin 60VAC80VDC

3301 14,2 276 1665,852

9C=464,3 nF; Racople=78,4; proteccin 60VAC

80VDC4644 19,572

387,916

7

233,1

5

7,827

9C=4,7uF; Racople=78,5; proteccin 140VAC210VDC

47001 1893917,66

72351

70,118

C=203,9nF; sin R acople; proteccin 165VAC220VDC

2040 9,156170,916

7102,9

53,998

5C=198nF; sin R de acople; proteccin 60VAC

80VDC1981 2230 166 100

3,9118

TABLA 9Relacin Divisor RCL

Tipo de Divisor Caractersticas Relacin

RCL----------------- 10

---------------- 25

p. Disee un circuito para la generacion de HV-AC hasta 60 kV rms y con ayuda de simulaciones, muestre ecomportamiento de cada uno de los divisores caracterizados y analizados en el numeral o.

Para generar 60KV AC debemos alimentar en el Primario con aproximadamente 132V

Divisor Resistivo compensado

Con el depurador que nos muestra atp podemos encontrar la relacion de transformacion


26/91

Estos son los valores pico de las seales pero son validas para el calculo que necesitamos

Divisor capacitivo amortiguado

Con el depurador que nos muestra atp podemos encontrar la relacion de transformacion


27/91

Divisor Resistivo

Rat=3.6M y Rb=40K


28/91

Rat=3.6M y Rb=100K

Rat=280M y Rb=100K


29/91

Rat=280M y Rb=40K

Divisor capasitivo puro

Cat=100pf y Cbt= 330nf

q. Usando el mejor circuito HV-DC diseado en el numeral H y con ayuda de simulaciones, muestre e

comportamiento de cada uno de los divisores caracterizados y analizados en el numeral O. NOTADescarte aquellos divisores que por sus caractersticas no tendran un buen desempeo bajo tensiones

DC.

Para realizar mediciones en DC se recomienda el uso de los divisores resistivo puro y resistivo compensado,ya que los divisores capacitivos no son recomendables para mediciones HV DC y se uso el circuito 2 delnumeral H


30/91

Divisor Resistivo compensado

Al realizar este montaje la tensin de salida del rectificador se comporta de la siguiente forma:

Fig 26. Forma de onda del rectificador

Por la conexin del divisor resistivo compensado, se nos modifica el rizado pero vale la pena destacar que noes en gran medida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda

Fig 27. Forma de onda en la rama de bt del divisor

Al tomar el valor pico de la rama de bt y multiplicarlo por la relacin correspondiente a este divisor tenemos:Bastante aproximado al valor que se ve en la figura 26 de 44775V

Divisor ResistivoRat=280M y Rb=40K


31/91


Fig 28. Forma de onda del rectificador

Por la conexin del divisor resistivo, se nos modifica el rizado pero vale la pena destacar que no es en granmedida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda


32/91


Al tomar el valor pico de la rama de bt y multiplicarlo por la relacin correspondiente a este divisor tenemos:

Bastante aproximado al valor que se ve en la figura 28 de 44777VRat=280M y Rb=100K


Fig 30. Forma de onda en le rectificador

Por la conexin del divisor resistivo, se nos modifica el rizado pero vale la pena destacar que no es en granmedida. En la etapa de baja tensin del divisor se obtiene la siguiente forma de onda


33/91


Al tomar el valor pico de la rama de bt y multiplicarlo por la relacin correspondiente a este divisor tenemos:

Bastante aproximado al valor que se ve en la figura 30 de 44778V

r. Por qu se puede afirmar que el divisor ohmico es independiente de la temperatura? Cul es eproblema de medir altas tensiones (AC y DC) con un divisor capacitivo puro? Explique brevemente.

El problema del divisor resistivo es la estabailidad de la resistencia de alta tension, ademas todos losresistores son dependientes de la temperatura, al existir temperaturas grandes, la estabilidad de laresistencia de alta tension comienza a variar. La variacion de temperatura es directamente proporcional

con la medicion de la tension, afectando la confiabilidad de los resultados. Por ello se usa como dielectricoaceite para transformador, el cual, ayuda como refrigerante.

En cuanto al divisor capacitivo puro de alta tension, se presentan resistencias de fuga de los capacitores,las cuales varian considerablemente generando diferencias de tension dobre estas. Para valores DC elcapacitor se comporta como circuito abierto.

s. Muestre con ayuda de un diagrama las ventajas y desventajas de un montaje de resistencia en serie paramedir altas tensiones.


34/91

Fig 32. Equivalente de una resitencia de alta tension [7]

La resistencia de alta tension esta compuesta por la sumatoria de todos los resitores R, como se observaen el anterior esquema, ya que se trabaja con bajas frecuencias (60 Hz), es primordial saber comoconstruir la resistencia de la rama de alta tensiones, para minimizar los elemntos parasitos que lleguen aexistir (Cp como se muestra en la figura anteior), este proceso se puede llevar a cabo usando unapantalla metalica o resistencias de carbon.

Como las resistencia es un elemento lineal, se puede conseguir cualquier valor requerido para el divisor, apartir de la union en serie de varias resistenicas de menor tamao, con caracteristicas similares. Es maseconomico realizar un arreglo de resistencias, que conseguir una resistencia que soporte elevados nivelesde tension.

t. Qu importancia tiene en la medicion de altas tensiones el valor de la impedancia caracteristica de unasonda de acople? Qu relacion debe tener con la salida dela rama de BT de un divisor?

La impedancia caracteristica de la sonda en la rama de baja tension no debe afectar la medicion de lasvariables en la rama de baja tension, debido a que los parametro que registra el equipo de medida no seraverdaderamente lo que esta sucediendo, presentandose una caida de tension en esta.

Con respecto a la rama de alta de un divisor, la impedancia caracteristica de la sonda de acople debe ser

muy alta para que esta sea invisible a los valores propios del divisor.


35/91

INFORME

1. Realice una inspeccin de seguridad del LAT. Haga efectiva la lista de chequeo.

2. Realice el montaje definido en el pre informe para la generacin de HV AC y mida, con al menos tresdivisores diferentes las tensiones generadas desde un valor base (definido con el profesor) y hasta 70kV en pasos de 5 kV. Registre y tabule las mediciones obtenidas y muestre grficamente elcomportamiento de la relacin de transformacin para cada divisor.

Divisor Resistivo Puro

Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LATutilizando un divisor resistivo puro se tomaron los datos arrojados por el transformador en el lado dealta tensin como se muestra en la siguiente figura:

Fig 33. Circuito HV AC, Divisor Resistivo Puro

DIVISOR RESISTIVOPURO

RAT 280 MRBT 40 K

Relacin (m) 7001

Valores Medidos Valores Simulados

Vrms de entrada(V)

Vrms HV(kV)

Vrms LV(V)

mVrms HV

(kV)Vrms LV

(V)m

10,82 4,91 0,684 7181,70 4,84 0,691 7008,78

23,25 10,56 1,471 7175,73 10,41 1,486 7003,47

32,52 14,76 2,068 7139,30 14,56 2,079 7001,80

44,45 20,18 2,82 7156,13 19,90 2,842 7001,0554,72 24,84 3,48 7138,76 24,49 3,498 7002,32

66,8 30,33 4,24 7152,64 29,90 4,271 7001,04

76,8 34,87 4,89 7130,31 34,38 4,910 7001,57

87,2 39,59 5,56 7120,29 39,03 5,575 7001,44

98,8 44,86 6,31 7108,59 44,23 6,317 7001,02

110 49,94 7,04 7093,75 49,24 7,033 7001,12

120,7 54,80 7,75 7070,68 54,03 7,717 7001,23Tabla 3. Valores de tensin del Divisor Resistivo Puro


36/91

Grficas

Fig 34.AT vs BT valores medidos.

Fig 35.AT vs BT valores simulados.

A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin dedivisor resistivo puro mediante la siguiente ecuacin:

0.00

10.00

20.00

30.00

40.00

50.00

60.00

0.684 1.471 2.068 2.82 3.48 4.24 4.89 5.56 6.31 7.04 7.75

ALTA

TENSION

(kV)

BAJA TENSION (V)

0.00

10.00

20.00

30.00

40.00

50.00

60.00

0.691 1.486 2.079 2.842 3.498 4.271 4.910 5.575 6.317 7.033 7.717

A

LTA

TENSION(

kV)

BAJA TENSION (V)


37/91

% error dem

2,516

2,435

1,937

2,168

1,9302,120

1,813

1,675

1,514

1,307

0,986Tabla 4. Error porcentual de la relacin de transformacin.

Divisor Capacitivo Puro

Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LATutilizando un divisor capacitivo puro se tomaron los datos arrojados por el transformador en el lado dealta tensin como se muestra en la siguiente figura:

Fig 36. Circuito HV AC, Divisor Capacitivo Puro

DIVISOR CAPACITIVOPURO

CAT 100 pF

CBT 330 nFRelacion (m) 3301


38/91


Vrms de entrada(V)

Corriente(A)

Vrms HV(kV)

Vrms LV(V)

mVrms HV

(kV)Vrms LV

(V)m

11,67 - 5,298 1,55 3418,181 5,292 1,603 3301,310

22,51 - 10,220 2,99 3417,906 10,209 3,092 3301,746

32,67 0,6 14,832 4,34 3417,553 14,816 4,488 3301,248

44,42 0,8 20,167 5,92 3406,534 20,145 6,102 3301,37755,99 1,1 25,419 7,44 3416,594 25,393 7,692 3301,222

65,83 1,3 29,887 8,76 3411,737 29,856 9,044 3301,194

77,1 1,6 35,003 10,24 3418,301 34,967 10,592 3301,265

88,2 1,8 40,043 11,73 3413,708 40,001 12,118 3300,957

98,5 2,1 44,719 13,11 3411,060 44,673 13,533 3301,042

110,5 2,3 50,167 14,7 3412,721 50,115 15,181 3301,166

121 2,5 54,934 16,11 3409,932 54,877 16,624 3301,071Tabla 5. Valores de tensin del Divisor Capacitivo Puro

Grficas


0.000

10.000

20.000

30.000

40.000

50.000

60.000

1.55 2.99 4.34 5.92 7.44 8.76 10.24 11.73 13.11 14.7 16.11

A

LTA

TENSION(

kV)

BAJA TENSION (V)


39/91


A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin de

divisor capacitivo puro mediante la siguiente ecuacin:

% error de m

3,42815835

3,42040835

3,41042247

3,097981423,38331341

3,24577857

3,43155236

3,30164224

3,22657036

3,27366596



Se realizo el montaje de un circuito de generacin HV AC por medio del transformador del LATutilizando un divisor resistivo compensado se tomaron los datos arrojados por el transformador en ellado de alta tensin como se muestra en la siguiente figura:

0

10

20

30

40

50

60

ALTA

TENSION(

kV)

BAJA TENSION (V)


40/91

Fig 39. Circuito HV AC, Divisor Resistivo Compensado.

DIVISOR RESISTIVOCOMPENSADO

CAT98,79pF

CBT 0,27 F

RAT 280 M

RBT102,3k

Relacin (m) 2738,04


Vrms de entrada(V)

Corriente(A)

Vrms HV(kV)

Vrms LV(V)

mVrms HV

(kV)Vrms LV

(V)m

10,66 0,1 4,840 1,71 2830,199 4,832 1,771 2728,402

22,68 0,3 10,297 3,79 2716,813 10,282 3,768 2728,769

32,93 0,6 14,950 5,55 2693,733 14,929 5,471 2728,75245,15 0,9 20,498 7,59 2700,672 20,469 7,502 2728,472

55,15 1,1 25,038 9,29 2695,167 25,003 9,164 2728,394

65,67 1,3 29,814 11,04 2700,560 29,773 10,912 2728,464

77 1,6 34,958 12,92 2705,728 34,909 12,794 2728,545

88,3 1,9 40,088 14,83 2703,183 40,032 14,672 2728,462

98,7 2,1 44,810 16,62 2696,137 44,748 16,4 2728,537

110 2,4 49,940 18,52 2696,544 49,871 18,278 2728,471

120,6 2,6 54,752 20,3 2697,163 54,676 20,039 2728,479Tabla 7. Valores de tensin del Divisor Resistivo Compensado.


41/91

Grficas



A partir de los valores obtenidos en el LAT se calculara el error de la relacin de transformacin dedivisor resistivo compensado mediante la siguiente ecuacin:

0.000

10.000

20.000

30.000

40.000

50.000

60.000

1.71 3.79 5.55 7.59 9.29 11.04 12.92 14.83 16.62 18.52 20.3

ALTA

TENS

ION(

kV)

BAJA TENSION (V)

0

10

20

30

40

50

60

ALTA

TENSION(

kV)

BAJA TENSION (V)


42/91

% error de m

3,256267

0,77527484

1,61818917

1,36477419

1,565833731,36887034

1,18013052

1,27307352

1,53039458

1,51552656


3. Monte un circuito de generacin DC HV con puente rectificador usando un condensador de filtradode 25 nF. Verifique previamente cual ser la corriente y la tensin inversa del diodo.

Fig 42. Circuito rectificador DCHV con condensador de filtrado.

Para el anterior circuito la adquisicin de datos se realizo por medio de dos divisores, el divisorcapacitivo puro y el resistivo compensado cuyos valores son los del numeral 2.

La tensin mxima que soporta el diodo en el LAT es de 140 kV por consiguiente la tensin inversa dediodo es de 70 kV. Por lo tanto, la corriente del diodo es de 14,729 mA como se observa en la figura43.


43/91

Fig 43. Forma de onda de la corriente del diodo.

4. Seleccione un sistema de medida y energice el circuito del numeral anterior para obtener al menos

seis (6) valores de tensin DC superiores a 15 kV DC. Registre con ayuda del osciloscopio la forma deonda resultante para cada caso y estudie todos los parmetros de la seal (valor medio, valor eficazrizado, etc). Muestre adems grficamente, los resultados obtenidos en una tabla.

Para el sistema de la fig 42, la adquisicin de datos se realizo por medio del divisor resistivo puro yresistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de laseal (valor medio, valor eficaz, rizado, etc).

DIVISOR RESISTIVO PURO CAPACITIVO PURO

Fig 44. Circuito rectificador DCHV (Divisor Resistivo Puro).

En el LAT se realizo el respectivo montaje de la fig 44, para el cual se tomaron los datos de tensin encada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas de ondade la seal de salida y los valores mximos y mnimos como se muestra a continuacin:


44/91

Tabla 9. Valores medidos en el LAT.

Graficas

Fig 45. Tensin de salida BT del DRP con tensin de entrada de 33,28 Vrms.


DIVISOR CAPACITIVO PURO Y RESISTIVO PURO

VBT(Vrms)

Corriente(A)

BTDCP

(Vrms)AT DCP

(Vrms)VmaxBT (V)

Vmin BT(V)

VpromBT (V)

VrmsBT (V)

AT DRP(Vrms)

10,86 - 1,39 4588,39 0,8886,40E-

03 0,816 0,816 5712,816

22,28 - 2,86 9440,86 1,84 1,62 1,7 1,72 12041,7233,28 - 4,24 13996,24 2,64 2,4 2,56 2,56 17922,56

43,92 - 5,6 18485,6 3,44 3,01 3,4 3,4 23803,4

54,87 1,1 7,01 23140,01 4,32 4,08 4,22 4,22 29544,22

67 1,3 8,55 28223,55 5,2 5,04 5,15 5,15 36055,15

76,8 1,5 9,8 32349,8 6,08 5,76 5,93 5,92 41445,92

87,8 - 11,2 36971,2 6,64 6,56 6,76 6,76 47326,76


45/91


Fig 48. Tensin de salida BT del DRP con tensin de entrada de 67 Vrms.



46/91


A partir de los datos obtenidos en el LAT se procede a realizar el clculo de los parmetros de la seapor medio de las siguientes ecuaciones:

FACTOR DE FORMA VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

VBT

(Vrms)

Tensin deRizado BT DRP

(V)

Factor deFormaDRP

Valormedio DRP

(V)

Factor derizado DRP

10,86 0,8816 1 0,816 0

22,28 0,22 1,012 1,7 0,153843492

33,28 0,24 1 2,56 0

43,92 0,43 1 3,4 054,87 0,24 1 4,22 0

67 0,16 1 5,15 0

76,8 0,32 0,998 5,93 0,058050302

87,8 0,08 1 6,76 0Tabla 10. Parmetros de la seal de salida del Divisor Resistivo Puro.

DIVISOR RESISTIVO COMPENSADO CAPACITIVO PURO


47/91

Fig 51. Circuito rectificador DCHV (Divisor Resistivo Compensado).


DIVISOR CAPACITIVO PURO Y RESISTIVO COMPENSADO

VBT

(Vrms)

Corriente

(A)

BTDCP

(Vrms)

AT DCP

(Vrms)

Vmax

BT (V)

Vmin

BT (V)

Vprom

BT (V)

Vrms

BT (V)

AT DRC

(Vrms)12,2 0,1 1,51 4984,51 2,24 2 2,16 2,16 5914,1664

22,48 - 2,86 9440,86 4,16 3,92 4,07 4,07 11143,8228

33,3 0,6 4,24 13996,24 6,16 5,92 6,05 6,05 16565,142

43,77 0,8 5,59 18452,59 8,2 7,8 8,1 8,09 22150,7436

55,63 1,1 7,11 23470,11 10,4 9,8 10,3 10,3 28201,812

65,6 1,3 8,38 27662,38 12,4 11,8 12,1 12,1 33130,284

77,7 1,5 9,9 32679,9 14,6 14 14,4 14,4 39427,776

88,6 - 11,33 37400,33 16,8 16,2 16,5 16,5 45177,66Tabla 11. Valores medidos en el LAT.

Graficas

Fig 52. Tensin de salida BT del DRC con tensin de entrada de 33,3 Vrms.


48/91





49/91



A partir de los datos obtenidos en el LAT se procede a realizar el clculo de los parmetros de la sea

por medio de las siguientes ecuaciones:

FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

VBT

(Vrms)

Tension deRizado BT DRC

(V)

Factor deFormaDRC

Valor medioDRC (V)

Factor derizado DRC

12,2 0,24 1 2,16 0


50/91

22,48 0,24 1 4,07 0

33,3 0,24 1 6,05 0

43,77 0,4 0,99876543 8,1 0,049675061

55,63 0,6 1 10,3 0

65,6 0,6 1 12,1 0

77,7 0,6 1 14,4 0

88,6 0,6 1 16,5 0

Tabla 12. Parmetros de la seal de salida del Divisor Resistivo Compensado.

5. Monte un circuito de generacin HV-DC pero ahora cambie el condensador de filtrado o en su defectosin condensador. Verifique previamente cual ser la corriente y la tensin inversa del diodo y repita lasexperiencias del numeral 4.

Fig 58. Circuito rectificador DCHV con condensador de filtrado (2nF).


La tensin mxima que soporta el diodo en el LAT es de 140 kV por consiguiente la tensin inversa dediodo es de 70 kV. Por lo tanto, la corriente del diodo es de 13,63 mA como se observa en la figura 59.


Para el sistema de la fig 58, la adquisicin de datos se realizo por medio del divisor resistivo puro yresistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de laseal (valor medio, valor eficaz, rizado, etc).



51/91




Graficas



VBT(Vrms)

Corriente(A)

BTDCP

(Vrms)AT DCP

(Vrms)VmaxBT (V)

VminBT (V)

VpromBT (V)

VrmsBT (V)

AT DRP(Vrms)

10,91 - 1,37 4522,37 0,84 0,76 0,81 0,81 5670,8121,79 - 2,77 9143,77 1,68 1,6 1,65 1,65 11551,65

32,82 - 4,2 13864,2 2,52 2,42 2,48 2,48 17362,48

43,28 - 5,52 18221,52 3,36 3,2 3,28 3,28 22963,28

55,15 1,1 7,05 23272,05 4,28 4,08 4,2 4,2 29404,2

66,2 - 8,44 27860,44 5,12 4,92 5,04 5,04 35285,04

77,5 1,6 9,89 32646,89 6,08 5,76 5,96 5,96 41725,96

87,8 1,8 11,22 37037,22 6,88 6,56 6,76 6,76 47326,76


52/91





53/91





FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO FACTOR DE RIZADO


54/91

VBT(Vrms)


(V)

Factor deForma DRP

Valor medioDRP (V)

Factor derizado DRP

10,91 0,08 0,96428571 0,84 0,26486423

21,79 0,08 0,98214286 1,68 0,18813667

32,82 0,1 0,98412698 2,52 0,17746571

43,28 0,16 0,97619048 3,36 0,2169150955,15 0,2 0,98130841 4,28 0,19244168

66,2 0,2 0,984375 5,12 0,17608481

77,5 0,32 0,98026316 6,08 0,19769709

87,8 0,32 0,98255814 6,88 0,18595565Tabla 14. Parmetros de la seal de salida del Divisor Resistivo Puro.





VBT(Vrms)

Corriente(A)

BTDCP

(Vrms)AT DCP

(Vrms)

VmaxBT(V)

VminBT (V)

VpromBT (V)

VrmsBT (V)

AT DRC(Vrms)

11,75 - 1,5 4951,5 2,4 1,8 2,17 2,16 5914,1664

22,73 - 2,91 9605,91 4,2 3,8 4,1 4,1 11225,964

33,95 - 4,21 13897,21 6,16 5,76 5,96 5,96 16318,7184

44 - 5,62 18551,62 8,16 7,76 8,02 8,02 21959,0808

55,23 - 7,04 23239,04 10,2 9,84 10,1 10,1 27654,20465,8 - 8,4 27728,4 12,4 11,6 12,2 12,2 33404,088

77,9 - 9,81 32382,81 14,4 13,2 14,1 14,1 38606,364

88,2 1,8 11,25 37136,25 16,6 15,8 16,3 16,3 44630,052Tabla 15. Valores medidos en el LAT.


55/91

Graficas


Fig 69. Tensin de salida BT del DRC con tensin de entrada de 44 Vrms.



56/91





FACTOR DE FORMA

VALOR MEDIO


57/91

TENSION DE RIZADO

FACTOR DE RIZADO

VBT(Vrms)

Tensin deRizado BT DRC

(V)

Factor deFormaDRC

Valormedio DRC

(V)

Factor derizado DRC

11,75 0,6 0,9 2,4 0,43588989

22,73 0,4 0,97619048 4,2 0,21691509

33,95 0,4 0,96753247 6,16 0,25274676

44 0,4 0,98284314 8,16 0,1844434

55,23 0,36 0,99019608 10,2 0,13968438

65,8 0,8 0,98387097 12,4 0,17887962

77,9 1,2 0,97916667 14,4 0,2030582288,2 0,8 0,98192771 16,6 0,18925636


6. Monte un circuito de generacin HV-DC pero ahora SIN el condensador de filtrado. Verifiquepreviamente cual ser la corriente y la tensin inversa del diodo y repita las experiencias del numera4.

Fig 74. Circuito rectificador DCHV sin condensador de filtrado.


La tensin mxima que soporta el diodo en el LAT es de 140 kV por consiguiente la tensin inversa de

diodo es de 70 kV. Por lo tanto, la corriente del diodo es de 0,2 mA como se observa en la figura 75.


58/91


Para el sistema de la fig 74, la adquisicin de datos se realizo por medio del divisor resistivo puro yresistivo compensado, con el fin de analizar la forma de onda resultante y obtener los parmetros de la

seal (valor medio, valor eficaz, rizado, etc).





VBT

(Vrms)

Corriente

(A)

BT DCP

(Vrms)

AT DCP

(Vrms)

Vmax BT

(V)

Vmin BT

(V)

Vprom BT

(V)

Vrms BT

(V)

AT DRP

(Vrms)

11,82 0,1 1,53 5050,53 1 0,02 0,344 0,481 3367,481

22,85 0,3 2,96 9770,96 2,04 -0,04 0,707 0,977 6839,977

33 0,6 4,3 14194,3 2,92 -0,04 1,03 1,42 9941,42

44,2 0,8 5,77 19046,77 3,6 0 1,33 1,86 13021,86

55,42 1,1 7,22 23833,22 4,88 0 1,74 2,38 16662,38

67,2 1,3 8,74 28850,74 5,92 -0,08 2,11 2,88 20162,88

77,7 1,6 10,14 33472,14 6,88 -0,08 2,44 3,36 23523,36

88,4 1,8 11,51 37994,51 7,8 -0,2 2,71 3,76 26323,76Tabla 16. Valores medidos en el LAT.


59/91

Graficas



Fig 79. Tensin de salida BT del DRC con tensin de entrada de 33 Vrms.


60/91





61/91





FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

VBT (Vrms)

Tension de Rizado

BT DRP (V)

Factor de

Forma DRP

Valor medio

DRP (V)

Factor de

rizado DRP

11,82 0,98 0,481 1 0,87672059


62/91

22,85 2,08 0,47892157 2,04 0,87785769

33 2,96 0,48630137 2,92 0,87379115

44,2 3,6 0,51666667 3,6 0,85618664

55,42 4,88 0,48770492 4,88 0,87300854

67,2 6 0,48648649 5,92 0,8736881

77,7 6,96 0,48837209 6,88 0,87263549

88,4 8 0,48205128 7,8 0,876143

Tabla 17. Parmetros de la seal de salida del Divisor Resistivo Puro.





VBT

(Vrms)

Corriente

(A)

BT DCP

(Vrms)

AT DCP

(Vrms)

Vmax BT

(V)

Vmin BT

(V)

Vprom BT

(V)

Vrms BT

(V)

AT DRC

(Vrms)

10,89 0,1 1,4 4621,4 1,96 0,88 1,4 1,42 3888,0168

22,69 0,4 2,92 9638,92 5,28 2,16 3,2 3,25 8898,63

33,57 0,6 4,33 14293,33 6,56 3,6 4,96 5,03 13772,3412

44,69 0,8 5,75 18980,75 9 4,2 6,72 6,81 18646,0524

55,43 1,1 7,15 23602,15 12 6 8,51 8,62 23601,9048

66,3 1,3 8,52 28124,52 14 7,4 10,2 10,4 28475,616

77,5 1,6 9,95 32844,95 16,2 7,8 12 12,2 33404,088

88,4 1,8 11,36 37499,36 20 10,4 14,2 14,4 39427,776


Graficas


63/91





64/91





65/91





FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

VBT (Vrms)

Tensin de Rizado

BT DRC (V)

Factor de

Forma DRC

Valor medio

DRC (V)

Factor de

rizado DRC

10,89 1,08 0,7244898 1,96 0,68928553


66/91

22,69 3,12 0,6155303 5,28 0,78811322

33,57 2,96 0,76676829 6,56 0,64192397

44,69 4,8 0,75666667 9 0,65380085

55,43 6 0,71833333 12 0,69569909

66,3 6,6 0,74285714 14 0,66944997

77,5 8,4 0,75308642 16,2 0,65792161

88,4 9,6 0,72 20 0,69397406


7. Identifique cual de los circuitos probados en los numerales 3 a 6 entrega la mejor seal DC. Para dichocircuito genere DC-HV desde 10 kV hasta un valor mximo escogido por el grupo (a partir de lascondiciones mximas soportables de los elementos del circuito) en pasos de 5 o 10 kV. Registre ytabule al menos cinco (5) mediciones y muestre grficamente el comportamiento de la relacin detransformacin de al menos dos sistemas de medicin diferente.

De los circuitos diseados en los numerales 3 a 6, el montaje que entrega la mejor seal DC, es el quese elaboro en el tercer punto del taller, debido a que presenta bajos niveles de rizado, esto es graciasal condensador de filtrado que para este caso es de 25 nF.





Graficas


VBT(Vrms) Corriente(A)

BT

DCP(Vrms) AT DCP(Vrms) VmaxBT (V) Vmin BT(V) VpromBT (V) VrmsBT (V) AT DRP(Vrms)

43,92 - 5,6 18485,6 3,44 3,01 3,4 3,4 23803,4

54,87 1,1 7,01 23140,01 4,32 4,08 4,22 4,22 29544,22

67 1,3 8,55 28223,55 5,2 5,04 5,15 5,15 36055,15

76,8 1,5 9,8 32349,8 6,08 5,76 5,93 5,92 41445,92

87,8 - 11,2 36971,2 6,64 6,56 6,76 6,76 47326,76


67/91





68/91




FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO


69/91

VBT(Vrms)


(V)

Factor deFormaDRP

Valormedio DRP

(V)

Factor derizado DRP

43,92 0,43 1 3,4 0

54,87 0,24 1 4,22 0

67 0,16 1 5,15 0

76,8 0,32 0,998 5,93 0,05805030287,8 0,08 1 6,76 0

Tabla 21. Parmetros de la seal de salida del Divisor Resistivo Puro.



En el LAT se realizo el respectivo montaje de la fig 100, para el cual se tomaron los datos de tensinen cada divisor en la rama de baja tensin y por medio del osciloscopio se obtuvieron las formas deonda de la seal de salida y los valores mximos y mnimos como se muestra a continuacin:


VBT(Vrms)

Corriente(A)

BTDCP

(Vrms)AT DCP

(Vrms)VmaxBT (V)

VminBT (V)

VpromBT (V)

VrmsBT (V)

AT DRC(Vrms)

43,77 0,8 5,59 18452,59 8,2 7,8 8,1 8,09 22150,7436

55,63 1,1 7,11 23470,11 10,4 9,8 10,3 10,3 28201,812

65,6 1,3 8,38 27662,38 12,4 11,8 12,1 12,1 33130,284

77,7 1,5 9,9 32679,9 14,6 14 14,4 14,4 39427,776

88,6 - 11,33 37400,33 16,8 16,2 16,5 16,5 45177,66Tabla 22. Valores medidos en el LAT.


70/91

Graficas





71/91





FACTOR DE FORMA

VALOR MEDIO

TENSION DE RIZADO

FACTOR DE RIZADO

VBT

(Vrms)

Tension deRizado BT DRC

(V)

Factor deFormaDRC

Valor medioDRC (V)

Factor derizado DRC

43,77 0,4 0,99876543 8,1 0,049675061


72/91

55,63 0,6 1 10,3 0

65,6 0,6 1 12,1 0

77,7 0,6 1 14,4 0

88,6 0,6 1 16,5 0Tabla 23. Parmetros de la seal de salida del Divisor Resistivo Compensado.

8. Tome los resultados obtenidos en las mediciones del numeral 7 y comprelos con un anlisis terico yuna simulacin del circuito rectificador teniendo como referencia el valor pico de la seal antes de sefiltrada y el valor mximo de la seal DC medida. Concluya al respecto.

Por medio de una herramienta computacional como lo es ATP, se realizaron las simulaciones de loscircuitos respectivos del numeral 7, para realizar el respectivo anlisis con los datos obtenidos en elLAT.



VBT

(Vrms)

BT DCP

(V) AT DCP (Vrms)

Vmax BT

(V)

Vmin BT

(V) AT DRP (Vrms)43,92 8,546 28210,346 3,573 3,567 25014,573

54,87 10,568 34884,968 4,47 4,466 31294,47

67 12,834 42365,034 5,45 5,44 38155,45

76,8 14,727 48613,827 6,188 6,176 43322,188

87,8 16,735 55242,235 7,167 7,154 50176,167Tabla 24. Valores obtenidos en la simulacin.


(f ile punto3.pl4; x-v ar t) v:RBT

0,0 0,2 0,4 0,6 0,8 1,0[s]-0,5

0,0

0,5

1,0

1,5

2,0

2,5

3,0

3,5

[V]


73/91




0,0 0,2 0,4 0,6 0,8 1,0[s]-0,5

0,5

1,5

2,5

3,5

4,5

[V]


0,0 0,2 0,4 0,6 0,8 1,0[s]-1

0

1

2

3

4

5

[V]


74/91



A partir de los valores obtenidos en el LAT y las respectivas simulaciones se calculara el error de latensin en el divisor resistivo puro en el lado de alta tensin, por medio de la siguiente ecuacin:


0,0 0,2 0,4 0,6 0,8 1,0[s]-1

0

1

2

3

4

5

6

[V]


0,0 0,2 0,4 0,6 0,8 1,0[s]-1

0

1

2

3

4

5

6

7

[V]


75/91

% error

4,84186958

5,59284116

5,50458716

4,33096315

5,67880564Tabla 25. Error de la tensin de salida en el DRP.



VBT (Vrms) BT DCP (V) AT DCP (V) Vmax BT (V) Vmin BT (V) AT DRC (V)

43,77 9,533 31468,433 8,863 8,846 24267,2485

55,63 12,116 39994,916 11,482 11,459 31438,1753

65,6 14,287 47161,387 13,536 13,51 37062,1094

77,7 16,922 55859,522 15,792 15,761 43239,1277

88,6 19,297 63699,397 18,039 18,007 49391,5036Tabla 26. Valores obtenidos en la simulacin.


(f ile punto4b.pl4; x-v ar t) v:CBT

0,0 0,1 0,2 0,3 0,4 0,5[s]-1

0

1

2

3

4

5

6

7

[V]


76/91




0,0 0,2 0,4 0,6 0,8 1,0[s]-1

1

3

5

7

9

11

[V]


0,0 0,2 0,4 0,6 0,8 1,0[s]-1

1

3

5

7

9

11

13

[V]


77/91



A partir de los valores obtenidos en el LAT y las respectivas simulaciones se calculara el error de latensin en el divisor resistivo compensado en el lado de alta tensin, por medio de la siguienteecuacin:

% error

8,72165181

10,2943738

10,608747

8,81458967


0,0 0,2 0,4 0,6 0,8 1,0[s]-2

1

4

7

10

13

16

[V]


0,0 0,2 0,4 0,6 0,8 1,0[s]-2

2

6

10

14

18

[V]


78/91

8,53151505Tabla 27. Error de la tensin de salida en el DRC.

Con los datos obtenidos en el LAT, podemos observar que el divisor resistivo puro presenta un errorpequeo con respecto al divisor resistivo compensado, por consiguiente el divisor resistivo puropresenta buenas capacidades para poder realizar mediciones en DC.

9. Si es posible, monte el circuito doblador para la generacin de DC-HV y tome al menos cinco (5)

mediciones desde 10kV hasta un valor mximo escogido por el grupo (a partir de las condicionesmximas soportables de los elementos del circuito) en pasos de 5 KV o 10 kV usando el divisorresistivo puro. Muestre grficamente el comportamiento de la relacin de transformacin.

Fig 116 Esquema del circuito doblador

R1=3.6M

C1=2nF

C2=25nF

Divisor Rama At Rama Bt m

Resistivo Puro 280M 40K 7001Capacitivo Puro 100pF 330nF 3301

Tabla 28 .Divisores usados en la prctica

Fuente de 0 a 55V en pasos de 11V

Vsecmax=25KVrms, 35,4KVpico

Estas son las mediciones realizadas en el laboratorio por medio de los diferentes equipos, que nos permitirn

el desarrollo de la prctica y los clculos relacionados.

Vfuente[Vac]

I total[Aac]

VCBT[Vac]

VRBT [Vdc]

Vmax Vmin Vprom Vrms

11,73 0,1 1,4 1,64 1,52 1,61 1,61

22,72 0,4 2,72 3,2 2,96 3,16 3,16

32,97 0,6 3,95 4,64 4,4 4,53 4,53

44,85 0,9 5,39 6,32 6,08 6,18 6,18

55 1,2 6,63 7,88 7,28 7,49 7,48Tabla 29 .Mediciones de la practica


79/91

Con los datos de la tabla anterior podemos calcular los valores RMS y pico en la rama de alta tensin enel transformador y comprarlos con la salida dc del doblador usando la relacin del divisor resistivo

Vac lado altausando relacin

DivCap

Vac pico lado altausando relacin

DivCap

Voltaje dc salida deldoblador con el

DivRes

Relacin detransformacin

Error %

4621,4 6535,646557 11271,611,724635796 13,768210228978,72 12697,8276 22123,16 1,742279129 12,88604357

13038,95 18439,85993 31714,53 1,719889962 14,0055018817792,39 25162,23925 43266,18 1,71948846 14,0255770221885,63 30950,95477 52367,48 1,69195039 15,40248048

Relacin Promedio 1,719648747 14,01756263Tabla 30.Clculos para determinar la relacin de transformacin

Como se puede observar la relacin de transformacin, en el circuito doblador no es de 2 como se esperabaen promedio esta relacin es de 1.71, con un porcentaje de error considerable. Como un punto a destacapese a que la relacin no es 2, se ve como claramente la relacin de 1.7 se mantiene para la mayora de

mediciones efectuadas.

Fig 117.Representacin grafica de la relacin de transformacin

Al ver la figura vemos como la relacin de transformacin es lineal con 1.7, como se menciono

anteriormente.10. En el esquema de la Figura 1, se muestra el mtodo de medida segn Chubb-Fortescue, en donde C

es una capacidad conocida y A un miliamperio de bobina mvil. Demostrar analticamente que el valomximo del voltaje presente es proporcional a la corriente medida por el ampermetro. Discuta con egrupo de trabajo cuales serian los alcances y las limitaciones de realizar este montaje en el laboratorio.


80/91

Fig 118. Mtodo de medida Chubb-Fortescue

Este mtodo permite obtener valores pico de gran exactitud en la forma de onda AC para corriente ytensin, la limitante de este montaje es el nmero de elementos usados para realizar esta prueba en eLAT de la universidad. Este mtodo permite conocer la magnitud de carga por ciclo sobre el valorprincipal de la corriente, como se muestra en las siguientes ecuaciones:

Fig 119. Tensin y corriente para el circuito Chubb-Fortescue [7].

11. Tome los resultados obtenidos en las mediciones del numeral 9 y comprelos con un anlisis terico yuna simulacin del circuito teniendo como referencia el valor pico de la seal antes de ser filtrada y elvalor mximo de la seal DC medida. Concluya al respecto. (Slo si el numeral 8 se realiz)


81/91

Fig 120. Circuito simulado en ATP

Divisor Rama At Rama Bt m

Resistivo Puro 280M 40K 7001Capacitivo Puro 100pF 330nF 3301

Tabla 31.Divisores usados en la simulacin.

Mediciones obtenidas de las simulaciones en ATP

Vfuente [Vac]VCBT

[Vac]picoVCBT

[Vac]Rms

VRBT [Vdc]

Vmax Vmin Vprom Vrms

11,73 1,9 1,343502884 1,74 1,72 1,73 1,73

22,72 3,68 2,602152955 3,3719 3,3604 3,3656 3,3656

32,97 5,35 3,783021279 4,8926 4,87 4,888 4,888

44,85 7,27 5,140666299 6,65 6,64 6,6451 6,6451

55 8,92 6,307392488 8,16 8,14 8,1561 8,1561Tabla 32.Mediciones de la simulacin

De igual forma se calcularon los valores necesarios a partir de esta tabla y dando como resultado

Vac lado altausando relacin

DivCap

Vac pico lado altausando relacin

DivCap

Voltaje dc salida deldoblador con el

DivRes


Error %

4434,903021 6271,9 12111,73 1,93111019 3,4444918589,706904 12147,68 23562,5656 1,939676185 3,01619112487,75324 17660,35 34220,888 1,937724224 3,11378916969,33945 23998,27 46522,3451 1,938570784 3,07146120820,7026 29444,92 57100,8561 1,939243038 3,037848

Relacin promedio 1,937264884 3,136756Tabla 33.Clculos para determinar la relacin de transformacin en la simulacin

Como vemos tras realizar los clculos encontramos que la relacin del circuito doblador, es de 1.93 con unerror muy aceptable de 3.13%, esto se debe a que en el circuito se simularon todos los parmetros de loselementos usados en el laboratorio por lo tanto no es una simulacin ideal sino real.


82/91

Fig 121.Representacin grafica de la relacin de simulada

Al ver la figura vemos como la relacin de transformacin es lineal con 1.93, como se mencionoanteriormente.

Como ya tenemos los clculos de la simulacin y de la prctica nos es posible, afirmar que incluso en unasimulacin no es posible obtener exactamente una relacin de transformacin de 2, a continuacin sepresenta una tabla que relaciona los datos simulados y los datos reales.


Real


Simulada

Diferencia(%)

1,724635796 1,93111019 10,69200481,742279129 1,939676185 10,17680467

1,719889962 1,937724224 11,24175767

1,71948846 1,938570784 11,30122906

1,69195039 1,939243038 12,75201934Tabla 34.Cuadro comparativo entre lo real y lo simulado

Si tenemos en cuenta que en mejor de los casos el comportamiento del doblador seria como en la simulaciny lo compramos con los datos reales, vemos que hay un error aceptable de casi 10%, esto incluye los erroresque se pueden dar al tomar los datos de los equipos o una inadecuada calibracin de los mismos. Acontinuacin se pueden observar la comparacin para el rizado real y simulado en cinco mediciones

diferentes


83/91

1

Fig 122 .Comparacin entre lo real y simulado para una salida del modulo en 11.73 Vrms2

Fig 123.Comparacin entre lo real y simulado para una salida del modulo en 22.72 Vrms

3

Fig 124 .Comparacin entre lo real y simulado para una salida del modulo en 32.97 Vrms


84/91

4

Fig 125 .Comparacin entre lo real y simulado para una salida del modulo en 44.85 Vrms5

Fig 126 .Comparacin entre lo real y simulado para una salida del modulo en 55 Vrms

12. Explique el funcionamiento de un circuito cascada de Greinacher de cinco etapas para la generacin ymultiplicacin de HV-DC. Muestre con ayuda de curvas o diagramas el comportamiento de lastensiones y corrientes de c/u de los elementos. Muestre el paso de los potenciales en cada una de lasetapas con referencia al valor pico o cresta de la tensin que entrega el trafo. Discuta con el grupo detrabajo cules seran los alcances y las limitaciones de realizar este montaje en el laboratorio.


85/91

Fig 127.Esquema de un circuito cascada de Greinacher de mltiples etapas

En principio este circuito lo compone un doblador Greinacher que como ya lo conocemos la salida de estecircuito es 2 veces la seal de entrada, esto se puede apreciar en la figura 128, a partir de ese punto cadaetapa toma y multiplica el voltaje 2 veces con respecto a la anterior, esto quiere decir que si es unmultiplicador de 5 etapas la salida del circuito seria 2*(5)V.

Fig 128. Comportamiento grafico de un circuito cascada de Greinacher de mltiples etapas


86/91

Durante el siguiente medio ciclo, cuando la fuente invierte su polaridad, la cada de potencial en n conrespecto a n se invierten y, C n-1 se carga a travs de Dn-1. En el siguiente medio ciclo se hace positivo epotencial de n y n y se caga Cn-1 a travs de Dn-1. Por ltimo, todos los condensadores C1, C2, C3, Cn-1,Cn, C1, C2, C3, Cn-1 y Cn se pagan. El voltaje a travs de la columna de condensadores que consta deC1, C2, C3, Cn-1 y Cn sigue oscilando como los de tensin de alimentacin alterna. Esta columna, por lotanto, se conoce como la columna oscilante. Sin embargo, la tensin a travs de las capacitancias C1, C2, C3

Cn-1 y Cn se mantiene constante y se conoce como columna de alisamiento. Los voltajes en n, n-1, 4, 3, 2, 1son 2 Vmax, 4Vma, 6 Vmax, 8 Vmax, 10Vmax y 12Vmax. Por lo tanto, el voltaje a travs de los demscondensadores es 2 Vmax salvo Cn donde slo es Vmax. La tensin de salida total es de 2n Vmax donde nes el nmero de etapas.

Limitaciones

Dentro de las limitaciones principales se encuentra la cantidad de equipos ya que son 5 etapas cada etapacontiene 2 condensadores y 2 diodos, estos serian bastantes elementos en el circuito y el LAT no tiene grancantidad de estos elementos. Otro aspecto serian los niveles de tensin y la soportabilidad de los equipos enel LAT como son 10 veces el voltaje pico seria peligroso para los equipos disponibles en el LAT. Al montar 5

etapas se necesitara mucho espacio y como bien se sabe el LAT no es muy grande que digamos, aunque sconstruimos hacia arriba los elementos violaran la atura de la malla de proteccin y esto seria un riesgopotencial para nosotros.


87/91

13.Asumiendo que el LAT tuviese suficientes elementos, disee un circuito cascada deGreinacher de cinco etapas conectando una carga de 100 y una de 500 k. Analice losresultados de la simulacin con los que se esperaran al aplicar la teora. Tenga en cuentaformas de onda, factor de forma, factor de rizado, cada de tensin, etc .

Fig 129.Esquema de un circuito cascada de Greinacher de cinco etapas

Usamos una resistencia limitadora de 3.6M los valores de C1, C2, C3, C4 y C5 corresponde a 25000pF yC1,C2,C3,C4,C5 son 2nF, sin carga el doblador de comporta de la siguiente forma:

Cuando usamos circuitos de varias etapas cada etapa le resta eficiencia al circuito en su totalidad, comovemos sin carga el circuito tiene una relacin de 9.83 cuando debera ser 10.


88/91


89/91

Ahora conectamos una carga resistiva de 100

Fig 131. Comportamiento grafico de un circuito cascada de Greinacher de cinco etapas con carga

Ahora conectamos una carga resistiva de 500K

Fig 132. Comportamiento grafico de un circuito cascada de Greinacher de cinco etapas con carga

Como vemos en ambas graficas la cada de tensin es tan grande que se pierde totalmente la relacin detransformacin y el rizado. Como una conclusin podemos ver que estos circuitos multiplicadores tienen lacapacidad de generar altas tenciones DC, pero no tiene la capacidad de alimentar cargas que exijan muchacorriente.


90/91

CONCLUSIONES

Cuando usamos circuitos compuestos de mltiples etapas para la generacin de altas tensiones AC o DCsegn sea el caso, debemos tener en cuenta que estos montajes no tiene la capacidad de entregar grandescantidades de corriente a una carga que se encuentre conectada entre sus terminales de salida.

Al realizar las diferentes mediciones en el laboratorio es necesario tener en cuenta el error presente en cadauno de los dispositivos de medida, esto con el fin de minimizar los errores en los clculos de las diferentesconfiguraciones realizadas en el laboratorio.

Si vemos los circuitos de mltiples etapas, debemos pensar que entre mas etapas este tenga menor ser laeficiencia total del sistema ya que en cada etapa incurrimos en algunas perdidas, pese a que sean pequeasesto afecta al eficiencia total del montaje.

Al disear un rectificador de media onda debemos tener como parmetro el condensador de rizado ya queeste nos permite garantizar una seal continua, disminuyendo los valores de tensin de rizado de nuestromontaje. Una forma de disminuir los efectos de rizado es por medio del uso de condensadores grandes, comoen este caso el condensador de 25nF.


91/91

BIBLIOGRAFIA

[1]Apuntes asignatura de aislamiento.

[2] TERCO (2011), HV9000 High Voltage Modular Training Set, Stockholm, Sweden, TERCO AB.

[3] Asplund G., Transmisin de Ultra Alta Tensin, escenarios alternativos para la transmisin masiva deenerga elctrica de 800 KV HVDC y 1000 KV HVDC a largas distancias, Ludvika, Suecia. ABB PowerTechnologies, Power Systems DC.

[4] Grainger J. y Stevenson W. (1985), Anlisis de Sistemas de Potencia, Carolina del Norte, McGraw Hill.

[5] Gonzlez J, N. et al. (2005), Anlisis Elctrico de Lneas de Transmisin, Medelln, Universidad PontificiaBolivariana.

[6] Wadhwa C.L. (2007), High Voltage Engineering, New Age International (P) Ltd., Publishers, 2nd Edition.

[7] Kuffel W., Zaengl W.S. y Kuffel J. (2000), High Voltage Engineering Fundamentals, Newnes, 2nd Edition

Informe Laboratorio de Aislamiento 2

Documents

Transcript of Informe Laboratorio de Aislamiento 2