INTRODUCCIÓN

1. Introducción

Los sistemas digitales secuenciales, a diferencia de los combinacionales cuentan con una retroalimentación por parte de sus salidas en sus entradas. Esto permite obtener elementos de memoria.

Los latches y flip flops son dispositivos que almacenan información, pero hay una diferencia entre ambos. La salida del latch cambia en el momento en que su entrada cambia. Por otro lado, los flip flops son habilitados por flanco y en el momento en que detectan uno su salida llega a variar. Las primeros se conocen como memorias asíncronas y los últimos como memorias síncronas.

OBJETIVOS

En ésta práctica pondremos a prueba los conocimientos adquiridos respecto a los flip flops D, J-K, y T. Cotejaremos las hojas de datos de los fabricantes para ver la configuración de nuestros CI. Se usará el oscilador LM555 con configuración astable para generar una señal de reloj que llegue a los circuitos. Además, se harán los esquemáticos correspondientes de los circuitos utilizados para cada uno de los flip flops.

PLANEAMIENTO DEL PROBLEMA

De acuerdo a lo visto en clase se pide armar el flip flop D, el flip flop JK y el flip flop T, junto con un oscilador LM 555 en configuración astable y que emita pulsaciones aproximadamente a un segundo, este último para poder simular el CLOK o mejor conocido como señal de reloj. En el caso del flip flop T, tenemos la problemática de que el CI no es muy comercial por lo que deberá ser armado dependiendo del JK o el D. Para poder armar cada uno es necesario conocer sus especificaciones por lo que se pide la consulta de la información en la datasheet, ya obtenida la información, es necesario seleccionar con cual se armara el T.

Ya armados los flip flops se procederá a verificar que cada uno funcione como lo expresa su tabla de verdad, en quipo comprender como es el comportamiento de cada uno y en el caso del T saber cómo este fue armado con el JK.

MARCO TEORICO Y ESTADO DEL ARTE

Circuito Integrado LM555

El temporizador IC 555 es un circuito integrado (chip) que se utiliza en una variedad de temporizador y se aplica en la generación de pulsos y de oscilaciones. El 555 puede ser utilizado para proporcionar retardos de tiempo, como un oscilador, y como un circuito integrado flip-flop.

Especificaciones generales del 555

Vcc  5-Voltios

10-Voltios

15-Voltios

Notas

Frecuencia máxima (Astable)

500-kHz a 2-MHz Varia con el Mfg y el diseño

Nivel de tensión Vc (medio) 3.3-V 6.6-V 10.0-V Nominal

Error de frecuencia (Astable)

~ 5% ~ 5% ~ 5% Temperatura 25° C

Error de temporización (Monoestable)

~ 1% ~ 1% ~ 1% Temperatura 25° C

Máximo valor de Ra + Rb 3.4-Meg

6.2-Meg 10-Meg  

Valor mínimo de Ra 5-K 5-K 5-K  

Valor mínimo de Rb 3-K 3-K 3-K  

Reset VH/VL (pin-4) 0.4/<0.3

0.4/<0.3 0.4/<0.3  

Corriente de salida (pin-3) ~200ma

~200ma ~200ma  

Aplicación:

Pin 1- Tierra o masa: ( Ground ) Conexión a tierra del circuito.

Pin 2- Disparo: ( Trigger ) En este pin es donde se establece el inicio del tiempo de retardo, si el 555 es configurado como monostable.

Pin 3- Salida: ( Output ) Aquí estará el resultado de la operación del temporizador, ya sea que este funcionando como monostable, astable u otro.

Pin 4- Reset: Si este pin se le aplica un voltage por debajo de 0.7 voltios, entonces la patilla de salida 3 se pone a nivel bajo. Si esta patilla no se utiliza hay que conectarla a Vcc para evitar que el 555 se resetee.

Pin 5- Control de voltaje: ( Control ) El voltaje aplicado a la patilla # 5 puede variar entre un 40 y un 90% de Vcc en la configuración monostable. Cuando se utiliza la configuración astable, el voltaje puede variar desde 1.7 voltios hasta Vcc.

Pin 6- Umbral: ( Threshold) Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida (Pin  3) a nivel bajo bajo.

Pin 7- Descarga: ( Discharge ) Utilizado para descargar el condensador externo utilizado por el temporizador para su funcionamiento.

Pin 8- Vcc:  Este es el pin donde se conecta el voltaje positivo de la alimentación que puede ir desde 4.5 voltios hasta 16 voltios (máximo).

En la configuración astable aparece un tren continuo de pulsos de onda rectangular o cuadrada en la salida y los tiempos de estas ondas dependen de las resistencias R1, R2 y C1.

Circuito Integrado HD74LS73

Este circuito posee dos entradas de datos (J-K), y una entrada de reloj, independiente para cada biestable. Las salidas son complementarias.

Los datos de las entradas son procesados después de un impulso completo de reloj. Mientras este permanece en nivel bajo el Slave está incomunicado del Master.

En la transición positiva de reloj los datos de J y K se transfieren al master. En la transición negativa del reloj la información del Master pasa al Slave. Los estados lógicos de las entradas J y K debe mantenerse constantes mientras la señal de reloj permanece en nivel alto. Los datos se transfieren a la salida en el flanco de bajada de la señal de Reloj.

Aplicando un nivel bajo a la entrada clear (CLR) la salida Q se pondrá a nivel bajo, independientemente del valor de las otras entradas.

Vista Superior

El integrado esta dividió en dos flip- flops con entradas J,Y y una entrada CLEAR que sirve para poner en "0" en la salida Q.

Tabla de Verdad:

Especificaciones técnicas:

Circuito Integrado HD74LS74

Vista Superior, este integrado posee dos flip-flops tipo D, con entrada D, entrada Clear (borrar), y un entrada Preset que sirve para poner directamente en el biestable un "1" en la salida Q.

Tabla de verdad:

FLIP-FLOP D

El símbolo lógico para un flip-flop D es el siguiente:

Tiene solamente una entrada de datos (D), y una entrada de reloj (CLK). Las salidas Q Y 1. También se denomina " flip-flop de retardo ". Cualquiera que sea el dato en la entrada (D), éste aparece en la salida normal retardado un pulso de reloj. El dato se transfiere durante la transición del nivel BAJO al ALTO del pulso del reloj.   Su tabla de verdad es la siguiente:

D Q Qsiguiente

0 X 0

1 X 1

X=no importa

FLIP-FLOP JK

El símbolo lógico para un flip-flop JK es el siguiente: 

Este flip-flop se denomina como "universal" ya que los demás tipos se pueden construir a partir de él. En el símbolo anterior hay tres entradas síncronas (J, K y

CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas.

La tabla de la verdad del flip-flop JK es la siguiente: 

 

Modo de retención (hold). Este modo corresponde al estado de memoria. Los pulsos de reloj en la entrada CK no tienen efecto alguno sobre las salidas.

Modo reinicializa (reset). La salida Q se lleva a 0 cuando J = 0, K=1 y el pulso de reloj cambia de ALTO a BAJO.

Modo inicializa (set). La salida Q se lleva a 1 cuando J = 1, K = 0 y el pulso de reloj cambia de ALTO a BAJO.

Modo de cambio de estado o de conmutación (toggle). En este modo, el estado de la salida Q se cambia de manera alterna (de 1 a 0, de 0 a 1 y así sucesivamente) cada vez que llega un pulso de reloj. Se dice entonces que el FF J-K está en modo de transición cuando la entrada J y K permanecen en 1. Este modo de operación es muy útil.

Ecuación:

El Flip-Flop T

El flip-flop T o "toggle" (conmutación) cambia la salida con cada borde de pulso de clock, dando una salida que tiene la mitad de la frecuencia de la señal de entrada en T.

Es de utilidad en la construcción de contadores binarios, divisores de frecuencia, y dispositivos de sumas binarias en general. Algunas versiones del flip-flop T operan bajo el control de los pulsos del reloj, en este caso, el flip-flop alterna si T=1 cuando el reloj hace una transición de alto a bajo y conserva su estado actual si T=0 cuando el flip-flop está controlado por el reloj.

El circuito equivalente del flip-flop T con reloj, es sólo un flip-flop JK con entradas J=K=T, y su entrada C es controlada por la señal del reloj. La ecuación característica del flip-flop T con reloj se puede deducir de la ecuación del flip-flop JK, sustituyendo T por J y K de la manera siguiente:

Su tabla de verdad se muestra a continuación:

T Q Qsiguiente

0 0 0

0 1 1

1 0 1

1 1 0

DISPARO DE LOS FLIP-FLOPS

La mayor parte de los complicados equipos digitales operan como un sistema secuencial síncrono, lo que sugiere que un reloj maestro envíe las señales a todas las partes del sistema para la operación del mismo. Un tren de pulsos de reloj, típico, se muestra en la siguiente figura.

La distancia horizontal en la onda es el tiempo y las distancia vertical es la tensión.

DESARROLLO DEL SISTEMA

CIRCUITOS ESQUEMATICOS

Flip-Flop D

Flip-Flop JK

Flip-Flop T

Señal de reloj de 1 Hz

Tabla de verdad

Inputs Outputs

Clear Clock J K Q NQ

0 X X x 0 1

1 ↓ 0 0 Q NQ

1 ↓ 1 0 1 0

1 ↓ 0 1 0 1

1 ↓ 1 1 NQ Q

1 1 X X Q NQ

Tabla de verdad

Inputs Outputs

PRE CLR CLK D Q NQ

0 1 X X 1 0

1 0 X X 0 1

0 0 X X 1 1

1 1 ↑ 1 1 0

1 1 ↑ 0 0 1

1 1 0 X Q NQ

ANÁLISIS DE RESUNTADOS

Como ya habiamos visto anteriormente el funcionemiento de los flip flop D, JK y T, nos podemos imaginar los resultados obtenidos correctamente, y esta no es una ecepción, nuestros circuitos funcionaron correctamente, tanto los flip flop como nuestro 555.

CONCLUSIONES

ANA KAREN HERNÁNDEZ SÁNCHEZ

Esta práctica es muy importante para el curso ya que estas son las bases del mismo, con esta misma pudimos reforzar nuestros conocimientos teóricos, además de que aprendimos más sobre los Flip-Flop como los pin clear y preset.

EDUARDO REYES COETO

Con esta práctica comprendimos el funcionamiento de los flip-flops Jk, T y D, los cuales son capaces de almacenar un bit de información, todos tuvieron un comportamiento igual al esperado en cada flanco de subida realizaban los cambios esperados, nos dimos cuenta de que es necesario conectar adecuadamente todos los pines, incluyendo el pin de CLEAR Y PRESET estos tienen funciones específicas pero si no se polarizan ocasionaran que el circuito no funcione adecuadamente.

ARTURO TELLEZ MATEOS

En el curso de secuenciales es importante saber o comprender todo desde un inicio por lo que la importancia de armar cada uno de los fliop flops es importante para saber con qué se trabajara en el curso, en este caso el conocer cómo se armara depende de investigar sus especificaciones de cada uno y en el caso del T saber con cual sería mejor armarlo.

Al momento de armar cada flip flop notamos que teníamos un problema con las entradas del pre y el cl y procedimos a investigar bien en la datasheet, ya estando en la práctica checamos el comportamiento de cada uno mediante su tabla de verdad y en equipo comprendimos como se comportaban.

OMAR MOLINA MARTÍNEZ

En la industria y en diferentes dispositivos podemos encontrar elementos de memoria. Conocer las bases de éstos nos permitirá en un futuro implementarlo en el diseño de nuestros propios sistemas. Durante la práctica pusimos a prueba tres diferentes tipos de flip flops: D, J-K, y T. Observamos que su comportamiento coincidió con las tablas de verdad que vimos en clase. También, aprendimos que es importante leer las hojas de especificaciones porque por un momento tuvimos problemas al conectar las entradas PRE y CL en los flip flops. Una vez ya revisada la hoja de datos, aprendimos que para que nuestras memorias funcionen de la forma que nosotros esperamos teníamos que conectar las entradas mencionadas a Vcc. Añadido a esto, otro aprendizaje peculiar fue el de conocer el nombre del tipo de conexión pull down que se da entre los interruptores y las resistencias que van conectadas a tierra. Me considero todavía inexperto en el área de la electrónica, pero llevando a cabo más prácticas, asistiendo a clases sistemas digitales secuenciales y estudiando sé que puedo mejorar en esto.

MIRIAM ANGELICA MARTINEZ MORENO

Comprender los flop flops tiene gran utilidad, ya que es la base del almacenamiento de memoria. Tiene amplias aplicaciones en el campo de la electrónica y la informática, ya que almacenan bits que pueden representar el estado de un

secuenciador, el valor de un contador, un carácter ASCII en la memoria de un ordenador, o cualquier otra clase de información.

REFERENCIAS

Texas instruments www.ti.com

http://www.paleotechnologist.net/

Electrónica digital fácil-Francisco Ruiz Vasallo

DISEÑO DIGITAL PRINCIPIOS Y PRÁCTICAS, Tercera Edición, John F. Wakerly, PEARSON Prentice Hall.

El Flip-Flop D, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/dflipflop.html

El Flip-Flop T, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/tflipflop.html

Flip-Flop J-K, M Olmo R Nave, Electricidad y Magnetismo, HyperPhysics. Recuperado el 2-6-2014 de:http://hyperphysics.phy-astr.gsu.edu/hbasees/electronic/jkflipflop.html

HD74LS73A, Datasheet[online] Recuperado el 2-6-2014 en:http://www.datasheetcatalog.net/es/datasheets_pdf/H/D/7/4/HD74LS73A.shtml

HD74LS74A, Datasheet[online] Recuperado el 2-6-2014 en:http://documentation.renesas.com/doc/products/logic/r04ds0012ej0300_hd74ls74a.pdf

APENDICES

Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.

Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de los latches (biestables asíncronos o sincronizados por nivel).