EXAMEN CORTO SOBRE FLIP-FLOPS

IMPLEMENTE EL DIAGRAMA DE ESTADO MOSTRADO EN LA FIGURA UTILIZANDO FLIP-FLOPS TIPO JK. SE TRATA DE UN CONTADOR SINCRONO DE 3 BITS.

Flip-FlopsElementos de

Memoria

Interacción entre dispositivos combinacionales y secuenciales

Introducción. Los circuitos lógicos que se han estudiado son solamente combinacionales cuyas salidas dependen estrictamente del estado presente de sus entradas en cualquier instante. Ninguna condición anterior tiene algún efecto en las salidas del presente. Si embargo, en muchas aplicaciones se necesita tener salidas que no solo dependen del estado presente de las entradas sino también del estado anterior.

Flip-Flop.Un circuito flip-flop puede mantener un estado binario en forma indefinida (en tanto se suministre potencia al circuito) hasta que recibe la dirección de una señal de entrada para cambiar de estado. La diferencia principal entre los diversos tipos de flip-flop está en el número de entradas que poseen y en la manera en la cual las entradas afectan el estado binario. Los tipos más comunes de flip-flop se exponen en las diapositivas siguientes.

Para analizar la operación del circuito de la figura siguiente, debe recordarse que la salida de una compuerta NOR es 0 si cualquier entrada es 1, y que la salida es 1 sólo cuando todas las entradas son 0. Como punto de inicio, se supone que la entrada ajuste (set) es 1, y la entrada restaurar (reset) es 0. Ya que la compuerta 2 tiene una entrada de 1, su salida Q´ debe ser 0, la cual pone ambas entradas de la compuerta 1 en 0, de modo que la salida Q es 1. Cuando la entrada ajuste se regresa a 0, la salida permanece igual, debido a que la salida Q permanece en 1, dejando una entrada de la compuerta 2 en 1. (Morris Mano)

El flip-flop tal como se ha discutido es un circuito secuencial asíncrono. Por la adición de compuertas a las entradas del circuito básico, puede hacerse que el FF responda a niveles de entrada durante la ocurrencia de un pulso de reloj. El flip-flop RS con reloj que se muestra en la figura adjunta consta de un flip-flop básico NOR y dos compuertas AND. Las salidas de las dos compuertas AND permanecen en 0 en tanto que el pulso de reloj (abreviado CP, de las iniciales en inglés de clock-pulse) sea 0, sin importar los valores de entrada S y R. Cuando el pulso de reloj va a 1 se permite que la información de las entradas S y R alcancen al flip-flop básico. El estado de ajuste se alcanza con S=1, R=0 y CP=1. Para cambiar al estado despejado, las entradas deben ser S=0, R=1 y CP=1. Un flip-flop puede ser disparado por pulso o por flanco, este último generalmente es el más común.

Estructura lógica interna de un flip-flop SC (Set-clear)

Establecimiento de un latch o flip-flop

Restablecimiento de un latch o flip-flop

Formas de onda de entrada al FF y la forma de onda de salida en Q

Flip-flop SC activado por reloj

Flip-flop RS activado por reloj

Flip-flop D activado por reloj

Flip-Flop (Latch) tipo RSPara transferencia de datos (p.e. registros de corrimiento)

Flip-Flop (Latch) tipo JKPara aplicaciones generales

Flip-Flop (Latch) tipo DPara transferencia de datos (p.e. registros de corrimiento)

Flip-Flop (Latch) tipo TSistemas de complementación (p.e. contadores binarios)

…Diseñando con Flip-flops…

El diseño con flip-flops puede resultar de un problema verbal, una tabla de estado ó un diagrama de estado. La tabla de estado (o de transición) y el diagrama de estado en esencia son los mismo bajo diferentes ópticas.

La tabla de estado siguiente muestra un sistema de dos bits (A y B) y consta de tres secciones etiquetadas estado presente, estado siguiente y salida. El estado presente indica los estados de los flip-flops antes de la ocurrencia del pulso de reloj. El estado siguiente muestra los estados de los flip-flops después de la aplicación de un pulso de reloj, y la sección de salida lista los valores de las variables de salida durante el estado presente. Las secciones de estado siguiente al igual que la de salida tienen dos columnas, una para x=0 y la otra para X=1.

La información de la tabla de estado anterior también puede representarse por medio de un diagrama de estado. En esta diagrama un estado se representa por medio de un círculo y la transición entre estados se indica con flechas dirigidas que conectan los círculos. El número binario dentro de cada círculo identifica el estado que representa el círculo. Las flechas dirigidas están etiquetadas con dos números binarios separados por una diagonal ( / ). El valor de entrada que provoca la transición de estado se etiqueta primero; el número después del símbolo / da el valor de salida durante el estado presente

…En seguida se elaboran mapas de Karnaugh para cada flip-flop…

EJEMPLOSe desea diseñar un circuito secuencial temporizado cuyo diagrama de estado se muestra en la figura siguiente. Se hará la implementación usando los cuatro tipos de flip-flop a fin de ilustrar eficientemente el procedimiento de diseño.

!! No olvide usar un flip-flop por cada bit del sistema !!

Flip-flops tipo JK

Entradas del circuito combinacional Estado

Siguiente

Salidas del Circuito Combinacional

mi Estado Presente Entrada Entradas del Flip-Flop

A B x A B JA KA JB KB

mo 0 0 0 0 0 0 X 0 X

m1 0 0 1 0 1 0 X 1 X

m2 0 1 0 1 0 1 X X 1

m3 0 1 1 0 1 0 X X 0

m4 1 0 0 1 0 X 0 0 X

m5 1 0 1 1 1 X 0 1 X

m6 1 1 0 1 1 X 0 X 0

m7 1 1 1 0 0 X 1 X 1

CONTADORES

Introducción.Los contadores son circuitos electrónicos digitales importantes. Ellos son circuitos lógicos secuenciales porque el temporizado obviamente es importante y porque necesitan una característica de memoria. Los contadores digitales tienen las siguientes características importantes:1. Máximo número de conteo (módulo del contador)2. Conteo ascendente o descendente3. Operación asíncrona o síncrona4. De carrera libre o de autoparo (free-running or self-stopping)

Como con otros circuitos secuenciales, se utilizan flip-flops para construir los contadores. Los contadores son extremadamente útiles en los sistemas digitales. Los contadores pueden usarse para contar eventos como un número de pulsos de reloj en un tiempo dado (midiendo la frecuencia). Pueden usarse para dividir la frecuencia y almacenar información como en un reloj digital, y también pueden usarse en el direccionamiento secuencial y algunos circuitos aritméticos.

Contadores de rizo.

Los contadores digitales contarán solamente en binario o en códigos binarios. La figura siguiente muestra la secuencia de conteo en binario de 0000 a 1111 (de 0 a 15 en decimal). Un contador digital que puede contar de binario 0000 a 1111 como se muestra en la tabla puede llamarse contador de módulo 16. El módulo de un contador es el número de conteos por los que pasa. El término “módulo” muchas veces se abrevia como “mod”. Este contador puede llamarse “contador mod-16”.

Un diagrama lógico de un contador mod-16 se muestra en la siguiente ilustración usando flip-flops JK. Primero, note que las entradas J y K de los flip-flops están conectadas a 1. Esto significa que cada flip-flop esta es su mode de disparo. Cada pulso de reloj causará entonces que el flip-flop se dispare a su estado opuesto. Note tambien que la salida Q del FF1 (flip-flop 1) está conectada directamente a la entrada de reloj del siguiente flip-flop (FF2), y así consecutivamente. Los indicadores de salida (lámparas o LEDs), muestran en la parte superior derecha, la salida binaria monitoreada del contador. El indicador A es el LSB (Least significant bit), D es el MSB (most significant bit)

El contador mod-16 que se discutió recientemente cuenta de acuerdo con la tabla de estado que se mostró en diapositivas anteriores. Es costumbre analizar la operación de un contador usando formas de onda (diagramas de temporizado). La figura adjunta es una forma de onda para el contador mod-16. La linea superios representa el reloj a la entrada del FF1. La línea inferior muestra el conteo binario en los indicadores. Note que el contador binario esta despejado, o restablecido a 0000, en la izquierda. Cada pulso de reloj incrementará el conteo binario por 1 conforme se mueve a la derecha en el diagrama.

Contadores paralelos

El contador asíncrono de rizo tiene la limitación del retardo de tiempo en el disparo de todos los flip-flops. Para eliminar este problema, se pueden usar los contadores paralelos. El diagrama lógico de un contador paralelo de 3 bits se muestra en la figura siguiente. Note que todas las entradas de reloj están conectadas directamente a la entrada de reloj. Ellos están cableados en paralelo. También note que todos los FFs utilizados son tipo JK. El FF1 es el contador del primer lugar y estará en el modo sostenido o de disparo. Las salidas de FF1 y FF2 son alimentadas a una compuerta AND. La compuerta AND controla el modo de operación del FF3. Cuando la compuerta AND se activa por los 1s en A y B, el FF3 estará en su modo de disparo. Con la compuerta AND desactivada, el FF3 estará en su modo sostenido. El FF2 es el contador de segundo lugar y el FF3 es el contador de tercer lugar.

Ejercicios

a)Diseñe un contador de rizo mod-6.b)Diseñe un contador en paralelo mod-6.