Electrònica analògica (ELAN)ocw.upc.edu/sites/ocw.upc.edu/files/materials/... · Universitat...

of 226 /226
Introducció als Sistemes de 1er i 2on ordre Electrònica analògica (ELAN) Mòdul 0 / Tema 1

Embed Size (px)

Transcript of Electrònica analògica (ELAN)ocw.upc.edu/sites/ocw.upc.edu/files/materials/... · Universitat...

  • Introducció als Sistemes de 1er i 2on ordre

    Electrònica analògica (ELAN)

    Mòdul 0 / Tema 1

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica2/21

    1 La funció de transferència. Què és? Definició, tipus i notacions normalitzades

    2 Domini temporal (o resposta al esgraó) Paràmetres de la resposta temporal. Sistemes de 1er i 2on ordre. Característiques

    3 Domini freqüencial (o regim permanent sinusoïdal) Paràmetres de la resposta freqüencial Diagrames de Bode Aplicacions de la resposta freqüencial: Filtres

    4 Conclusions

    Contingut

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica

    La Funció de Transferència Model matemàtic d’un sistema (electrònic) que relaciona la seva/es

    sortida amb l’/les entrada/es

    Dos dominis:

    Temporal (o temps continu):

    Freqüencial (o transformat)

    +vI vO

    ( ) ( )( )( )( ) ( )( )( ) ( )

    11 21 1 0

    11 1 0 1 2

    ···...... ···

    m mO mm m

    n nI n n n

    v s s z s z s zb s b s b s bH sv s a s a s a s a s p s p s p

    −−

    −−

    + + ++ + + += = =

    + + + + + + +zeros

    pols

    h(t) ó H(s)

    n ³ m

    ( ) ( ) ( )0

    t

    Ov t x h t dτ τ τ= −∫

    Model matemàtic

    Integral de convolució

    h(t) es la del sistema a una entrada impuls i que depèn dels paràmetres a i b de l'equació diferencial:

    ( ) ( ) ( ) ( )1 10 1 1 0 1 1... ...

    n n m nn n m ma y a y a y a y b x b x b x b x

    − −− −+ + + + = + + + +

    Diagrama de bloc

    3/21

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica4/21

    La funció de transferència...

    ...és lineal i independent de l’entrada (LTI)

    ... no facilita informació sobre la seva estructura física (components electrònics) tot i que es pot trobar si es realitza anàlisi addicional

    ... en el domini freqüencial permet, fins i tot, saber el comportament en el domini temporal. Per això, aquest últim quasi mai és utilitzat a la pràctica.

    ...es representa mitjançant diagrama de blocs (i en el domini de Laplace) quan es treballa a nivell matemàtic

    Consideracions importants

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica5/21

    Determineu la funció de transferència, H(s) = vO(s)/vI(s), el següent circuit RLC (domini s) i representeu el seu diagrama de blocs.

    Diagrama de blocs (SIMULINK)

    Exemple: Circuit RLC

    vi(s)

    L

    +

    C

    R10Ω

    40μF5mH+

    _vo(s) ( ) ( )1O I

    Rv s v sLs RCs

    =+ +

    Divisor de tensió:

    ( ) ( )( ) 1O

    I

    v s RH sv s Ls RCs

    = =+ +

    Funció de transferència:

    ( ) ( )Ov s Ri s=

    i

    Ri(s) vO(s)

    Ri(s) vO(s)+

    vI(s)_

    ( ) ( )1 Li s v sLs=

    1 / Lsi(s)vL(s)

    Resistència: Inductor:( ) ( )1Cv s i sLs=

    1 / Cs i(s) vC(s)

    Condensador( ) ( ) ( ) ( )L I C Ov s v s v s v s= − −

    KVL

    +vI(s)

    vC(s)vO(s)

    vL(s)

    1Ls

    1Cs

    vC(s)

    vL(s)_

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica6/21

    Diagrama d blocs i funció de transferència

    Resposta al esgraó (vI(t) = VI)

    Sistema bàsic de 1er. ordre

    +vI(s)

    _1sτ

    ve(s) vO(s)

    τ.- Constant de temps

    11sτ +

    vI(s) vO(s)

    Diagrama en llaç tancat Diagrama en llaç obert Model matemàtic normalitzat

    ( ) ( )( )1

    1O

    I

    v sH s

    v s sτ= =

    +

    vO(t)

    t

    vI(t) = VI

    τ 2τ 3τ 4τ 5τ

    63.2

    %

    86.5

    %

    95%

    98.2

    %

    99.3

    %

    Valor inicial i final:

    ( ) ( ) ( )0

    lim limO It sv t sH s v s→∞ →= Valor final (t = ∞)

    ( ) ( ) ( )0 limO Isv sH s v s+

    →∞= Valor inicial (t = 0)

    vI(s) = 1/s vO(0) = 0 vO(∞) = VI

    ts.- temps d’establiment de la sortida

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica7/21

    Diagrama d blocs i funció de transferència

    Resposta al esgraó (vI(t) = V). Transitori segons esmorteïment ζ:

    Sistema bàsic de 2on. ordre

    +vI(s)

    _ 22 22

    n

    n ns sωςω ω+ +

    vO(s)

    ζ.- Factor d’esmoeteïmentωn.- Freqüència natural NO esmorteïda (resonància)

    vI(s) vO(s)

    Diagrama en llaç tancat Diagrama en llaç obert Model matemàtic normalitzat

    ( ) ( )( )2

    2 22O n

    I n n

    v sH s

    v s s sωςω ω

    = =+ +

    ( )2

    2n

    ns sωςω+

    ve(s)

    σ

    t

    vO

    3. Subesmorteït (0

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica8/21

    Dos pols complexes conjugats amb transitori incial oscil·lant

    Funció normalitzada:

    Comportament subesmorteït (0

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica9/21

    La resposta s’apropa al sistema de 1er. ordre quan més gran és ζ. Tres casos:

    Criticament esmorteït (ζ=1): Els dos pols són reals i iguals

    Sobresmorteït (ζ>1): Pols reals i diferents

    Pol real dominant (ζ>>1)

    Comportament sobresmorteït (ζ³1)

    ( ) ( )( ) ( )

    2 2

    22 22O n n

    I n n n

    v sH s

    v s s s sω ωςω ω ω

    = = =+ + +

    ( ) ( )( )1 1ntO I nv t V e tω ω−= − +*És el que té el transitori més ràpid sense sobreimpuls

    ( ) ( )( )2

    2 21 1n

    n n n n

    H ss s

    ω

    ςω ω ς ςω ω ς=

    + + − + − −

    ( ) ( )( )

    ( )( )

    2

    2

    1

    2 2

    1

    2 2

    112 1 1

    1

    2 1 1

    n

    n

    t

    O I

    t

    v t V e

    e

    ς ς ω

    ς ς ω

    ς ς ς

    ς ς ς

    − + −

    − − −

    = + − − + −

    − − − −

    ( )2 '

    '2

    11

    n n n

    nn n

    H sss

    ςω ω ς ωωςω ω ς

    − −=

    ++ − −

    ' 2

    1 11n n n

    τω ςω ω ς

    = =− −

    Sistema de 1er. ordre amb constant de temps

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica10/21

    Resposta freqüencial Per conèixer la resposta a entrades sinusoïdals en un rang de freqüències

    Senyals i sistemes en el domini freqüencial:

    xi(t) = Xicos(ωt+θi)

    El sistema H(s) s’expressa en domini freqüencial amb l’operador s = jω

    Sortida del sistema:

    xi(t) = Xicos(ωt+θi)

    H(s)xo(t) = Xocos(ωt+θo)

    t

    Xo

    Xi

    θiθo

    ( ) ( )( )0

    o i io i

    i i

    X H j XX

    H j

    ωω

    θ ω θ

    = ×

    = ∠ +

    ( ) 2 2r iH j H Hω = +

    ( ) ( )( )

    1

    1

    tan , 0180º tan , 0

    si si

    i r r

    i r r

    H H HH j

    H H Hω

    >∠ = −

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica11/21

    Determineu la resposta freqüencial del circuit RLC amb els valors que s’indiquen, per 0 < f < 2kHz

    Resposta en circuit RLC (i I)

    vi(s)

    L

    +

    C

    R10Ω

    40μF5mH+

    _vo(s)

    ( ) 2 21 1 1R RCs jRCH s

    LCs RCs LC jRCLs RCs

    ωω ω

    = = =+ + − ++ +

    i

    ( )( ) ( )2 221

    RCH jLC RC

    ωωω ω

    =− +

    ( ) ( ) ( )( )1 1 2tan 0 tan 1H j RC RC LCω ω ω ω− −∠ = − −90º

    0 200 400 600 800 1000 1200 1400 1600 1800 20000

    0.1

    0.2

    0.3

    0.4

    0.5

    0.6

    0.7

    0.8

    0.9

    1

    >> R=10; C=40e-6; L=5e-3;>> finc=1; ffin=2000;>> f=0:finc:ffin;>> w=2*pi*f;>> % modul de Hs>> Hs=R*C.*w./sqrt((1-L*C.*w.^2).^2+(R*C.*w).^2);>> plot(f,Hs)>> % fase de Hs>> Phi=pi/2-atan2(R*C.*w,1-L*C.*w.^2)

    Codi MATLAB

    0 200 400 600 800 1000 1200 1400 1600 1800 2000-1.5

    -1

    -0.5

    0

    0.5

    1

    1.5

    2( )H jω ( )H jω∠

    Freq (Hz) Freq (Hz)

    Am

    plitu

    d

    Fase

    ()ra

    dian

    s

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica12/21

    Determineu la resposta del sistema a una entrada sinusoïdal de 1V de pic per a 250Hz, 356Hz, 500Hz

    Resposta en circuit RLC (i II)

    ( ) 2 1RCsH s

    LCs RCs=

    + +

    % Inicialitzo components i paràmetres>> R=10; C=40e-6; L=5e-3; >> freq=100;inc=0.01e-3; tfin=30e-3; >> w=2*pi*freq;% Defineixo el senyal d’entrada>> t=0:inc:tfin;>>xi=sin(w.*t);% Defineixo el sistema>> num=[R*C 0]; >> den=[L*C R*C 1];>> Hs=tf(num,den)% Genero la gràfica amb la simulació>> lsim(Hs,xi,t)

    Codi MATLAB (Exemple amb 100Hz)

    0 0.005 0.01 0.015 0.02 0.025 0.03-1

    -0.8

    -0.6

    -0.4

    -0.2

    0

    0.2

    0.4

    0.6

    0.8

    1Linear Simulation Results

    Time (sec)

    Ampl

    itude

    100Hz

    0 0.005 0.01 0.015 0.02 0.025 0.03-1.5

    -1

    -0.5

    0

    0.5

    1

    1.5Linear Simulation Results

    Time (sec)

    Ampl

    itude

    356Hz

    vi(s)

    L

    +

    C

    R10Ω

    40μF5mH+

    _vo(s)

    i

    0 0.005 0.01 0.015 0.02 0.025 0.03-1

    -0.8

    -0.6

    -0.4

    -0.2

    0

    0.2

    0.4

    0.6

    0.8

    1Linear Simulation Results

    Time (sec)

    Ampl

    itude

    500Hz

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica13/21

    Diagrama de Bode També representa la resposta H(s) però utilitzant escala logarítmica

    Magnitud expressada en decibels (dB): |H(jω)|dB = 20log10(|H(jω)|) Codi MATLAB

    ( ) 2 1RCsH s

    LCs RCs=

    + +

    vi(s)

    L

    +

    C

    R10Ω

    40μF5mH+

    _vo(s)

    i% Inicialitzo components i paràmetres>> R=10; C=40e-6; L=5e-3; % Defineixo el sistema>> num=[R*C 0]; >> den=[L*C R*C 1];>> Hs=tf(num,den)% Realizo el diagrama de Bode>> bode(Hs)

    -40

    -30

    -20

    -10

    0

    Mag

    nitu

    de (d

    B)

    102

    103

    104

    105

    -90

    -45

    0

    45

    90

    Phas

    e (d

    eg)

    Bode Diagram

    Frequency (rad/sec)

    ( )( ) ( )2 22

    20 log1

    dB

    RCH jLC RC

    ωωω ω

    = = − +

    ( ) ( ) ( )2 2220 log log 1RC LC RCω ω ω = − − +

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica14/21

    Aproximació asimptòtica Permet realitzar una estimació ràpida de la resposta freqüencial aproximada Per això, s’utilitza la versió de H(s) amb factors...

    Llavors, per determinar la resposta es considera que...

    1) ... cada zero (del numerador) introdueix un pendent de +20db/dècada a |H(jω)| i un desfasament +π/2 a ∠H(jω)

    2) ... cada pol (del denominador) introdueix un pendent de -20db/dècada a |H(jω)| i un desfasament -π/2 a ∠H(jω)

    -

    ( ) ( )( )( )( ) ( )( )( ) ( )

    ( )( ) ( )( )( ) ( )

    1 2 1 2 1 2

    1 2 1 2 1 2

    ... ··· 1 1··· 1... ··· 1 1 ··· 1

    O n m m

    I m n n

    v s p p p s z s z s z s z s z s zH s

    v s z z z s p s p s p s p s p s p+ + + + + +

    = = =+ + + + + +

    zerospols

    ω

    ω

    |H(ω)|dB

    ∠H(ω)

    -20 dB0 dB

    20 dB40 dB

    π/2

    π/4

    0.1z1 z1 10z1

    0.1z1 z1 10z1

    Corva exacta

    Assimptota

    1

    1

    s zz+

    1) zeros

    ω

    ω

    ∠H(ω)

    -40 dB-20 dB

    0 dB20 dB

    0-π/4

    0.1p1 p1 10p1

    0.1p1 p1 10p1

    1

    1

    ps p+

    2) pols|H(ω)|dB

    -π/20

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica15/21

    Exemple: Determineu el diagrama de Bode aproximat del següent sistema

    ( ) ( )( )( )( )( )22 20 40

    5 4 100s s s

    H ss s s+ + +

    =+ + +

    -5

    0

    5

    10

    15

    Mag

    nitu

    de (d

    B)

    10-2

    10-1

    100

    101

    102

    103

    -90

    -45

    0

    45

    90

    Phas

    e (d

    eg)

    Bode Diagram

    Frequency (rad/sec)

    ∠H(ω)

    ( )( )( )( )( )( )

    2 1 20 1 40 12 20 401 4 100 1 1 4 1 100 1

    s s ss s s

    + + +× ×=

    × × + + +

    ω

    ω

    |H(ω)|dB

    4 → 20log(4) = 12.04dB → Valor de |H(jω )| per s=0

    0.1 1 10 100 1000

    0.1 1 10 100 1000

    12.04

    La traça inicial és sense pendent jaquè no ni ha zeros ni pols a l’origen

    Per la mateixa raó tenim0º de fase a l’origen

    Pol a ω=1Zero a ω=2

    ω=20

    ω=40 ω=100

    0dB

    Per ω=∞, no hi ha pemdemt perquè elnombre de zeros i pols de H(s) és el mateix.A més, H(s)=1 (0dB)

    ω=4

    Codi MATLAB

    % Defineixo H(s) en tres blocs>> sys1=tf([1 2],[1 5 4]);>> sys2=tf([1 20],[1 00]); >> sys3=tf([1 40,1]); % Els connecto en sèrie per obtenir H(s)>> Hs1=series(sys1,sys2);>>Hs=series(Hs1,sys3)% Calculo el Bode>> bode(Hs);

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica16/21

    Aplicació de la resposta freqüencial: Filtres

    vi(t)

    ω ∞0

    t

    ω ∞0

    ω ∞0

    ω ∞0

    t

    vo(t)

    t

    vo(t)

    t

    vo(t)

    t

    vo(t)

    Passa-baixes (Low-pass)

    Passa-altes (High-pass)

    Passa-banda (Band-pass)

    Banda-eliminada (Notch)

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica17/21

    Especificacions bàsiques

    Idealment amb guany unitari (0dB) a la zona on no es desitja atenuar les components harmòniques (BW. Bandwidth) i nul a la resta.

    A la pràctica, però, aquest rang ve delimitat per la zona on les components són superiors a -3dB ( ).

    La freqüència de tall (cut-off), ωc estableix el límit de la banda-de-pas

    0 1 20

    0.1

    0.2

    0.3

    0.4

    0.5

    0.6

    0.7

    0.8

    0.9

    1

    (rad/sec)

    0.5 1 1.5 2 2.5 30

    0.1

    0.2

    0.3

    0.4

    0.5

    0.6

    0.7

    0.8

    0.9

    1

    10-3

    10-2

    10-1

    100

    101

    102

    10-3

    10-2

    10-1

    100

    freqüència

    ( )( )

    ( )( )2

    1 11 1

    n nH s H jsω

    ω= → =

    + +

    freqüència normalitzada (f-3db = 1) freqüència normalitzada (log)

    Representació lineal Representacions normalitzades a -3dB

    Ampl

    itud

    Am

    plitu

    d

    Am

    plitu

    d (lo

    g)

    n = 1

    n = 4

    n = 8n = 16

    n = 32

    n = 1

    n = 2n = 4

    n = 8n = 16

    n = 32

    n = 1

    n = 2

    n = 4

    n = 8

    n = 16

    n = 32

    freqüència de tall

    (ωc)

    BW

    ( ) 1 2H jω ≥

    Filtre ideal

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica18/21

    Fucions estàndar dels filtres de 2on. ordre Low-pass:

    High-pass:

    Band-pass:

    Notch response:

    All-pass:

    H0x denota guany a la banda-de-pas (en general H0x = 1) Q=1/2ζ és el factor de qüalitat i indica quan de “selectiu” és el filtre

    ( )2

    0 2 22 ·n

    LP LPn n

    H s Hs s

    ωξω ω

    =+ +

    ( )( ) ( )0 2

    11LP LP n n

    H j Hj Q

    ωω ω ω ω

    =− +

    ( )2

    0 2 22 ·HP HP n n

    sH s Hs sξω ω

    =+ +

    ( ) ( )( ) ( )

    2

    0 21n

    HP HPn n

    H j Hj Q

    ω ωω

    ω ω ω ω

    −=

    − +

    ( ) 0 2 22 ·2 ·

    nBP BP

    n n

    sH s Hs s

    ξωξω ω

    =+ +

    ( ) ( )( ) ( )0 21

    nBP BP

    n n

    j QH j H

    j Qω ω

    ωω ω ω ω

    =− +

    ( )2 2

    0 2 22 ·n

    N Nn n

    sH s Hs s

    ωξω ω+

    =+ + ( )

    ( )( ) ( )

    2

    0 2

    11

    nN N

    n n

    H j Hj Q

    ω ωω

    ω ω ω ω

    −=

    − +

    ( )2 2

    0 2 2

    2 ·2 ·

    n nAP AP

    n n

    s sH s Hs s

    ξω ωξω ω

    − +=

    + + ( )( ) ( )( ) ( )

    2

    0 2

    11

    n nAP AP

    n n

    j QH j H

    j Qω ω ω ω

    ωω ω ω ω

    − −=

    − +

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica19/21

    Respostes freqüencials de 2on. ordre Low-pass

    Resposta plana (o amb esmorteïment) amb Qmax ≤ 0.707 (0.707 ≥ ζ ≥∞ ). En el cas que Q = 0.707, ωn = ωc és la freqüència de tall i |HLP| = -3dB Quan no hi ha esmorteïment (Q > 0.707 o bé 0 < ζ £ 0.707 ) sovint, es diu que el filtre

    entre en ressonància (HLP > 1). Llavors es compleix que:

    0.1 0.2 0.5 1 2 5-40

    -30

    -20

    -10

    0

    10

    20

    Freqüència

    Ampl

    itud

    (dB)

    (rad/sec)

    Q=1Q=2

    Q=5Q=10

    Q=0.2

    Q=0.5

    Q=0.707

    High-pass

    0.1 0.2 0.5 1 2 55-40

    -30

    -20

    -10

    0

    10

    20

    Freqüència

    Ampl

    itud

    (dB)

    (rad/sec)

    Q=1Q=2

    Q=5Q=10

    Q=0.2

    Q=0.707

    Q=0.5

    ωc

    21 1 2r n Qω ω= − 2maxmax, 411 QQH HPLP

    −=

    H0 =1, ω0 = 1

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica20/21

    Respostes freqüencials de 2on. ordre (i II) Band-pass

    Selectivitat freqüencial dels filtres. Expressions importants:

    Notch Response

    LHBW ωω −=( )( )

    2

    2

    1 1 4 1 2

    1 1 4 1 2

    L n

    H n

    Q Q

    Q Q

    ω ω

    ω ω

    = + −

    = + +n L Hω ω ω= n n

    H L

    QBWω ω

    ω ω= =

    0.1 0.5 1 2 5-40

    -35

    -30

    -25

    -20

    -15

    -10

    -5

    0

    Freqüència

    Mag

    nitu

    d (d

    B)

    (rad/sec)

    Q=5

    Q=20

    Q=10

    Q=1

    H0 =1, ω0 = 1

    0.1 0.2 0.5 1 2 5-50

    -45

    -40

    -35

    -30

    -25

    -20

    -15

    -10

    -5

    0

    Freqüència

    Am

    plitu

    d (d

    B)

    (rad/sec)

    Q=2

    Q=0.5

    Q=1

    Q=5Q=10

  • Universitat Politècnica de CatalunyaJosé Antonio Soria PérezDepartament d’Enginyeria Electrònica21/21

    Conclusions Hem caracteritzat la resposta de sistemes LTI a una entrada esgraó i

    sinusoïdal mitjançant la funció de transferència.

    No ha calgut utilitzar l’antitransformada de Laplace per saber la resposta temporal ni freqüencial.

    La relació del domini temporal i freqüencial és indirecta.

    El diagrama de Bode permet determinar el comportament (en guany i fase) en un rang ampli de freqüències.

    El mètode asimptòtic, a més, permet una estimació molt ràpida i senzilla d’aquest comportament, sense necessitat d’usar software.

    La resposta freqüencial s’aplica majoritàriament al disseny de sistemes electrònics de control i filtres de senyal analògica.

  • Fonts d’Alimentació

    0.1 Especificacions de la font d’alimentació i classificació

    0.2 Blocs de la font

  • 1 Rectificadors

    1.1 Mitja ona

    1.2 Ona completa

  • 1.3 Filtre de tensió

    1.4 Altres circuits de rectificació

  • 1.5 Estabilitzador de tensió

  • 1.5.1 Exemple numèric

  • 1.6 Característiques elèctriques importants dels díodes

  • 2.1 Regulador amb Operacional i BJT

  • 2.2 Circuit bàsic del regulador

  • 2.3 Proteccions

    2.3.1 Limitació de corrent constant

  • 2.3.2 Protecció Foldback

  • 2.4 Reguladors integrats

    2.4.1 Tensió fixa

  • 2.4.2 Tensió de sortida ajustable

  • 2.4.3 Augment de la capacitat de corrent

  • 2.5 Aspectes sobre el consum energetic i l’escalfament

  • 2.5.1 Disipadors de calor

  • Electrònica Analògica (ELAN)

    Etapes amb BJT :

    Emissor Comú

    Mòdul 2 – Tema 1

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 2/33

    Objectius

    Al final d’aquest módul:

    Aprendreu els conceptes bàsics que serveixen per dissenyar etapes amplificadores bàsiques mitjançant les especificacions del problema i les dades del full de caratcterístiques dels components (principalment BJT i JFET)

    Haureu dissenyat i implementat el bloc pre-amplificador de l’amplificador de so, i també haureu comprovat el funcionament

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 3/33

    Convencions

    Durant el curs s’utilitzarà la següent convenció de les variables elèctriques del senyal

    xC(t).- Components instantànies totals (AC+DC) XC(t).- Components contínues en el temps (DC) xc(t).- Components incrementals (AC). Normalment referit al valor eficaç Xc.- Valors màxims respecte a la referència del senyal incremental (Valor de

    pic)

    Cx

    t

    XC xC

    xc Xc

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 4/33

    Els BJT’s (Bipolar Juntion Transistor) iC

    1 2

    3 vCE

    IB1 IB2

    γBEBE

    SatCECE

    BFECB

    vvVv

    ihii

    =>

    =>

    )(

    ·,0

    Saturació Activa (Amplificació) Tall

    γBEBE

    SatCECE

    CB

    vvvvii

    <

    >==

    )(

    0,0

    )(SatCECE

    BEBE

    FE

    CB

    Vvvv

    hii

    ==

    >

    γ

    Regió de saturació

    Regió d’activa

    Regió de tall IB3

    IB4 C.- Colector B.- Base E.- Emitter

    C

    B

    E

    iC iB

    iE

    iE = iB + iC

    +

    vBE - -

    +

    vCE

    C

    B

    E

    iC iB

    iE -

    vEB + +

    -

    vEC

    NPN

    PNP

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 5/33

    Etapa amplificadora amb BJT en EC

    Objectius: Disseny de l’etapa

    amplificadora

    Especificacions:

    Guany de tensió: |Av2| ≥ 100 Marge de vo1: Δvo1 = 5V Impedàncies: Estabilitat amb la temperatura

    Entrada: ZI ≥ 4K7Ω Sortida: : ZO < 2KΩ, RL2 ≥ 10KΩ

    - Resistències - Condensadors BW

    +

    -

    + -

    + -

    +

    -

    VCC

    VCC

    vo1

    Zo1

    vi2

    Cp R1

    R2

    VCC

    Rc

    RE1

    RE2

    Ce

    Cc

    RL2

    vo

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 6/33

    Punt de treball Q (Anàlisi DC jω=0) iC

    vCE

    IBQ

    VCEQ

    ICQ

    CCB

    B

    VRR

    RV

    RRR

    ·

    //

    21

    2

    21

    +=

    =VCC Activa

    Q (ICQ,IBQ, VBEQ, VCEQ)

    Criteri d’estabilitat de Q

    RB

    Q2 Rd

    +

    - +

    - VBEQ

    IBQ VCEQ

    VB

    VCC

    VCC

    VCC

    RE

    ICQ

    Q

    γBEBE

    SatCECE

    BFECB

    vvVv

    ihii

    =>

    =>

    )(

    ·,0

    ( )( ) BEQBQEBB

    CEQCQecCC

    VIRRV

    VIRRV

    +++=

    +

    ++=

    ·1

    ·11

    ββ

    ( )1· ++−

    βEB

    BEQBCQ RR

    VVI

    ( )BEQB

    EB

    VVRR

    >>+≈ 1·10 β

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 7/33

    Marge de sortida (AC, jω=∞ )

    vCE

    IBQ

    VCEQ

    Q ICQ

    VCC

    iC

    +

    -

    vo1

    Zo1

    ig

    RB RE2

    Rc // RL2

    +

    - vce

    ic vo

    22// ELcce

    c RRRvi

    +−=

    +=+=

    ceCEQCE

    cCQC

    vVviIi

    ( ) ( )SatvTallvv CECECE ∆=∆=∆

    Màxima excursió de senyal

    ( ) ( )( ) ( )22

    22

    2)(

    ·2//·//

    //

    ELcCQo

    ELc

    LcSatCECEQo

    RRRITallvRRR

    RRVVSatv

    +≈∆+

    −=∆

    Marges de sortida ΔvCE(Sat) ΔvCE(Tall)

    VCE(Sat)

    22// ELcCECEQ

    CQC RRRvV

    Ii+

    −+=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 8/33

    Anàlisi en petit senyal

    +

    -

    vo1

    Zo1

    RB

    Mateixes consideracions respecte al model en petit senyal que en el JFET. En canvi, no es pot considerar que es compleixen aquestes condicions per que el model sigui vàlid

    B E

    C

    B

    E

    S

    E

    Model paràmetres híbrids

    hfe ·ib hie

    Rc

    vo2

    ZI2 ZO2

    ( )( )feEieBI hRhRZ ++= 1// 2 co RZ =

    hfe·ib

    ib

    hie oeh

    1

    B

    E

    S

    E

    Model paràmetres π

    gm·vbe rπ +

    -

    vbe goe

    hie= rπ hfe= gm·rπ

    ib RE2 RL2 hoe= 0Ω-1

    ( )( ) ( )BoB

    feEieBo

    feLc

    o

    ov RZ

    RhRhRZ

    hRRvvA

    ++++−==

    121

    2

    1

    22 ·1//

    ·//

    RE2 = 0, per tenir un guany Av2 considerable

  • Electrònica Analògica (ELAN)

    Amplificadors de potència

    Mòdul 2 – Tema 2

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 2/33

    Objectius

    Al final d’aquest módul:

    Adquirireu els coneixements teóric-pràctics que us permetran comprendre el funcionament de les etapes de potència

    Comprendreu el paper significant que juguen les etapes de potència, dins dels amplificadors ‘multi-etapa’, en aplicacions d’àudio

    Completareu tots els aspectes bàsics que fan referència als amplificadors d’àudio

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 3/33

    Panorama

    Un amplificador de potència simplement és un amplificador amb una etapa de sortida d’alta potència

    Previ Etapa de Sortida

    Alimentació

    Pèrdues per calor

    Baixa Potència

    Alta Potència

    Àudio

    Amplificació en tensió Amplificació en corrent

    Altaveu

    http://images.google.com/imgres?imgurl=http://www.webgraffix.com/PSPImages/Speaker.jpg&imgrefurl=http://archives.hwg.org/hwg-basics/017a01c4c9dc%24583b83e0%240201a8c0%40DavidBurlingame&h=420&w=420&sz=61&hl=en&start=1&tbnid=KMG7DHt-gBxrrM:&tbnh=125&tbnw=125&prev=/images%3Fq%3Dspeaker%26svnum%3D10%26hl%3Den%26lr%3D�http://images.google.com/imgres?imgurl=http://www1.istockphoto.com/file_thumbview_approve/416097/2/istockphoto_416097_compact_disc_super_clean_scan_no_dust.jpg&imgrefurl=http://www.istockphoto.com/file_closeup.php%3Fid%3D416097&h=270&w=264&sz=12&hl=en&start=5&tbnid=8t4SXdsMg4G7DM:&tbnh=113&tbnw=110&prev=/images%3Fq%3DCompact%2Bdisc%26svnum%3D10%26hl%3Den%26lr%3D�

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 4/33

    Característiques generals La potència de sortida (POUT) es determina pel seu valor rms. “Watts

    musicals”

    La impendància de sortida ha de ser petita i similar a la de l’altaveu (Principi de màxima transferència de potència)

    Les etapes de sortida no treballen en petit senyal. Els models dels dispositius en petit senyals no són aplicables

    La linealitat segueix sent una especificació important

    Els transistors de potència sacrifiquen guany (hFE) i impedància d’entrada per corrent de colector (iC)

    Transferència de potència a l’altaveu ha de ser eficient. La potència disipada en el transistor incrementa la temperatura en la unió (Tj) i el pot destruir

    Guany de tensió és unitari (Etapes de potència són en colector comú. CC). S’amplifica corrent de sortida

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 5/33

    Configuracions de sortida Les etapes de sortida es classifiquen segons sigui l’interval de

    conducció del corrent de colector (iC) que resulti al aplicar un senyal d’entrada

    La classe A, B i AB s’utilitzen en etapes de sortida d’amplificadors operacionals, dispositius integrats i aplicacions d’àudio. La classe C s’utilitzen com amplificadors de RF i, per tant, no s’estudiaran

    Les configuracions CC, EC i BC estan dintre de la categoria A

    Classe A Classe B Classe AB Classe C

    α = 360º α = 180º 180 < α < 270º α < 180º

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 6/33

    Classe A

    La configuració més habitual és el seguidor d’emisor. El colector comú s’utilitza a vegades si la potència requerida no és massa elevada

    Seguidor d’emissor Colector Comú

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 7/33

    Funció de transferència

    BEIO vvv −=

    Seguidor d’emisor format per Q1 que es polaritza mitjançant Q2.

    En el semicicle positiu: ,

    En el semicicle negatiu, el límit per la saturació de Q2:

    però per això s’ha de cumplir que: . En cas contrari, el límit

    negatiu el determina el tall de Q1:

    satCECCO VVv 1max −=

    satCECCO VVv 2min +−=

    L

    satCECC

    RVV

    I 2+−

    LO RIv ·min −=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 8/33

    Formes d’ona Tensió de sortida

    Potència disipada Q1

    Tensió colector emisor

    Corrent de colector Q1

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 9/33

    Formes d’ona (cont)

    Consideracions:

    VCEsat és pràcticament negligible en etapes de potència ja que:

    VCC >> VCEsat

    vO pot variar aproximadament un rang doble a VCC (De –VCC a +VCC)

    El corrent I determina el corrent de consum proporcionada per la font primaria de potència

    ICC = I

    La dissipació de potència instantànea ve determinat per:

    pD1 = vCE1· iC1

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 10/33

    Dissipació de potència BJT

    Q1 dissipa la màxima potència instantànea (VCC·I) quan vO = 0

    La potència en Q1 depén de RL

    Si RL → ∞:

    El corrent iC1 = I (ct) i la dissipació instantànea depèn de vO. El valor màxim succeeix quan vO = -VCC on vCE1 és màxima (vCE1 =

    2·VCC ) pD1màx = 2·VCC·I

    Si RL → 0 (Condició de curt-circuit)

    Una tensió positiva de vI provocarà un corrent elevat en RL L’augment de dissipació en Q1 incrementa la temperatura en la unió

    (TJ) i pot destruir el transistor

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 11/33

    Eficiència energètica

    Definicions:

    VLrms.- Tensió de sortida eficaç: ILrms.- Corrent de sortida eficaç PL.- Potència de càrrega PS.- Potència d’alimentació

    Rendiment en la classe A

    Rendiment màxim

    Rendiment: S

    L

    PP

    =η Potència de Sortida: LrmsLrmsL

    IVP ·=

    2L̂

    LrmsVV =

    LrmsLrmsL IVP ·= LL IV ˆ·ˆ21

    =L

    L

    RV 2ˆ

    21

    =IVP CCS ··2=

    S

    L

    PP

    =ηIVR

    V

    CCL

    L

    ··21ˆ

    21 2

    =

    =

    CC

    L

    L

    L

    VV

    RIV ˆ

    ·

    ˆ

    41

    LCCL RIVV ·ˆ == ηmax = 25%

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 12/33

    Conclusions de la Classe A

    El rendiment màxim que es pot aconseguir en la classe A és, tan sols, el 25%

    Com que és una xifra bastant baixa, no s’utilitza en aplicacions de potència elevada (Aplicacions de més de 1W)

    En la pràctica, s’aplica un coeficient de seguretat per evitar la saturació de Q1 i la corresponent distorsió que provoca aquesta no linealitat

    on K és el coeficient de seguretat [0-1]

    Per tant, el rendiment sols ser realment d’un 10-20%

    )1·(ˆˆ Pr KVV OàcticaO −=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 13/33

    Classe B. Funció de transferència

    Si vI = 0, els dos transistors estan en la regió de tall i, per tant, vO = 0

    En el cicle positiu, a mesura que vI incrementa, quan vI > 0.5V QN entra en activa i vO comença a seguir la tensió d’entrada:

    El cicle negatiu té un comportament anàleg, amb la diferència de que QP és qui ara suministra el corrent a la càrrega:

    BENIO vvv −=

    EBPIO vvv +=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 14/33

    Aportacions de la Classe B Sortida formada per dos transistors complementaris connectats de

    manera en que tots dos es reparteixen el cicle de treball (‘push-pull’):

    EL transistor npn treballa en el cicle positiu de vI i el pnp en el negatiu

    No requereix polarització dels transistors de potència.

    Millora substancial del rendiment (els BJT no consumeixen potència en la polarització).

    La font estableix el marge de treball, el qual és més gran.

    Contrapunt: Presenta un THD elevat degut a la ‘banda morta’ en l’intercanvi dels mode d’operació dels BJT (Crossover)

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 15/33

    Formes d’ona

    ‘Banda morta’

    Crossover’ Distortion

    =

    QN Act.

    QN Off

    VCC -VCC

    .- valor mig del corrent de colector de QN

    QP Off

    QP Act.

    QN Act.

    QP Off

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 16/33

    Eficiència energètica

    Per determinar el rendiment es necessari, en primer lloc, saber el consum de les fonts d’alimentació:

    ICC = = = = =

    Corrent total d’alimentació: ICCT = 2·ICC = =

    Consum total: PS =

    La potència de càrrega: PL =

    Rendiment:

    Rendiment màxim: ( ), = 78.5%, PLmàx =

    ( )∫π

    π

    2

    021 dttiQN ( )∫

    π

    π 021 dttiL ( )∫

    π

    π 0sinˆ

    21 dttIL π

    LÎ

    πLη2

    L

    L

    RV·

    ˆ2π

    CCL

    L VR

    ˆ2π

    L

    L

    RV 2ˆ

    21

    CC

    L

    VV̂

    4πη =

    CCL VV ≈ˆ 4maxπη ≈

    L

    CC

    RV 2ˆ

    21

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 17/33

    Dissipació de potència BJT

    En la classe B, la potència disspipada pels transistors quan vO = 0 és zero.

    PD = PS - PL =

    Potència dissipada màxima:

    Els dos transistors es reparteixen la potència que es dissipa:

    PDNmax = PDPmax =

    L

    OCC

    L

    O

    RVV

    RV 2ˆ

    21ˆ2

    −π

    0ˆ =∂∂

    O

    D

    VP

    =

    =

    L

    CCD

    CCPO

    RVP

    VVD

    2

    2

    max2

    2ˆmax

    π

    π

    L

    CC

    RV

    2

    2

    π

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 18/33

    Reducció del ‘Crossover’

    Una manera possible de reduir el THD consisteix en utilitzar la realimentació negativa

    Com que i la realimentació fa que vε = 0, llavorens vI ≈ vO

    En la pràctica, és necessari que en el AO, el ‘SR’ = ∞. En cas contrari, la distorsió encara serà perceptible. Per això encara és més pràctic utilitzar la classe AB

    vε vC

    OI vvv −=ε

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 19/33

    Alimentació unipolar

    La classe B també es pot utilitzar amb una única font d’alimentació, però requereix condensadors per desacoblar la component DC present als emisors dels BJTs

    VCC vI vO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 20/33

    Classe AB

    Elimina el crossover polaritzant els dos transistors a un corrent DC IC (IQ)= IN = IP petit (10% ÎC ). Per aconseguir-ho s’aplica una polarització VBB en els terminals de base de QN i QP

    Implementació de VBB:

    Díodes polaritzats mitjançant fonts de corrent Ús de multiplicadors de VBE

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 21/33

    Funcionament

    VBB, s’agafa segons el corrent de polarització requerit (IQ.- quiscient current). Per vI = 0 i vO = 0 una tensió VBB/2 apareix en la unió base-emisor de QN i QP

    Per calcular VBB

    Quan vI = 0, moment de canvi de conducció de QP a QN, IP encara és lleugerament superior a zero (IP ≥ 0)

    TBB

    VV

    SQPN eIIii·2·===

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 22/33

    Funcionament (cont I)

    Quan vI > 0, el potencial de base incrementa suficientment com per fer que la sortida segueixi l’entrada

    Això provoca una circulació de corrent iL i, per tant, iN ha d’augmentar IBEN

    BBIO vv

    Vvv ≡−+=2

    LPN iii +=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 23/33

    Funcionament (cont II)

    El increment en iN provocarà un aument de vBEN (per damunt de VBB/2 ), però com que VBB és un valor fixat, és produeix un decrement en iP

    Demostració:

    L’intercanvi de conducció entre transistors és suau i sincronitzat per VBB

    (El funcionament és anàleg a l’altre semicicle)

    =

    =

    +

    =+

    2

    ln2lnln

    QPN

    S

    QT

    S

    PT

    S

    NT

    BBBEPBEN

    Iii

    IIVI

    iVIiV

    Vvv

    Producte Constant

    Relació no lineal

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 24/33

    Classe AB vs. Classe B Funcionament bastant similar. La única diferència és que

    tots dos transistors estan en activa en el pas per zero de vI (vI < |vBE|)

    Transició suau i controlada dels modes d’operació dels BJT. Eliminació del crossover

    Potència: El rendiment és lleugerament inferior en la classe AB

    Quan vI ≈ 0, els transistors dissipen una potència PD = VCC·IQ

    La impedància de sortida es redueix a mesura que IL aumenta

    Es pot demostrar que: PN

    TOUT ii

    VZ+

    =

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 25/33

    Implementació de VBB: Díodes polaritzadors VBB es genera fent passar un corrent de polarització (Ibias) a través d’un

    parell de diodes connectats als transistors

    biasQ

    EBPBENDBB

    InIvvVV

    ··2

    =+==

    n.- Relació entre l’àrea de la unió d’emisor del BJT i l’àrea de la unió dels díodes (P.e: 1/3)

    Nota de disseny: Quan l’etapa injecta corrent a la càrrega l’increment de corrent a la base (de IQ/β a iL/β) ha de ser subministrat per Ibias

    Inconvenients:

    Interesa que n sigui el més petit possible, però això és difícil d’aconseguir Poca flexibilitat de disseny per a dispositius discrets Si vBE és constant i es produeix un aument de T, iN(P) aumenta. Això provoca

    un aument en la disspiació del BJT que el pot destruir (‘thermal runaway’)

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 26/33

    Implementació de VBB: Multiplicador VBE

    BJT alternatiu polaritzat per dues resistències i Ibias, implementa VBB multiplicant VBE1 per un factor K=1+R2/R1

    1

    1

    RVI BER = ( )

    +=+=

    1

    2121 1 R

    RVRRIV BERBB

    VBE1 es determina agafant la porció de Ibias que circula pel colector de Q1 (IC1)

    RbiasC III −=1

    =

    S

    CTBE I

    IVV 11 ln

    Els principals avantatges d’aquesta configuració són la seva flexibilitat i la poca dependència de VBB respecte a variacions de IL

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 27/33

    Variacions en la classe AB Són tècniques que serveixen per donar més protecció i

    millora a aquesta classe d’amplificadors de potència Seguidor d’emisor

    Compound devices

    Protecció de curt-circuit (Short Circuit Protection)

    Protecció tèrmica (Thermal Shutdown)

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 28/33

    Seguidor d’emisor Alta impedància d’entrada

    Q1 i Q2 són transistors de petit senyal

    R3 i R4 són resistències de compensació i donen protecció térmica (thermal runaway)

    Realitzat amb tecnologia de IC’s permet implementar triming per compensar l’offset de sortida

    Pot implementar-se amb o sense amplificador operacional per millorar driver de sortida

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 29/33

    ‘Compound devices’ Guany de corrent elevat (Equival a utilitzar un unic BJT amb β ≈

    β1· β2)

    Configuració npn (Darlingnton) i pnp (Sziklai)

    Resposta freqüencial pobre

    Tendència a oscil·lar amb freqüencies de treball (ft) elevades

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 30/33

    Short-circuit Protection Protecció davant un event accidental de curt-circuit a la

    sortida Amb funcionament normal, Q5 està en

    tall i el corrent circula cap a la càrrega a trevés de Q1 i R5

    Quan IL supera un cert valor (VBE5(act)/RE1) Q5 passa a activa, IC5 augmenta provocant un decrement en IB1 i, conseqüentment, en IL

    IL queda limitada (ILlim ≈ VBE5(act)/RE1) i, per tant, vOmax = ILlim·RL

    El principal inconvenient es que la tensió VRE1,2 obliga a redissenyar VBB, però les resistències RE1,2 ofereixen protecció davant del thermal runaway

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 31/33

    Thermal Shutdown Circuit que sensa la temperatura i activa un BJT que

    treballa com interruptor quan s’excedeix un cert valor El BJT es connecta de manera que absorbi literalment

    el corrent Ibias Funcionament:

    Q2 està desactivat (tall) en funcionament normal

    L’efecte combinat del funcionament de Z1 i Q1 quan esdevé un augment de la temperatura, provoca un aument en IC1 que aumenta la tensió en la base de Q2 i el satura

    Connectat el colector de Q2 a la base del BJT de potència (QN), el talla evitant la seva destrucció

    En la classe AB és nexessari un ThS complementari per protegir els dos BJTs

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 32/33

    BJT’s de potència. Consideracions Degut al tamany dels BJT de potència, alguns paràmetres d’aquests

    dispositius varien significativament respecte als BJT de petit senyal

    La relació iC – vBE presenta una constant n =2

    β és considerablement petita (30-80) però pot arribar fins a 5

    Són més lents. La save freqüència de treball (fT) és relativament baixa ja que Cμ i Cπ augmenten considerablement

    ICBO i BVCEO són elevats

    Molt baixa impedància d’entrada hie (10-40Ω)

    La característica principal ve determinada per un corrent de colector Icmax elevat (del ordre de 100A) però això obliga a tenir presents les especificacions de dissipació de calor

    TBE

    Vv

    SC eIi2=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 33/33

    Dissipació de calor

    Temperatura en la unió (TJ)

    Els BJT’s de potència dissipen grans qüantitats de potència en forma de calor que fan augmentar TJ

    Si TJ excedeix un valor crític (150ºC < Tjmax< 200ºC per als BJT fets de silici) el dispositiu queda danyat de manera permanent i irreversible

    Resistència tèrmica (θJA)

    Expressa l’increment de TJ per wat de PD que es dissipa i que es radia cap a fora del BJT desde la unió a la càpsula (junction-case) i desde la càpsula al medi ambient (case-ambient)

    DJAAJ PTT ·θ=−

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 34/33

    Potència dissipada vs Temperatura

    Interesa que el valor de θJA sigui el més petit possible

    El fabricant del dispositiu normalment especifica Tjmax respecte una determinada temperatura ambient (TA0 ≈ 25ºC), la potència dissipada en aquest punt (PD0) i la resistència tèrmica (θJA) treballant al aire lliure (sense radiadors incorporats)

    θJA dels BJTs de potència es pot reduir mitjançant radiadors

    Adicionalment, alguns fabricants proporcionan un gràfic que indica la potència que pot dissipar el dispositiu segons la temperatura ambient a la que està sotmés

    Condicions ambientals hostils (TA elevedes) limiten la potència de dissipació

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 35/33

    Radiadors

    θJA es pot expressar con una suma de resistències tèrmiques en diferents parts del BJT

    θJC es pot reduir encapsulant el dispositiu en una gran càpsula de metall (encapsulat TO3)

    θCA es redueix considerablement utilitzant radiadors

    CAJCJA θθθ +=θJC .- Junction-Case thermal resistance θCA .- Case-Ambient thermal resistance

    ( )SACSJCDAJ PTT θθθ ++=−Fabricant de

    BJTs

    Fabricant de radiadors

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 3/28

    L’amplificació: xo(t) = Axi(t) Conceptes fonamentals:

    Efectes de càrrega (loading).- Atenuació de guany provocada per Ri i Ro

    + - -

    + vi Ri

    Ro

    -

    + Aoc·vi + - vo

    vs Rs

    RL

    Amplificador de tensió

    ii

    Ri Ro Ais·ii

    io iS

    RS RL

    Amplificador de corrent

    oL

    Loc

    is

    i

    s

    o

    RRRA

    RRR

    vv

    ++= ··

    Amplificador VCVS Font d’entrada

    Càrrega Amplificador CCCS Font d’entrada

    Càrrega

    Guany (V/V) oL

    ois

    is

    s

    s

    o

    RRRA

    RRR

    ii

    ++= ·· Guany (A/A)

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 4/28

    Altres configuracions

    vo + - -

    + vi Ri

    Ro

    -

    + Avo·vi

    ii

    Ri Ro

    Ais·ii

    -

    + Ri vi

    vo + - Ri

    Ro

    -

    + rm·vi

    ii

    Ro

    gm·vi

    Amplificador VCVS (de tensió)

    Amplificador CCCS (de corrent)

    Amplificador VCCS (de transconductància)

    Amplificador CCVS (de transresistència)

    io

    io

    4 configuracions segons entrada i sortida siguin en tensió o corrent

    Característiques ideals Entrada Sortida Tipus d’amplificador Guany Ri R0

    vi vo Tensió (V/V) ∞ 0 ii io Corrent (A/A) 0 ∞ vi io Transconductància (A/V) ∞ ∞ ii vo Transresistència (V/A) 0 0

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 5/28

    L’amplificador operacional Amplificador de tensió amb guany extremadament elevat

    Característiques de funcionament bàsiques:

    Entrada diferencial (vD = vP - vN) i sortida unipolar

    Guany: 100 – 150dB a ≈ 200.000 – 12.000.000 (V/V)

    Model del amplificador operacional

    _

    +

    vN

    vP vO

    ( )NPOLDOLO vvavav −== ··

    OLdBD

    O avv ·log20=

    +

    aOL·vD rd

    ro vN

    vP +

    _ vD vD

    _

    +

    rD = ∞ ro = 0

    iP = iN = 0

    aOL = ∞ iN

    iP

    OL.- Llaç obert (Open loop)

    Resistència de sortida

    Guany (llaç obert)

    Resistència diferencial d’entrada

    Especificacions ideals

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 6/28

    Anàlisi:

    Relació sortida-entrada

    Exercici 1.1: Calcular vO si: 1) aOL = 102 (V/V), 2) aOL = 104 (V/V) i 3) aOL = 106 (V/V). Dades: R1 = 2kΩ, R2 = 18kΩ, vI = 1V

    L’amplificador no inversor

    _

    + vI

    vO

    R2 R1

    +

    aOL·vD _ + vD +

    R2

    R1

    + vO vI

    Amplificador de tensió

    Xarxa de realimentació

    ( )

    −=+

    =

    =

    NPOLO

    ON

    IP

    vvav

    vRR

    Rv

    vv

    21

    1

    vN

    vP

    +

    −= OIOLO vRRRvav ·

    21

    1CL

    OL

    OL

    I

    O A

    RRaR

    avv

    =

    ++

    =

    21

    1·1 CL.- Llaç tancat

    1) vO = 9.091V 2) vO = 9.90V 3) vO = 9.9999V

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 7/28

    Si a → ∞, ACL no depèn del operacional i el seu valor es configura mitjançant R1 i R2.

    Model simplificat del no inversor

    L’amplificador no inversor (i II)

    ( )1

    21limRRAA CLaIdealCL OL

    +==∞→

    _

    + vI

    vO

    R2 R1

    +

    vo +

    vi

    ivRR

    +

    1

    21

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 8/28

    Exercici 1.2: Obtingueu la relació sortida-entrada del amplificador inversor

    L’amplificador inversor.

    _

    +

    vI vO

    R2 R1

    +

    aOL·vD +

    _ vD

    R2

    R1

    + vO

    vN

    vP 1R

    vI

    ( ) OLCL aRRRRA

    121

    2

    111·

    ++−= ( )

    1

    2

    RRA IdealCL −=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 9/28

    Simètrica (VCC i VEE) i unipolar (VCC o VEE = 0)

    Direcció dels corrents d’alimentació en l’inversor IQ .- corrent de polarització en l’etapa de sortida del operacional (informació

    que proporciona el fabricant: IQ (LM741) ≈ 0.5mA )

    Alimentació

    _

    +

    vI > 0

    vO

    +

    _

    + vO

    + VCC

    VEE

    VCC

    VEE

    R1 R2 R1 R2

    + vN _ vP

    VCC

    VEE

    +

    + vO

    Simètrica +

    vN _ vP

    VCC

    vO

    Unipolar

    RL RL

    vI < 0

    iO

    IQ

    iO

    IQ

    ICC = |IEE| = IQ + iO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 10/28

    Valor màxim de sortida limitada per l’alimentació (VCC i VEE)

    Característica de sortida

    vO (V)

    vD (μV)

    vOH

    vOL

    aOL

    vOH/aOL

    vOL/aOL

    Zona lineal

    Zona de saturació superior

    Zona de saturació inferior

    VOH = VCC - VDROPOUT

    VOL = VEE + VDROPOUT

    VDROPOUT (LM741) = 2V _

    +

    vI(t) vO(t)

    10kΩ

    +

    20kΩ

    10

    -10

    6.5

    vI(t) (V)

    13

    -13

    vO(t) (V)

    vN(t) (V)

    2.33

    -2.33

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 11/28

    Realimentació negativa Punt de vista dels sistemes de control

    Si T → ∞

    +

    β

    -

    xi

    xi.- Entrada o consigna xε.- Senyal d’error

    xf

    xo Càrrega a

    xf.- Senyal de realimentació xo.- Sortida

    Amplificador d’error i/o planta

    −===

    fi

    of

    o

    xxxxxxax

    ε

    ε

    β ··

    β.- Factor de realimentació β·1 a

    axxA

    i

    oCL +

    ==T = a·β.- Guany de llaç

    β1lim)( == ∞→ CLTIdealCL AA

    Funció d’error

    ( ) TTAA IdealCLCL +

    =1·

    ∈−=+

    11 T

    TTx

    x

    i +=∈=

    11ε

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 12/28

    Pros i contres de la realimentació Pros:

    Disseny de ACL més senzill (Només cal que el guany (a) en llaç obert sigui el més gran possible)

    Redueix distorsió harmònica (THD) i el soroll Millora ample de banda (BW) Millora insensibilitat del guany ACL a les variacions

    paramètriques dels dispositius

    Control de la resposta al esgraó → Control industrial (TCON) Augment de Zin i disminució de Zou segons topologia

    Contres: Reducció del guany (Af < A) Inestabilitat dels pols si no es dissenyen acuradament Disminució de Zin i augment de Zou segons topologia

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 13/28

    Soroll i interferències La realimentació negativa també és un mecanisme per reduir la

    sensibilitat dels sistemes electrònics a algunes fonts d’interferència

    Característica explotada en aplicacions d’amplificadors d’àudio

    ∑ ∑∑

    x1

    xi xo +

    + + + +

    +

    x2 x3

    Soroll d’entrada i Errors d’offset

    Soroll d’alimentació

    Salts de càrrega

    β

    a1 a2

    +++

    +=

    21

    3

    1

    21

    21

    21

    ···1·

    aax

    axxx

    aaaax io β

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 14/28

    Sensibilitat Sempre que T sigui elevat, variacions en a no alteren el guany ACL β fixa el valor ACL sense garantir la seva estabilitat

    Necessitat d’implementar β amb components de qualitat com per seguir el senyal vo

    _

    + vI

    vO

    R2

    +

    Amplificador inversor

    - vI vD

    vN

    vo a ∑

    21

    1

    RRR+

    R1 vN

    - +

    vD +

    Diagrama de blocs

    β·1 aa

    vvA

    i

    oCL +

    == ( )2·1

    1βada

    dACL+

    =

    ( ) CLAaa =+ β·1 ( ) aa

    TAA

    CL

    CL ∆+

    =∆ ·

    11

    ( ) ( )βββ ·1·

    ·1 22

    aAa

    aa

    ddA CLCL

    +−=

    +−=

    ββ∆

    −=∆

    CL

    CL

    AA

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 15/28

    Linealització de la sortida Linealitzant la sortida amb la realimentació negativa permet reduir la

    distorsió harmònica

    vD (μV)

    vO (V)

    Llaç obert Realimentació negativa

    Característica de sortida

    Guany del sistema

    vO (V) 10

    - 10

    - 300 300 vI (μV)

    10

    - 10

    - 1.5 1.5

    Zona linealitzada

    100

    - 300 300 - 1.5 1.5

    dvO/dvD (V/mV) dvO/dvI (V/mV)

    10

    Guany constant

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 16/28

    Configuracions de realimentació

    β

    + -

    Rs

    vs Rs is

    β

    + -

    Rs

    vs

    β β

    RL RL

    RL

    Rs

    io

    io

    +

    - vo

    +

    - vo

    + - vf

    + - vf io

    io

    if if

    if if

    +

    - vε

    +

    - vε

    ii

    + vi

    + vi

    1 series-shunt

    3 series-series

    2 shunt-series

    4 shunt-shunt iε ii

    is

    RL a a

    a a

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 17/28

    Configuracions entrada/sortida Segons la comparació a l’entrada i el mostreig a la sortida

    Entrada (Comparació)

    Sortida (Mostreig)

    Ve de la xarxa de realimentació

    vI + _ vD

    vf

    vD = vI - vf

    Tensió Corrent

    Càrrega

    A la xarxa de realimentació

    vO

    xf = β·vo

    Ve de la xarxa de realimentació +

    _ _

    +

    +

    _

    +

    _

    iI if

    iD

    iD = iI - if

    Càrrega

    A la xarxa de realimentació

    xf = β·io

    iO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 18/28

    Consideracions sobre rd i ro Amplificador no inversor i inversor

    aOL·vD _ + vD

    +

    rd

    ro

    vI +

    R1 R2

    aOL·vD _ + vD

    +

    rd

    ro

    vI +

    R1 R2

    vO vO

    RO RO Ri

    Ri

    ( )( ) 100212

    012

    11

    RrrrRRRarraRR

    d

    d

    +++++++

    ( ) ( )( )drRrRRaraR

    1021

    02

    11 ++++−

    ( ) ( )021102//

    11 rRR

    RrRard ++

    ++

    + ( ) drrRarRR

    02

    021 1 +++

    ++

    ACL

    Ri

    Ro ( ) ( )dd rRRRrrRrar

    212010

    0

    11 +++++ ( )2110

    1 RRaRr

    ++

    +

    _

    +

    _

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 19/28

    Consideracions sobre rd i ro (i II) Aproximacions a considerar en el disseny

    No Inversor:

    Inversor:

    A, Ri i Ro, s’apropen al comportament ideal, excepte en Ri del inversor (que s’ha de dissenyar amb una R1 elevada)

    Exercici 1.4: Determineu analíticament les expressions anteriors

    ( )[ ] ( )aRrrrRrr dd +

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 20/28

    Mesura directa de T Quan interessa saber l’estabilitat del sistema, T es determina de forma

    directa

    Mètode:

    1) Eliminar l’entrada (vi = 0), 2) Tallar en un punt del llaç (p.e. vD), 3) Utilitzar un senyal de test (vT) i mesurar el retorn (vR)

    Opcionalment, es pot trobar el factor β i multiplicar pel guany en llaç obert del operacional (a)

    +

    β

    -

    vi = 0 vR

    vo a vT

    avD _ + vD

    +

    rd

    ro

    vT

    R1 R2

    vO

    RO

    x

    Punt de trencament

    +

    vR

    0=

    −=ivT

    R

    vvT

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 21/28

    Exemple Exercici 1.5: Donat el següent circuit, Trobeu:

    1) Expressió i valor del guany ideal ACL 2) La desviació respecte al guany real si rd =1MΩ, a =105 V/V i r0 =100Ω

    Dades: R1 = R2 = 1MΩ, R3 = 100kΩ, R4 = 1kΩ i RL = 2kΩ

    Solució:

    _

    +

    vI

    vO

    R2 R1

    + R3

    R4

    =

    ++−=

    4

    3

    2

    3

    1

    2 1RR

    RR

    RRACL1) -101.1 V/V 2) error = -0.32%

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 22/28

    Amb realimentació negativa, donat que vD = a·(vP - vN) i a → ∞, l’operacional proporciona la tensió de sortida que necessita per a que vD sigui nul·la

    Condició de curtcircuit virtual: vD = 0, iP = iN = 0

    Revisió de l’anàlisi amb l’amplificador inversor. El mètode de superposició és més pràctic en l’anàlisi amb amplificadors

    operacionals

    Anàlisi amb operacionals ideals

    _

    +

    vI vO

    R2 R1 +

    avv OD = 0lim =

    ∞→ Dav PNa vv =∞→lim

    i1 i2

    21

    2100

    Rv

    Rv

    iiOI −=

    −=

    ( )1

    2

    RR

    vvA

    I

    OIdealCL −==

    vN=0

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 23/28

    El seguidor de tensió Utilitzats com a buffer per regenerar senyals amb més capacitat de corrent

    Altres circuits bàsics

    _

    + vI

    vO

    + ACL = 1

    vI = vP = vN = vO vo

    +

    vi

    Iv·1

    +

    RS

    vI vL +

    _

    vS _

    + vS +

    RS

    vL _

    + RL

    SLS

    LL vRR

    Rv ·+

    =

    Atenuació de vS a la sortida

    vL = vS

    +

    _

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 24/28

    Circuits sumadors/restadors

    _

    +

    v1 vO

    RF R1

    +

    v2

    R2

    +

    v3

    R3

    +

    Sumador inversor

    ++−=

    3

    3

    2

    2

    1

    1

    RV

    RV

    RVRA FCL

    _

    +

    v1 vO

    R2 R1

    +

    v2

    R3

    + R4

    Restador

    ++

    = 1243

    21

    1

    2 ·11 vv

    RRRR

    RRvO

    ( )121

    2 vvRRvo −=Si R3/R4 = R1/R2

    F

    O

    Rv

    Rv

    Rv

    Rv

    −=++3

    3

    2

    2

    1

    1

    11

    22

    43

    4

    1

    2 ··1 vRRv

    RRR

    RRvO −+

    +=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 25/28

    Aplicacions de les configuracions bàsiques Desplaçadors de nivell DC

    Amb alimentació unipolar

    _

    +

    v1

    vO

    RF R1

    +

    R2 +15V

    -15V

    +

    +

    +15V

    -15V

    10kΩ 100kΩ

    300kΩ vO = -10·vI+5V

    _

    + vI vO

    R1 R2

    RL

    + _

    +

    R

    R

    VCC (5V)

    2.5V

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 26/28

    Exercicis Exercici 1.6: Amb un sumador inversor dissenyeu les resistències per

    tal de que el circuit implementi la funció

    Exercici 1.7: Amb un restador dissenyeu el circuit per tal de que vO = v2 – 3·v1 amb resistències d’entrada Ri1 = Ri2 = 100kΩ

    Exercici 1.8: Dissenyeu un amplificador amb sis entrades i un operacional per tal que implementi la funció

    Exercici 1.9: Usant una estructura semblant al exercici anterior, dissenyeu un amplificador de quatre entrades que implementi la funció:

    vO = -2·(3·v1+4·v2+2·v3)

    vO =v2+v4+v6-v1-v3-v5

    vO = 4·vA-3·vB+ 2vC-vD

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 27/28

    NIC (Negative Impedance Converter) Circuit que es comporta com una resistència negativa

    Per neutralitzar impedàncies no desitjades. Utilitzat en filtres actius analògics d’altes prestacions

    _

    +

    v

    R2 R1

    + Req = R

    + R v

    i

    Req

    Resistència positiva

    Resistència negativa

    Req

    i

    RRRREQ ·

    2

    1−=

    R

    vRR ·1

    1

    2

    +

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 28/28

    Sortida en el domini freqüencial (s = jω = dv/dt)

    Tot i els problemes de funcionament del circuit bàsic real, l’integrador i diferenciador són la base de moltes aplicacions: Generadors de funcions, filtres analògics actius, conversors A/D, controladors analògics (PID), etc...

    Circuits amb condensadors

    _

    +

    vI

    vO +

    R C

    ( ) ( ) ( )010

    O

    t

    IO vdvRCtv +−= ∫ ττ

    Integrador

    _

    +

    vI

    vO +

    C R

    ( ) ( )dt

    tdvRCtv IO −=

    Derivador

    ( ) ( )svsRC

    sv IO ··1

    −= ( ) ( )svsRCsv IO ··−=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 3/31

    És un amplificador de trans-resistència (o trans-impedància) Paràmetres en llaç tancat

    Presenta l’inconvenient de que sensibilitats elevades (V/μA) requereixen resistències extremadament altes (MΩ)

    Exercici 2.1: Determineu els paràmetres en llaç tancat del convertidor I-V amb una R=1MΩ

    Convertidor I-V

    _

    +

    iI vO

    vO = K·iI vO = -Z(s)·iI = -R·iI = ACL·iI

    Ri

    Ro

    Z(s)

    TTRACL +

    −=1 0

    ·rRr

    raTd

    d

    ++=

    ( )T

    rRrR di ++

    =1

    // 0T

    rR+

    ≅1

    00

    K.- Sensibilitat

    iI K

    vO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 4/31

    Les xarxes en T (T-Networks) permeten augmentar la sensibilitat (o guany) de les configuracions sense necessitat d’utilitzar resistències molt elevades

    Exercici 2.2: 1) Determineu l’expressió del convetidor I-V en T. 2) Especifiqueu valors adients per a una sensibilitat de 0.1V/nA

    Convertidor I-V (sensibilitat elevada)

    _

    +

    iI vO

    vO = -k·R·iI

    RR

    RRk 2

    1

    21 ++=

    R

    R2

    R1

    Solució (No és única) : R1 = 1kΩ, R2 = 99kΩ, R = 1MΩ

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 5/31

    Amplificadors de trans-conductància (o trans-admitància) Configuracions amb càrrega flotant o referida a massa

    Interessa que iO no depengui de vL !!!

    Inconvenients de la càrrega flotant:

    Corrent de sortida limitada pel valor màxim del dispositiu (LM741: 25mA) En el cas b), el corrent iO es deriva de la font vI R0 ≠ ∞

    Fonts de corrent

    _

    + vI iO = 1/R·vI = ACL·vI

    R iO

    +

    + _ vL

    RL Càrrega flotant

    _

    +

    vI

    iO = 1/R·vI = ACL·vI

    R iO

    + + _ vL

    a)

    b) d

    dCL rRra

    rRaR

    A+++

    −=

    01·1

    ( )( ) 00 1// rarRR d ++=

    RL vI

    iO

    RL Càrrega flotant

    +

    _ vL o

    LIO R

    vvki −= ·

    RO = ∞

    Característiques

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 6/31

    Font de corrent referida a massa. Combina l’ús d’una font d’entrada vI en sèrie amb una resistència R1 i un convertidor NIC

    Font ideal amb RO= ∞ si R4/R3 = R2/R1

    Compatibilitat de sortida:

    Exercici 2.3: Dissenyeu una font de corrent DC de 1mA amb un LM741 alimentat a 15V i amb el màxim de compatibilitat de sortida:

    Font de Howland

    _

    +

    vI

    R4 R3

    +

    R2 R1 Càrrega +

    _ vL iO

    Lo vRRv ·1

    3

    4

    +=

    RO 4 1 2 3

    1 2 3 1 1

    ·I Io LR R R Rv vi v

    R R R R R −

    = + =

    1

    2

    3

    4

    RR

    RR

    =

    1

    IvR

    R1 3 24

    R RR

    +

    _ vL iO

    NIC

    3412

    20 RRRR

    RR−

    =

    R0

    max21

    1oL VRR

    Rv+

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 7/31

    Aparellament de resistències (Mismatch)

    Exercici: Discutiu les implicacions d’utilitzar resistències amb 1% i 0.1% de tolerància, tot determinant R0

    Limitació de guany en llaç obert. R0 disminueix amb un valor finit de a

    Millores en la font:

    Amb R2A i R2B la font fa un ús més eficient de l’energia

    Font de Howland. Inconvenients

    ( )∈−= 11

    2

    3

    4

    RR

    RR ∈ .- Factor de desigualtat

    ∈= 10

    RR

    ( )

    +

    +=12

    210 /11//

    RRaRRR

    _

    +

    vI

    R4 R3

    +

    R2B R1

    +

    _ vL

    R2A

    1

    22

    3

    4

    RRR

    RR BA +=I

    Bo vR

    RRi ·2

    12= iO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 8/31

    Característiques: k ≥ 1 amb Ro = ∞ Càrrega flotant o referida a terra Aplicacions: sensors remots, condicionament de fotodetectors, convertidors

    V-F, etc.

    Amplificadors de corrent

    iI iO

    o

    LIO R

    viki −= ·a vL + _

    _

    +

    iS

    R2 R1

    RS

    + _ vL

    iO

    1

    212 111

    1RR

    aRRk +≈

    ++= RO=R1(1+a)

    _

    +

    iS

    R2

    R1 RS

    _ vL iO

    R0 +

    R0

    1

    2

    RRk −= SRR

    RR2

    10 −=

    VCC

    VEE

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 9/31

    Mode diferencial i mode comú

    CMRR.- Atenuació del mode comú:

    Amplificadors Diferencials (AD) i CMRR

    _

    +

    v1 vO

    R2 R1

    +

    v2 + R4(=R2) R3(=R1)

    mcmcddo vAvAvvRRRR

    RRv +=

    ++

    = 1243

    21

    1

    2

    11

    _

    +

    v1

    vO

    R2 R1

    +

    v2 +

    R4(=R2) R3(=R1)

    +

    2dv

    2dv

    vMC

    +=

    −=

    221

    12vvv

    vvv

    mc

    d

    +=

    −=

    2

    2

    2

    1

    dmc

    dmc

    vvv

    vvv ( )( )

    +

    ++

    = 12 342

    214

    1

    2

    RRRRRR

    RRAd ( )341

    3241

    RRRRRRRAmc +

    −=

    =

    mc

    d

    AACMRR log20

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 10/31

    Resistència d’entrada diferencial i mode comú Rid, Rimc

    Interessa que Rid → ∞ i Rimc → 0

    Els dos paràmetres depenen de R1. Dos requisits impossibles d’aconseguir a la vegada

    AD. Altres consideracions

    _

    + Rid

    R2 R1

    R2 R1

    12RRid =

    _

    +

    R2 R1

    R2 R1

    RiMC

    221 RRRimc

    +=

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 11/31

    Aparellament de les resistències

    Exercici 2.4: Si R1 = R3 = 10kΩ i R2 = R4 = 100kΩ,

    1) Discutiu la implicació d’utilitzar resistències amb 1% de tolerància 2) Il·lustreu el cas en que vd = 0 i vmc = 10V 3) Determineu la tolerància que es necessita per a un CMRR de 80dB

    AD. Altres consideracions (i II)

    _

    + vO

    R1

    +

    +

    R2 R1

    +

    2dv

    2dv

    vMC

    ∈++

    −=2

    2121

    21

    1

    2

    RRRR

    RRAd

    ∈+

    =21

    2

    RRRAmc

    ( )∈−12R

    ∈+

    ≅ 121log20 RRCMRR

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 12/31

    Ajustament de guany

    Per fixar el guany en la configuració bàsica es necessita actuar en dues resistències: R1 i R2.

    Dissenys amb actuació en un únic component RG

    AD. Altres consideracions (i III)

    ( )1221

    2 12 vvRR

    RRv

    GO −

    += ( )12

    31

    2 vvRRRRv GO −=

    _

    +

    v1

    vO

    R2 R1

    +

    v2 + R2 R1

    R2

    RG

    R2

    Variació no lineal

    _

    +

    v1

    vO

    R2 R1

    +

    v2 + R2 R1

    RG R3

    _

    +

    Variació lineal

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 13/31

    Interferències en el retorn cap a terra

    Equips lluny de la font a mesurar, queden afectats per la impedància distribuïda en la presa de terra.

    L’ús d’amplificadors diferencials permet amplificar senyal útils i eliminar interferències en mode comú

    AD. Altres consideracions (i IV)

    _

    +

    v1

    R2 R1

    +

    Sortida afectada pel retorn a terra

    R2 R1

    ...

    ... ... _ vg +

    Zg No Ni

    +

    _ vO

    ( )giO vvRRv +−=

    1

    2

    _

    +

    v1

    R2 R1

    +

    ...

    ... ... +

    Zg

    No Ni

    +

    _

    vO

    _ vg

    11

    2 vRRvO −=

    Cancel·lació del soroll

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 14/31

    Característiques:

    Amplificador diferencial Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa

    (idealment nul·la) Guany (Ad) precís, estable i de fàcil ajustament CMRR extremadament elevat

    Amplificador d’Instrumentació (AI)

    Món Físic

    Sensor Transductor

    Condicionament

    DSP / FPGA

    A/D Filtre

    Digital +

    Processa- ment

    AI !!

    D/A

    Driver/ Interface

    M

    Actuador

    Cadena de mesura i control

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 15/31

    Etapa 1 no inversora per obtenir característiques d’alta impedància d’entrada (ZI) Impedàncies: Zd i Zmc extremadament grans (idealment ∞). Zo molt baixa (idealment nul·la) RT per ajustar el CMRR

    Resistències de precisió (Excepte RG que s’utilitza per ajustar el guany de manera no lineal)

    AI amb 3 operacionals

    _ +

    _

    +

    _

    +

    v1 +

    v2 +

    R1 R2

    R1 R2

    R3

    R3

    RG

    vO = Ad(v2 – v1)

    Etapa 1

    ( )2132121 vvRRvvG

    OO −

    +=−

    vO1

    vO2

    AO1

    AO2

    AO3

    ( )121

    2OOO vvR

    Rv −=

    Etapa 2

    ×

    +=×=

    1

    2321 21 R

    RRRAAA

    Gd

    RT

    vO

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 16/31

    Ajustament del CMRR S’ha d’actuar a RT :

    Procediment:

    1) Ajunteu les entrades (v1 = v2) 2) Configurar R5 per al màxim guany possible (Admax ; RGmin) 3) Canviant de manera alternada l’entrada de -5V a 5V i modificar RT per tal

    que el canvi a la sortida sigui mínim (CMRR màxim)

    _ +

    _

    +

    _

    +

    R1 R2

    R1 R6

    R3

    R5

    R4

    vO1

    vO2

    AO1

    AO2

    AO3

    RT

    vO

    -5V / +5V

    R3

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 17/31

    S’aconsegueix optimitzar els paràmetres del AI:

    Linealitat Augment del guany i CMRR (Resistències més precises) Immunitat al soroll Fiabilitat

    Exercici 2.5: Dissenyeu el AI per tal de que el guany diferencial (Ad) es pugui variar en un rang: 1V/V ≤ Ad ≤ 103V/V

    AI. Circuits integrats

    +

    _

    + _

    + _

    v1

    v2

    RG Càrrega Configuració

    Guany

    Connexió en mode de sensat remot

    Sense

    Referència

    Sortida RG1

    RG2

    +

    _

    RG

    v2

    VCC

    VEE

    Sense

    Referència

    Sortida

    Símbol general del AI i connexió

    v1

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 18/31

    Utilitzat amb operacionals de qualitat i reduir nombre de components Degradació del CMRR (Entrades tractades asimètricament)

    AI amb 2 operacionals

    _

    +

    _

    + v2 +

    v1 +

    R1 R1 R4(=R2) R3(=R1)

    vO

    _

    +

    _

    + v2 +

    v1 +

    R1 R1 R2 R1

    vO

    RG

    Guany fixe

    ( )121

    21 vvRRvO −

    +=

    Guany variable

    ++=

    GO R

    RRRv 2

    1

    2 21

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 19/31

    Aparellament de BJT’s (AMP-01 d’Analog Devices)

    Millora del CMRR

    Dos BJTs dintre d’un mateix IC són més ràpid que no pas dos operacionals → CMRR elevat

    Guany elevat:

    Rang de sortida ajustable

    Característiques elèctriques:

    RG1

    RG2

    +

    _

    RG

    v2

    V+

    V-

    Sense

    Referència

    Sortida

    v1

    RS

    3 2

    1 18

    14 15

    13 12

    11 10

    7

    8 9

    9

    13

    10

    7

    11

    12

    1 2

    15 14

    18

    3

    G

    Sd R

    RA 20=

    AMP-01

    Offsett voltage 15μV Offsett voltage drift 0.1μV/ºC Noise 0.2μVp-p (0.1Hz to 10Hz) Output drive 10V (50mA) Capacitive load stability To 1μF Gain range 0.l to 1000 V/V Linearity 16 bit at G=1000V/V CMRRdB 140dB at (G=1000V/V) Bias current 1nA Output stage thermal shutdown

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 20/31

    Tècnica de capacitat commutada

    Millora del CMRR (i II)

    _ + vO

    R2 R1

    +

    +

    1μF

    C3 -5V

    +5V

    C2 C1 1μF 1μF

    v1

    v2

    -5V

    10nF

    C4

    +5V

    7

    13 14

    17 16

    4

    8

    LTC1043

    LTC1013

    C1 es carrega a vd = v2 – v1 i elimina el mode comú. Quan els interruptors commuten a l’altre posició vd es transfereix al no inversor.

    Freqüència de commutació configurable mitjançant C4 (fS = 500Hz). Filtre passa baixes mitjançant C3 amb un operacional de precisió

    ( )121

    21 vvRRvO −

    +=

    CMRR = 120 dB (a 60Hz)

    11

    12

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 21/31

    Protecció activa de guarda

    _ +

    _

    +

    _

    +

    R1 R2

    R1 R2

    R3

    R3

    RG

    vO1

    vO2

    AO1

    AO2

    AO3 vO

    Equips lluny del punt de mesura en entorns industrials necessiten apantallament per reduir soroll de pick-up. Degradació del CMRR amb la freqüència degut al ‘mismatching’ en la component RC del cable

    +

    vMC 2

    dv

    2dv

    +

    +

    Cable coaxial

    Connexió a la malla

    vMC

    +

    +

    _ C1

    C2

    RS1

    RS2

    RG

    Model del cable coaxial

    cmdmdB CR

    CMRRπ2

    1log20

    Rdm = |RS1 – RS2|

    Ccm= (C1 + C2)/2

    20kΩ

    20kΩ

    _ +

    vCM

    Circuit per neutralitzar vCM i augmentar CMRR

    Referència

    Sense

    vO AI

    AO4

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 22/31

    Guany programable digitalment

    _ +

    _

    +

    _

    +

    R

    R

    R ...

    AO1

    AO2

    AO3 vO

    ...

    ...

    ...

    v1

    v2

    SW0

    SW1

    SW2

    SWn

    R1

    R2 Rn+1

    SWn

    SW2

    SW1

    SW0

    R1

    R2

    R

    ...

    i0

    i1

    i2

    in

    in

    outd R

    RA +=1

    =

    == ∑

    =

    iSWRSW

    R i

    jj

    out

    12

    00

    =

    == ∑

    +=

    +

    iSWR

    SWRR n

    ijj

    n

    in

    1

    1

    2

    0

    Aplicacions d’adquisició de dades El guany el configura un dispositiu programable amb multiplexors

    analògics (un parell d’interruptors activat cada vegada, SW0 o SW1 ,etc)

    μC CD4051 o CD4052

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 23/31

    ‘Offsetting’

    _ +

    _

    +

    _

    +

    v1 R1 R2

    R1 R2

    R3

    R3

    RG

    AO1

    AO2

    AO3 vO

    Algunes aplicacions necessiten offsett de sortida.

    Cal·libració del circuit Ajustament del zero de sortida a l’entrada del A/D

    _ +

    AO4

    +15V

    -15V

    24kΩ

    24kΩ

    100kΩ

    vO = Ad(v2 – v1) + VREF

    VREF v2

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 24/31

    AI. Sortida de corrent

    _ +

    _

    +

    _

    +

    R1 R2

    R1 R2

    R3

    R3

    RG

    vO1

    vO2

    AO1

    AO2

    AO3 vO

    Per evitar degradació de senyal en connexions llargues Configuració Howland a la sortida

    v2

    v1

    iO

    ( )121

    321 vvR

    RRi GO −+=

    Càrrega

    _

    +

    _

    + v2 +

    v1 +

    R4 R5 R1 R2

    iO Càrrega

    _ vL

    +

    _

    +

    vL

    R3

    ( ) 31324512

    0 RRRRRRRRR+−

    =

    Exercici: Determineu iO = f(v2 – v1)

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 25/31

    AI. Entrada de corrent

    _ +

    _

    +

    _

    +

    R1 R2

    R1 R2

    R4

    R4

    vO1 AO1

    AO2

    AO3 vO iI

    + _

    vCM vO2

    R3 R3 IO iRR

    Rv 31

    22−=

    Per mesurar corrent d’un llaç

    _

    +

    R2

    R2

    R2

    RG

    R2

    vO1

    vO2

    1) 2)

    Guany Variable

    vO

    _

    +

    R1 R2

    R1 R2

    AO3 vO

    iO Càrrega

    _ vL

    +

    Amplificador de corrent amb entrada flotant

    vO1

    vO2 AO3

  • Universitat Politècnica de Catalunya José Antonio Soria Pérez Departament d’Enginyeria Electrònica 26/31

    Sensors resistius Resistències que varien segons condicions mediambientals

    Tipus:

    Temperatura: Termistors NTC, PTC o detectors RTD Llum: Fotoresistències, LDR Deformacions a esforços: Galgues extensiomètriques

    Exercici 2.6: Les RTD presenten una resistència a 0ºC de 100Ω i un coeficient de temperatura α = 0.00393 Ω/ºC

    1) Escriviu una expressió de la resistència que depengui de T 2) Calculeu R(T) per T=25ºC 3) Calculeu ∆R i δ per ∆T = 10ºC

    R = Rn + ∆R = R·(1 + δ) Valor nominal o de referència (0ºC)

    Canvi degut a les Variacions mediambientals

    RR∆=δ

  • Universitat Politècnica de