Diseño de Ultra Bajo Consumo III. Límites teóricos y nivel...

F. Silveira Univ. de la República, Montevideo, Uruguay EAMTA 2012, Córdoba, Argentina 1

Fernando Silveira

Universidad de la República

Uruguay

Diseño de Ultra Bajo Consumo

III. Límites teóricos y nivel sistema


Organización de las Presentaciones

I. Modelado del transistor MOS para diseño de bajo

consumo.

II. Metodología de diseño de circuitos integrados

analógicos MOS y operación bloques básicos.

III. Límites teóricos y nivel sistema

IV. Laboratorio


Agenda

I. Ruido, límites teóricos y prácticos de consumo

– Implementaciones Analógicas vs. Digitales

II. Subsistema y sistema


Ruido de los Componentes (1)

Señales aleatorias vinculadas a comportamiento de

portadores discretos de carga (electrones, huecos).

Ruido térmico o blanco

– debido a movimiento térmico aleatorio de portadores

– existe en todo medio con portadores libres

– fija límites físicos a señales que se pueden amplificar y a consumo

necesario para procesamiento analógico de señales.

Ruido 1/f o flicker o rosado

– debido a aspectos constructivos de los dispositivos.

– en el transistor MOS, debido a imperfecciones en la interfaz óxido /

semiconductor

Se describe por densidad espectral de potencia en V2/Hz o

A2/Hz.


Ruido de los Componentes (2)

Para minimizar ruido => Minimizar ancho de banda

|H(s)|

SV

f

f

1

SV [V2/Hz]

H(s)

vo

∫∞

π=0

2

Vorms df)f..2.j(H.Sv


Caso particular: circuito RC.

Independiente de R !, pues si R => SV pero Ancho de banda

Fija valor mínimo de C en sistemas muestreados para cierta precisión

R

C

vo

SV=4.k.T.R

C

kTdf

fjRCSv Vorms =

+= ∫

∞ 2

0

2

1..2..

1.

π


Modelo de Ruido del Transistor MOS

SV [V2/Hz]

Transistor sin ruido

SV=SVblanco+SV1/f

SVblanco= γ.n.k.T/gm ,

γ = 2 en W.I y 8/3 en S.I.

SV1/f =4.k.T.ρ / W.L.f

ρ depende del proceso de

fabricación.

SI [A2/Hz]

SV => SI, con SI: SI=gm2.SV


Límites teóricos de consumo (E. Vittoz)

Potencia de ruido en vo: (Ec. 3)

N = k.T/C

Combinando Ecs. 1, 2 y 3:

Si el circuito tiene una ganancia AV:

C

VDD

PIDD

vo

vo sinusoidal con amplitud pico a pico Vpp.

Potencia de la fuente: (Ec. 1)

P= VDD.IDD = VDD.Q/T = VDD.Vpp.C.f

Potencia de señal en vo: (Ec. 2)

S = Vpp2/8

NSkT8f

V

VP

pp

DD=

Vpp

DD A.N

SkT8fV

VP =

Fuente: E. Vittoz


Límites teóricos de consumo (E. Vittoz)

Factores:

VDD/Vpp => trabajar Rail-to-Rail

f => compromiso velocidad consumo

S/N => compromiso precisión consumo

AV=> compromiso ganancia consumo

Vpp

DD A .N

S kT8 f V

VP =


Límites consumo: Digital vs. Analógico

Límites teóricos de

consumo para

procesamiento Analógico

y Digital

Analógico es mejor para

relaciones S/N bajas, pero

la frontera se está

moviendo ...

Implementaciones reales

aún dos o tres órdenes de

magnitud por arriba ...

Scaling

Fuente: E. Vittoz


Límites prácticos (1)



Eficiencia amplificadores

Trabajar con amplitud menor a VDD Capacidades parásitas:

Según posición agregan consumo y no reducen ruido

Necesidad de capacitor de compensación

Bajo gm/ID de los transistores MOS

Necesidad de precisión (matching) => mayor tamaño y mayores capacidades parásitas

Fuentes de ruido adicionales:

1/f

Inyección de carga

Interferencia



Bibliotecas de celdas no pensadas para bajo consumo

Decisiones erróneas a nivel arquitectura

Trabajar con requerimientos innecesarios (de por ej. S/N).

Corrientes muy bajas descartadas por falta de datos, modelo o desconocimiento

– E. Vittoz: “barrera sicológica en el nivel de µA”.

... Varios otros y ... Nuestra inventiva y osadía ...


Acercándose a los límites

IEEE Journal of Solid-State Circuits, Agosto 2003,

B. Linares-Barranco, T. Serrano-Gotarredona, “On the design and characterization of femtoampere current-mode circuits”

Ej. Filtro pasabajos de primer orden con C = 100fF e Ibias = 3.5 fA !!


Orígenes del consumo en circuitos analógicos

Nivel Alto Nivel Medio Nivel Bajo

Velocidad (Tiempo de

Settling Total)

Settling Lineal

(fT, PM)

gm, ID, (W/L),

Cm

Slew Rate ID, Cm, CL

SNR,

Ruido

Rangos de

TensiónID, (W/L)

Ruido

Térmicogm, Cm

Ruido 1/f gm, W, L

Precisión Estática

Ganancia DC gm, ID, L

Voltaje de

Offsetgm, ID

?


Agenda

I. Ruido, límites teóricos y prácticos de consumo

– Implementaciones Analógicas vs. Digitales

II. Subsistema y sistema


I. Bias adaptativo

CL

IB(vid)

+ -

vid

VDD

vo Degrauwe et al, IEEE JSSC, 1982

Tensión diferencial de entrada grande => Slew-rate =>IB grande

Tensión diferencial de entrada chica => zona lineal =>IB chico para estabilidad

Vstep

Vo

t"slewing" part = f(SR)

linear settling= f(fT, PM)

Vstep


I. Etapa de salida clase AB

total equivalent transconductance of this stage under class AB operation (gm=io/vi)

D(s): one doublet for each current mirror phase shift.

This phase shift increases with gmmult and sets maximum values for the

gmmult factor.

)()1( sDh

kmgmgm a +=

gm x up to 25, gm/ID x up to 12

gmmult

D(s): current mirrors freq. response

Silveira, SBCCI2000,

SBCCI2002, ISCAS 2002


I. Etapa de salida clase AB:

usada en circuito de sensado para marcapasos

Silveira, Flandre, ISCAS 2002, Active-RC, tecno FD-SOI

2µm, IDD = 110nA.

Reducción en consumo de un orden de magnitud respecto a

otras implementaciones

Mitad de la reducción debido a proceso SOI, mitad debido

a arquitectura del amplificador

-

+

R1

C2

Amplifier

Vi

Vbias

-

+

VrefDA

C1

VoComparator

R2

2 stage Miller

RC, Class AB

output,

IDD=90 nA

Based on

symmetrical

OTA

IDD=20 nA


I. Mejoras indirectas

Técnicas que mejoran desempeño sin incremento o con

poco incremento de consumo es equivalente a reducir el

consumo

– Compensacion de offset en circuitos a capacitores conmutados

– Reducción de ruido 1/f usando un amplificador chopper.

– Innumerables ejemplos en conversores A/D


Agenda

I. Técnicas a nivel de bloque analógico.

II. Técnicas a nivel subsistema. Procesamiento analógico

ULP.

III. Idea y ejemplos a nivel sistema.

IV. Conclusiones y tendencias.


II. Procesamiento Analógico ULP:

1) Filtro RC Activo

Limitado por los valores que es posible integrar: hasta kΩ o

M Ω (procesos especiales) y 100s pF.

Gran dispersión en valores absolutos de componentes

integrados (+/- 40 - 50 %)

=> Problema: necesidad de componentes externos ..., pero ...

Filtro pasa bajos

( )s.C.R1

RR

v

v

2

1

2

in

o

+=

VoVin

+

-

C

R1

R2



¿Los componentes externos deben evitarse siempre?

La integración puede pagarse en términos de consumo para

adaptarse a componentes menos precisos.

En algunos casos se requieren para tener redundancia por

tolerancia a falla.

Componentes 0402 SMT hasta 10MΩ y 1µF

Componentes 0201 SMT hasta 1MΩ y 0.1µF

0805

0603

0201



¿Los componentes externos deben evitarse siempre?

0402 SMT => 1mm x 0.5mm x 0.35mm = 0.18mm3

Considerando PCB, pin del IC, enrutado => 2 - 5 mm3

Tamaño y Consumo están ligados a través del Tamaño de la

Batería

1 Ah = 114 µA.año 11.4µA 44mm3/

100nA

10 años de vida útil Batería 5cc



2) Filtros a capacitores conmutados

1/R2.C = fclk.C2/C

+ precisos, + grandes constantes de tiempo son posibles,

+ completamente integrados

- consumo operacionales, - necesidad de antialiasing

VoVin

+

-

C

R1

R2

VinVo Vin

Vo

+

-

R1

1

+

-

C1

2

21

VinVo

2

+

-

C11

C

2 1

1

C2 22

1



3) Filtros Gm-C de tiempo continuo

v+

v-

+

-

gm io = gm(v+ - v-)

vinVo

+

-

gm

C

+-

gm

VoVin

+

-

C

R1

R2

R=1/gm => 1/R2.C = gm2/C => dispersión => sintonización

on-chip automática

+ grandes constantes de tiempo posibles

- rango lineal de entrada de los transconductores


Agenda



ULP.




III. Primera medida: Apagado

Digital:

Apagado de relojes (clock gating)

Apagado completo (VDD=0)

Analógico:

Apagado de Ibias

Apagado completo (VDD=0)

Compartir bloques: ej. Capacitores conmutados, un mismo operacional se

comparte en dos bloques que evaluan en fases de reloj distintas (Castello).

Atención a:

Tiempo de respuesta de bloques analógicos

Bloques digitales que quedan con entradas abiertas

Entre chips: bloques que se alimentan por entrada y diodos de protección.


III. Impedancias

C que se carga y descarga a frecuencia f, con variación de tensión Vpp

=> corriente:

Ej.: C= 100pF, Vpp=1V, f=10kHz => I = 1µA

=> Cuidado con nodos que excursionan a alta frecuencia.

Valores resistencias

Ej. R=1MΩ, si VOUT excursiona hasta VDD con VDD = 3V => corriente por R = 3V / 1MΩ = 3µA

C.V.fT

QI pp==

R

+

-

V+

V-VOUT


III. Optimización

ffT

A0

Respuesta operacional

ffT

A0

R2/R1

1/(2.π.R2C)

Con C

f

A0

R2/R1

fT

Sin C

fT necesario es menor

Además polo no dominante operacional no precisa estar más allá de fT sino de polo del sistema.

Vi

Vout

R2

+

-

V+

V-VOUT

R1

C


III. Ejemplo:

Sensado de Actividad en Marcapaso

Objetivo:

Ej. Indicador de actividad: Promedio en 3s del valor

absoluto de la aceleración en la banda de 0.5 - 7 Hz

band.

Sensor 3s Averaging

Amplificador /

filtro

Rectificador ideal

Amplitud: decenas a

centenas de µV

[ISCAS

98]


III. Acelerómetro:

Interface de bajo consumo para el sensor

El sensor se prende y apaga con sólo un ciclo de trabajo de 0.38%

(TON=31µs, fsampling=125Hz) Consumo dividido por 260

Se desarrolló una metodología para diseño del sample and hold,

teniendo en cuenta los compromisos entre: resistencia, fugas, Tsample,

Thold, consumo y precisión.


III. Acelerómetro: Amplicador / Filtro

Pasabanda

Vs

Vf

Señal de entrada

Señal de

realimentació

n

OTA simétrico

de doble entrada

(DDA)

Vo

Vo=A1Vs+A2Vf


III. Acelerómetro:

Rectificador Ideal: Idea Básica

Se controla, de acuerdo al signo de la

entrada, la conección de un amplificador

como seguidor o inversor.

IN

INPUT

INPUT

INPUT

OUTPU

T

OUTPU

T


III. Acelerómetro:

Rectificador Ideal

M2M3

M4

R R

Comparator

Amplifier

VOUT

Las llaves y etapas

de entrada operan a

tensión VBIAS fija

⇒Muy bueno para

operación a baja

tensión


III. Acelerómetro:

Layout y resultados

Gain 2900

Equivalent input

noise (µµµµVrms)

18

Consumption (µµµµA) 3.4

Area (mm2) 1.82


III. Acelerómetro:

Resultados


III. Acelerómetro: Implementación Gm-C

A. Arnaud (UR), C. Galup

(UFSC)

FiltroFiltro--Amplificador 0.5Amplificador 0.5--7Hz7Hz

CC11=550p=550p

VVBiasBias==

700mV700mV CC22=50p=50p

VVOutOut11

++

GGm1m1

GGm2m2

GGm3m3

VVININ

SensorSensor

VVlinlin==±±±±±±±±5mV5mV

CC33=50p=50p

VVOut2Out2

++

GGm4m4

GGm5m5

GGm6m6

VVlinlin==±±±±±±±±500mV500mV

CC44=250p=250p

G=385G=385

Gm4=21nS

Gm5=2.5nS

Gm6=89pS

Ganancia 2a:

G2=8.3

Gm4=21nS

Gm5=2.5nS

Gm6=89pS

Ganancia Preamplificador:

G1=46.4

IDD= 290nA

Ruido

Equivalente

de Entrada:

2.1µVrms

Ganancia: 390

Completament

e Integrado


Agenda



ULP.




IV. Perspectivas: Digital vs. Analógico

Límites teóricos de

consumo para

procesamiento Analógico

y Digital

Analógico es mejor para

relaciones S/N bajas, pero

la frontera se está

moviendo ...

Marcapaso “digital” ya

está presente al menos en

marketing.

Scaling

Fuente: E. Vittoz


IV. Perspectivas: Radio Frecuencia

NMOS fT

5 10 15 20 25 301M

10M

100M

1G

10G

100G

gm/ID (V-1)

f T

Wn=1µ mWn=2µ mWn=3µ mWn=4µ mWn=5µ m

VDS = 0.6 VW=[2 .. 320] µmWn=[1,2,3,4,5] µm

nf=[2,4,8,16,32,64]

RF frequencies

De Tesis Doctorado R.

Fiorelli

Radio frequencia (cientos de MHz) no es más “alta

frecuencia” para procesos de 0.2 µm y 0.1µm, las técnicas

ULP en inversión moderada y débil son aplicables.


IV. gm/ID en dispositivos post CMOS:

Tunneling FETs


B. Sensale-Rodriguez et al, accepted for presentation at IEEE SubVt 2012,

joint work with U. Notre Dame, Indiana.

IV. gm/ID en dispositivos post CMOS


IV. Conclusiones

Circuitos ULP: Cada nA cuenta => Metodología y

Optimización

Entender fuentes y orígenes del consumo y atacarlas una a

una.

Campo en explosión por el aumento en las áreas

tradicionales (ej. Dispositivos Médicos) más la irrupción de

áreas nuevas (dispositivos “personales”, redes de sensores

...)


Agradecimientos

Más Información

iie.fing.edu.uy/vlsi

[email protected]

Grupo de Microelectrónica, Universidad de la República, (P. Aguirre, A. Arnaud, N. Barabino, L. Barboni, M. Barú, P. Castro, R. Fiorelli, P. Mazzara, G. Picún, O. de Oliveira, L. Reyes, C. Rossi, B. Sensale, H.Valdenegro)

P. Jespers, D. Flandre, UCL, Bélgica


¡ Gracias !

Diseño de Ultra Bajo Consumo III. Límites teóricos y nivel...

Documents

Transcript of Diseño de Ultra Bajo Consumo III. Límites teóricos y nivel...