Almac Otros Aspectos E S

Universidad Nacional de Ingeniera

Facultad de Ciencias

Arquitectura de computadores

Prof.: Lic. Csar Martn Cruz S.

[email protected]

2012 I

1

Introduccin

Lic. Martn Cruz Arquitectura de computadores - CC212

Dispositivos de E/S pueden ser caracterizados por:

Comportamiento: entrada, salida, almacenamiento

Interaccin: humano o mquina

Velocidad de datos: bytes/segundo, transferencias/segundo

Bus de conexiones E/S

2

Introduccin


3

Caractersticas del sistema de E/S


La fiabilidad es importante Particularmente para dispositivos de almacenamiento

Medidas de desempeo La latencia (tiempo de respuesta) Rendimiento (ancho de banda) Computadores de sobremesa y sistemas empotrados

Principalmente interesados en el tiempo de respuesta y

la diversidad de los dispositivos

Servidores Principalmente interesado en el rendimiento y la

capacidad de expansin de los dispositivos

4

Confiabilidad


Desarrollo del Servicio

Servicio entregado

como se especifica

Interrupcin del servicio

Desviacin del servicio

especificado

Restauracin Fracaso

Error: fallo de un componente Puede o no puede conducir

a fallo del sistema

5

Medidas de fiabilidad


Fiabilidad: tiempo medio entre fallos (MTTF) Interrupcin del servicio: tiempo medio de reparacin

(MTTR)

Tiempo medio entre fallos MTBF = MTTF + MTTR

Disponibilidad = MTTF / (MTTF + MTTR) Mejora de la disponibilidad

Aumentar MTTF: evitar, tolerar, la previsin de fallos Reducir el MTTR: mejora de los instrumentos y procesos

para el diagnstico y reparacin

6

Almacenamiento en disco


No voltil, almacenamiento magntico de rotacin

7

Sectores y acceso de disco


Cada uno de los registros del sector Sector ID Datos (512 bytes, 4096 bytes propuestas) Cdigo de correccin de errores (ECC)

Utilizado para ocultar defectos y errores de grabacin Campos de sincronizacin y lagunas

Acceso a un sector implica Demora en la cola si otros accesos se encuentran pendientes la latencia de rotacin transferencia de datos controlador del cabezal

8

Problemas de rendimiento de

disco


Promedio en tiempo de bsqueda de los fabricantes Basado en todas las bsquedas posibles

Controlador de disco inteligente asigna sectores fsicos sobre el disco

Interfaz actual de sector lgico para alojar SCSI, ATA, SATA

Las unidades de disco incluyen cachs Sectores Prefetch en previsin de acceso Evita el retraso de rotacin

9

Almacenamiento Flash


Almacenamiento semiconductor No voltil

100x ---- 1000x ms rpido que disco

Ms pequeo, consumo bajo, ms robusto

Pero ms $/GB (entre el disco y la DRAM)

10

Tipos de Flash


Flash NOR: celdas como una compuerta NOR

Acceso aleatorio de lectura / escritura

Utilizado para memoria de instrucciones en sistemas

embebidos

Flash NAND: celda como una compuerta NAND

Ms densa (bits/rea),

Ms barato por GB

Utilizado para llaves USB, almacenamiento de medios, ...

11

Interconectando Componentes


Se necesitan interconexiones entre : CPU, memoria y controladores de E/S

Bus: canal de comunicacin compartido Conjunto de cables de datos paralelo y sincronizacin de transferencia de datos

Puede convertirse en un cuello de botella Rendimiento limitado por factores fsicos

Longitud del cable, nmero de conexiones

12

Tipos de buses


Buses Procesador-Memoria

Pequea longitud(cortas) y de alta frecuencia

Diseado para maximizar el ancho de banda Procesador-

Memoria

Buses de E/S

Ms largas, permite mltiples conexiones

Especificado por normas(standards) para interoperabilidad

Se conecta al bus Procesador-Memoria a travs de un

puente

Buses grficos, son otros con caractersticas diferentes y que

realizan funciones especiales

13

Seales y Sincronizacin en el Bus


Lneas de datos

Lleva direccin y datos

Multiplexado o separado

Lneas de Control

Indica tipos de datos, sincroniza transacciones

Sncrono

Incluye un reloj en las lneas de control y un protocolo de

comunicaciones que se referencia a la seal de reloj

Asncronas

No tiene reloj, puede adaptarse a una amplia variedad de

dispositivos. Utiliza un protocolo con acuse de recibo

14

Ejemplos de buses de E/S


La figura siguiente resume las caractersticas de los cinco

estndares dominantes de buses de E/S:

Firewire

USB

PCI Express

Serial ATA (SATA)

Serial Attached SCSI(SAS)

Estos buses conectan una variedad de dispositivos al

computador de sobremesa, desde teclados, ratn a cmaras y

discos

15

Ejemplos de buses de E/S


Caractersticas Firewire USB 2.0 PCI Express Serial

ATA

Serial

Attached

SCSI

Tipo de bus Externo Externo Interno Interno Externo

Devices per

channel

63 127 1 1 4

Data width 4 2 2/lnea 4 4

Ancho de banda

pico terico

50MB/s o

100MB/s

0.2MB/s,

1.5MB/s, o

60MB/s

250MB/s/lnea

1, 2, 4, 8, 16, 32

300MB/s 300MB/s

Conectable en

caliente

S S Depende del

tamao

S S

Longitud mxima

del bus

4.5m 5m 0.5m 1m 8m

Nombre del

estndard

IEEE 1394 USB

Implementers

Forum

PCI-SIG SATA-IO T10

Committee

16

Interconexiones de E/S en

procesadores x86


17

Explicacin


Es una organizacin del sistema de E/S en un servidor basado

en Intel que utiliza el conjunto de chips 5000P

El procesador se conecta a los perifricos a travs de dos chips

principales. El chip prximo al procesador es el controlador de

memoria llamado puente norte, y el que se conecta a l es el

controlador de E/S, llamado puente sur.

El puente norte es un controlador DMA que conecta el

procesador con la memoria, el bus grfico AGP y el chip del

puente sur. Este puente conecta el puente norte a un montn de

buses de E/S.

18

Los buses del Petium4


System Bus (Front Side Bus): 64b x 800 MHz (6.4GB/s),

533 MHz, or 400 MHz

2 serial ATAs:

150 MB/s

8 USBs: 60 MB/s

2 parallel ATA:

100 MB/s

Hub Bus: 8b x 266 MHz

Memory Controller Hub

(Northbridge)

I/O Controller Hub

(Southbridge)

Gbit ethernet: 0.266 GB/s DDR SDRAM

Main

Memory

Graphics output:

2.0 GB/s

PCI:

32b x 33 MHz

19

Gestin de la E/S


Entrada y salida es mediado por el SO(Sistema operativo).

Acta como interfaz entre el hardware y el programa que solicita la

operacin de E/S.

Diferentes programas que usan del procesador comparten los

recursos de E/S

E/S a menudo usan interrupciones(algo parecido a las

excepciones generadas externamente) para comunicar

informacin sobre operaciones de E/S.

El control de bajo nivel de un dispositivo es complejo porque

requiere gestionar un conjunto de sucesos concurrentes.

El SO proporciona abstracciones para el acceso a los

dispositivos suministrando rutinas que manejan las operaciones

de nivel bajo con el dispositivo.

20

Direccionamiento de

dispositivos de E/S


Para enviar un comando a un dispositivo de E/S, el procesador

debe poder seleccionar o direccionar el dispositivo y proveer

comandos de una o ms palabras. Para direccionar un dispositivo

se utilizan dos mtodos:

E/S asignada al espacio de memoria(memory-mapped), se

asignan porciones del espacio de direccionamiento a los

dispositivos de E/S

Instrucciones especiales de E/S

Debe especificar el dispositivo y el comando. Instrucciones

especiales no son usados ampliamente.

21

Comandos de E/S


Causan que el dispositivo de E/S realice algo. En un proceso de

interaccin con el dispositivo se tiene:

Registro de Estado, indica la finalizacin en la tarea de un

dispositivo y la ocurrencia de errores que pudieran darse

Registro de Datos

Escritura: transfiere datos a un dispositivo

Lectura: transfiere datos desde un dispositivo

22

Comunicacin con el

procesador


Se realiza utilizando varios mtodos:

Encuesta (polling). Comprueba peridicamente el estado de

un dispositivo de E/S para determinar la necesidad de dar

servicio al dispositivo

E/S dirigida por interrupciones. Emplea interrupciones para

indicar la procesador que un dispositivo de E/S necesita

atencin

DMA(Acceso directo a memoria). Mecanismo que proporciona

a un controlador de dispositivo la capacidad de transferir datos

directamente hacia o desde la memoria sin la participacin del

procesador

23

Encuesta


Peridicamente revisa el registro de estado del dispositivo de

E/S

Si el dispositivo est listo, realiza la operacin

Si hay error, toma medidas al respecto

Comnmente usado en sistemas embebidos pequeos y de

bajo rendimiento

Costo bajo en el hardware

En otros sistemas, se considera un prdida de tiempo del CPU

24

Interrupciones


Cuando un dispositivo est listo o errores ocurren

El controlador interrumpe al CPU

La interrupcin es como una excepcin

Pero no est sincronizado con la ejecucin de la instruccin

Puede invocar el manipulador entre instrucciones

A menudo se identifica al dispositivo que interrumpe

Prioridad de Interrupciones

Los dispositivos que necesitan atencin ms urgente consiguen

prioridad ms alta

25

DMA(Acceso directo a memoria)


SO suministra direccin de inicio en memoria

Controladores de E/S transfieren datos a/desde memoria de

manera autnoma

Controlador interrumpe al completar o cuando sucede un error

26

Error: En el pico de rendimiento


El pico en las tasas de E/S son casi imposibles de alcanzar

Generalmente, algunos otros componentes del sistema limita el

rendimiento

Por ejemplo, en la transferencia sobre el bus de datos a

memoria

Colisin con el mecanismo de refresco de la DRAM

Problemas con otros buses

Por ejemplo, bus PCI: el pico del ancho de banda ~133

MB/segundo

En la practica, es sostenible slo un mximo de

80MB/segundo

27

Conclusin


Medidas de desempeo de Entrada/Salida

Rendimiento, tiempo de respuesta

Fiabilidad y el costo es tambin importante

Buses usados para conectar CPU, memoria, controladores E/S

Mtodos de acceso: Encuesta, Interrupciones, DMA

Parmetros de referencia de E/S

TPC, SPECSFS, SPECWeb

RAID

Mejora del rendimiento y fiabilidad

Almac Otros Aspectos E S

Documents

Transcript of Almac Otros Aspectos E S