Post on 24-Oct-2015
ESPE SISTEMAS DIGITALES
0
DEPARTAMENTO DE ENERGIA Y MECANICA CARRERA DE MECTRONICA
ASIGNATURA: SISTEMAS DIGITALES NRC: 2804
TRABAJO PREPARATORIO 3.2
PROFESORA: ING. TATIANA ELIZABETH ACOSTA
INTEGRANTES
1. Carlos Eduardo Duque
05 de Diciembre del 2013 - Sangolquí
ESPE SISTEMAS DIGITALES
1
Contenido Tabla de Figuras............................................................................................................................ 1
Tablas ............................................................................................................................................ 1
Tema de la práctica: ..................................................................................................................... 2
Consultar sobre ............................................................................................................................. 2
Diseño de secuencias establecidas utilizando registros universales ........................................ 2
Contador binario 74192 ............................................................................................................. 5
Conexión en cascada del contador ........................................................................................... 8
Diseñar un contador del 0 al 15 utilizando el C.I. 74192. ............................................................. 9
Realice la simulación del circuito diseñado en el apartado anterior ........................................... 10
Utilizando C.I. 74194, diseñar un sistema que genere ininterrumpidamente la secuencia 3, 5, 0, 7 El registro debe ser inicializado correctamente a través de las entradas asíncronas antes de que comience la generación de la secuencia. ............................................................................ 12
Bibliografía ................................................................................................................................... 15
Tabla de Figuras
Figura 1 Registro universal de 4 bits. ........................................................................................... 2 Figura 2 Estructura celda genérica .............................................................................................. 2 Figura 3 Registro 74194 ............................................................................................................... 3 Figura 4 Diagrama de tiempo del Registro Uiversal .................................................................... 4 Figura 5 Disposición Interna del registro universal ...................................................................... 4 Figura 6 Registro en Proteus ....................................................................................................... 4 Figura 7 Contador Binario ............................................................................................................ 6 Figura 8 Estructura ....................................................................................................................... 7 Figura 9 Diagrama de Tiempo del contador 74192...................................................................... 8 Figura 10 Conexión en cascada de un contador ......................................................................... 8 Figura 11 Conexión de 3 contadores en cascada........................................................................ 9
Tablas
Tabla 1 Tabla de Verdad Registro Universal 74194 ..................................................................... 3 Tabla 2 Tabla de Verdad para diseño de un registro universal .................................................... 5 Tabla 3 Tabla de verdad Contador 74192 .................................................................................... 7 Tabla 4, Tabla de Diseño .............................................................................................................. 9 Tabla 5 Tabla contador ............................................................................................................... 13
ESPE SISTEMAS DIGITALES
2
Tema de la práctica: Contadores 2 y Registro Universal
Consultar sobre:
Diseño de secuencias establecidas utilizando registros universales Registros. Los registros son circuitos capaces de almacenar palabras de n bits. Existen dos operaciones básicas:
Escritura (write) o carga (load) en paralelo, mediante la que los bits del
dato son almacenados a la vez, introduciéndose por entradas .
Desplazamiento (shift), mediante la que los bits del dato son: Almacenados en serie, uno a uno. Esta operación puede ser a derecha (shift
right) introduciéndose el dato por una entrada , o a izquierda (shift left) entrando el dato por la entrada En la siguiente figura se muestra el esquema y estructura interna de un registro universal de 4 bits, llamado así porque incluye todos los modos de escritura posibles.
Figura 1 Registro universal de 4 bits.
Para el diseño de registros hay que tener en cuenta el modo de funcionamiento asíncrono o síncrono que pueden tener algunas entradas de control. En la siguiente figura se muestra la estructura de una celda genérica para el registro de la figura anterior, donde se ha supuesto que todas las operaciones, salvo la de borrar, clear, son síncronas.
Figura 2 Estructura celda genérica
ESPE SISTEMAS DIGITALES
3
El registro que se utiliza en la práctica es el 74LS194 para realizar secuencias, este registro es uno universal.
Figura 3 Registro 74194
Su tabla de función o tabla de verdad es la siguiente.
Tabla 1 Tabla de Verdad Registro Universal 74194
Diagrama Lógico interno, la siguiente figura describe como se encuentra formando internamente, el registro universal 74194. Diagrama de Tiempo
ESPE SISTEMAS DIGITALES
4
Figura 4 Diagrama de tiempo del Registro Uiversal
Figura 5 Disposición Interna del registro universal
Para su simulación en Proteus se dispone del siguiente modelo.
Figura 6 Registro en Proteus
ESPE SISTEMAS DIGITALES
5
Para considerar un diseño se tiene que considerar la siguiente tabla de verdad.
Tabla 2 Tabla de Verdad para diseño de un registro universal
Se puede observar que con la tabla mostrada la secuencia con los estados Q, Qn+1, y las conexiones de S0, S1, SR y SL, para obtener de esta manera la secuencia deseada.
Contador binario 74192
Es un contador de décadas Up/Dw (Alto, Bajo) en BCD (8421), Utiliza entradas separadas de reloj, contador adelante y contador atrás, en el modo de conteo, los circuitos funcionan de forma síncrona. Cambio sincrónico del estado de las salidas con la transición BAJO a ALTO en las entradas de reloj. El funcionamiento síncrono es proporcionado, por tener todos los registros flip-flops simultáneos, de modo que las salidas, cambian juntas según la lógica de control. Este modo de funcionamiento, elimina los picos de conteo de salida que, normalmente se asocian con los contadores asíncronos (ondulación de reloj). Las entradas y salidas son totalmente compatibles con dispositivos TTL, NMOS y CMOS, con un ancho de operatividad de 4,5V a 5,5V.
Las salidas de los cuatro flip-flops maestro-esclavo se disparan por una transición de nivel BAJO a ALTO de cualquiera de las entradas de conteo
ESPE SISTEMAS DIGITALES
6
(reloj). La dirección de conteo se determina, según la entrada de conteo que es pulsada, mientras que la otra entrada de conteo se mantiene alta.
El circuito integrado 74LS192, dispone de cuatro entradas de datos (Da - Dd) para cargar las salidas (Qa - Qd) a un determinado estado, aplicando los datos a dichas entradas. Se aplica el nivel bajo L a la patilla 11 de carga ('load'), esta operación de carga es independiente del nivel de reloj y del estado del contador, a partir de haber aplicado el nivel bajo, en la salida del contador, se tendrán los datos de carga en las salidas (Qa, Qb, Qc, Qd). Y a partir de este momento según el nivel aplicado en la entrada de reloj Up/Dw, así hará avanzar o retroceder el contador, hará cambiar el estado previo de las salidas. [1]
En la imagen siguiente, se aprecian la posición y nombre de los pines del CI. Este dispositivo contador tiene dos entradas de reloj; la de conteo ascendente (subida, patilla 5) y la de conteo descendente (bajada, patilla 4). La cuenta se produce durante la transición del nivel L a nivel H en cualquiera de estas dos entradas que cambiará el estado de la cuenta, según el nivel aplicado en estas entradas Eu (5) y Ed (4).[1]
Figura 7 Contador Binario
La entrada de PAC (puesta a cero, patilla 14, Clear) permite situar las salidas del contador, en el estado 0, cuando se le aplica el nivel H. Esta entrada es igualmente independiente del nivel aplicado en las entradas de carga o de las de conteo, bien ascendente o descendente.
La salida acreedora (descuento o 'Borrow', patilla 13) producirá un impulso de longitud similar al de conteo, cuando el contador alcance el estado 0 y pase a 9. En cambio la salida acarreo ('Carry', patilla 12) producirá un impulso de longitud similar al de conteo, cuando el contador alcance el estado máximo 9 y salte a 0, en el caso del CI 74LS193, por ser binario, lo hará cuando la salida pase de 1111 (F) a 0.[1]
ESPE SISTEMAS DIGITALES
7
Tabla de verdad del contador 74192.
Tabla 3 Tabla de verdad Contador 74192
Contador BCD (realiza el conteo de 0 a 9) que genera el conteo tanto en forma ascendente como descendente, (ALTO, BAJO) dependiendo de la conexión de los pines count up, count down, load y MR (clear), en función a la tabla ya vista. Disposición interna. Internamente el contador está hecho con flip-flops JK, y flip-flops tipo D como se puede observar en la figura siguiente, una de las formas de observar también su correcto funcionamiento y describir como trabaja, es con la tabla de tiempos funciona de acuerdo a la conexión alto/bajo de los distintos pines, que también se puede observar en la posterior figura. En primer lugar se observar en repetición la figura 7 para observar de una mejor manera la disposición interna del contador, así se observa.
Figura 8 Estructura
Se observa su composición interna del mismo de esta manera se observa los dos relojs.
ESPE SISTEMAS DIGITALES
8
Figura 9 Diagrama de Tiempo del contador 74192
Conexión en cascada del contador La conexión en cascada, (serie) de un contador 74192, se puede usar los pines TCU para el conteo Ascendente y el TCD para el conteo descendente y estos van conectados al pin UP, o DOWN, según el conteo que se quiera realizar, se mencionará algunos ejemplos para observar su funcionamiento. Se puede observar un diagrama de conexión.
Figura 10 Conexión en cascada de un contador
ESPE SISTEMAS DIGITALES
9
Figura 11 Conexión de 3 contadores en cascada.
Diseñar un contador del 0 al 15 utilizando el C.I. 74192.
Para realizar el conteo se tiene que para la cifra del 0-9 no habría ningún problema, entonces su tabla de verdad.
Q3 Q2 Q1 Q0 F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 0
Esta parte como se conoce el contador da del 0-9, una parte no habría inconveniente, alguno pero para, la parte del conteo de 0 a 5, si entonces. Al diseñar.
Tabla 4, Tabla de Diseño
Q2 Q1 Q0 f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 X
Se hará que la función retorne 1 cuando cuente 6.
ESPE SISTEMAS DIGITALES
10
Para la simplificar la tabla de verdad se echara mano de los mapas K.
00 01 11 10
0 0 0 1 0
1 0 0 X 0
De esta manera se tendría lo deseado una parte solo contaría hasta el número 5 y retornaría a 0.
Realice la simulación del circuito diseñado en el apartado anterior
Para observar el conteo se realiza de la forma.
D015
Q03
D11
Q12
D210
Q26
D39
Q37
UP5
TCU12
DN4
TCD13
PL11
MR14
U2
74192
20%
RV4
5K
D015
Q03
D11
Q12
D210
Q26
D39
Q37
UP5
TCU12
DN4
TCD13
PL11
MR14
U3
74192C2470u
A7
QA13
B1
QB12
C2
QC11
D6
QD10
BI/RBO4
QE9
RBI5
QF15
LT3
QG14
U1
7447
1 2
U4:A
74LS14
9
1
2
8
U5:A
4023
A7
QA13
B1
QB12
C2
QC11
D6
QD10
BI/RBO4
QE9
RBI5
QF15
LT3
QG14
U8
7447
12
U7:A
7404
U9
NOT
ESPE SISTEMAS DIGITALES
11
ESPE SISTEMAS DIGITALES
12
Utilizando C.I. 74194, diseñar un sistema que genere ininterrumpidamente la secuencia 3, 5, 0, 7. El registro debe ser inicializado correctamente a través de las entradas asíncronas antes de que comience la generación de la secuencia. Al realizar la tabla y el análisis de estos números
3 0011
5 0101
0 0000
7 0111
0011
0101
0000
0111
ESPE SISTEMAS DIGITALES
13
Entonces se observa la secuencia de los números dados y se puede asumir que se necesita un desplazamiento hacia la derecha, iniciando en 7 entonces de esta manera se puede plantear la tabla de verdad.
Tabla 5 Tabla contador
No QA QB QC QD QA+1 QB+1 QC+1 QD+1 S1 S0 SR SL
3 1 0 1 1 X 1 0 1 0 1 X X
5 X 1 0 1 X 0 0 0 0 1 X X
0 X 0 0 0 0 1 1 1 1 1 X X
7 0 1 1 1 1 0 1 1 0 1 1 X
Se observa claramente un desplazamiento hacia la derecha con una excepción cuando tiene un valor de 0, el siguiente paso es 7 entonces para que esto se dé se tiene que S1 y S0, debe estar en 1, cuando esté el valor en 5 cuando se desea realizar el desplazamiento hacia la derecha con SR=1, se tiene un 6 y cuando se activa esto el RESET también se activa, cumplimento de esta manera con lo deseado.
Simulación
75%
RV5
5K
C3470u
A7
QA13
B1
QB12
C2
QC11
D6
QD10
BI/RBO4
QE9
RBI5
QF15
LT3
QG14
U20
74471 2
U25:A
74LS14
U24
NOT
D03
D14
D25
D36
SR2
SL7
CLK11
S09
S110
MR1
Q015
Q114
Q213
Q312
U6
74194
34
U7:B
7404
56
U7:C
7404
1312
U7:D
7404
9
1
2
8
U10:A
4073
U11
NAND
ESPE SISTEMAS DIGITALES
14
ESPE SISTEMAS DIGITALES
15
Realizado por: Carlos Eduardo Duque Fecha: 05 de Diciembre del 2013
Bibliografía [1] http://www.hispavila.com/3ds/tutores/ls192.htm [2] http://www.datasheetcatalog.org/datasheets/320/387574_DS.pdf [3] http://www.datasheetcatalog.org/datasheets/320/387579_DS.pdf
ESPE SISTEMAS DIGITALES
16
Materiales y Equipos. Materiales:
2 circuito integrado 74192 ó 74LS192 (contador decadico)
3 circuito integrado 74LS47 ó 74LS48 (decodificador de BCD a 7 segmentos)
1 circuito integrado 74LS194 (registro universal 4 bits)
Compuertas básicas
Resistencias de 220 Ω ½ W
3 displays
Leds (8 minimo)
Cables con banana rojo y negro
Cable para conexiones protoboard
Dipswitch
Reloj automatico con 7414
Herramientas:
Fuente de voltaje ( 5 VDC )
Multímetro
Protoboard
Manual TTL.
Manual ECG o NTE
Pinzas de corte y de punta