ＸＳ３２００ ＦＰＧＡボード

マニュアル

Rev １．2

■ 本マニュアルに使われている表示の意味 ■

この表示の注意事項を守らないと、使用者が死亡または重傷を負う可能性が想定される内容を示しています。

この表示の注意事項を守らないと、使用者がけがをしたり、物的障害の発生が考えられる内容を示しています。

警告！

注意！

目次 １． はじめに ...............................................................................................................................4 ２． 特長......................................................................................................................................4 ３． 仕様......................................................................................................................................5 ３-１． 本製品仕様 .......................................................................................................................5 ３-２． Ｉ／Ｏ..................................................................................................................................6 ３-２-１． 接続用コネクタ ...............................................................................................................6 ３-２-２． コネクタ－ＦＰＧＡ端子対応表 ..........................................................................................6 ３-２-３． 使用に制限の有るＩ／Ｏ ................................................................................................10 ３-２-４． 半田ジャンパ................................................................................................................ 11 ３-３． ＦＰＧＡプログラムの作成とダウンロード.............................................................................13 ３-３-１． ＪＴＡＧ用コネクタの取り付け..........................................................................................13 ３-４． ＦＰＧＡボードの固定.........................................................................................................14 ３-５． 別売オプション .................................................................................................................14 ３-５-１． 固定用サポートセット ....................................................................................................14 ３-５-２． 変換アダプタ ................................................................................................................14 ３-５-３． ベースボード実装用コネクタ..........................................................................................14 ４． 保証・免責...........................................................................................................................15 ５． サポート ..............................................................................................................................15

１． はじめに このたびは、【ＸＳ３２００ ＦＰＧＡボード】をお買い求めいただきまことにありがとうございます。 このマニュアルは、製品の仕様や取り扱い方法について、説明しております。ご使用のまえに、この

マニュアルをよくお読みいただき、正しくご利用ください。 ご利用になる前に、以下の製品があることをご確認ください。 梱包内容

内容 数量

【ＸＳ３２００ ＦＰＧＡボード】 1

ピンヘッダ ６PIN（シングル ２．５４ｍｍピッチ） １

マニュアル（本書） 1

表１．梱包内容

２． 特長 【ＸＳ３２００ ＦＰＧＡボード】は、ザイリンクス社製ＦＰＧＡ【ＳＰＡＲＴＡＮ３】、コンフィギュレーションＲＯ

Ｍ、内部電源回路及び補助電源回路を搭載し、３．３Ｖ単一電源で使用することができるよう設計さ

れた小型ボードです。 ＳＰＡＲＴＡＮ３ ＸＣ３Ｓ２００ ＰＱ２０８ ＦＰＧＡを搭載。 ３．３Ｖ単一電源で動作します。 小型基板のため場所を取りません。 ＳＰＡＲＴＡＮ３ ＸＣ３Ｓ２００のほとんどのＩ／Ｏピンがコネクタに接続され、使用することがで

きます。（ＩＯ＿Ｌ２３Ｐ＿６端子は弊社都合により接続されていません。また、ＪＴＡＧ用端子

はボード上２．５４ｍｍピッチコネクタにのみ接続されています。） ザイリンクス社製【ＩＳＥ ＷｅｂＰＡＣＫ】（無償）で回路デザイン、プログラミングが可能です。

【ＸＳ３２００ ＦＰＧＡボード】にプログラミングをする場合は、必ずボードのＣＮＴ１，２のＶ

ＣＣ３．３Ｖ端子から電源を供給して下さい。 ＣＮＴ３のＪＴＡＧ端子にあるＶＣＣＡＵＸから電源を供給することはできません。

！ 注意

３． 仕様 ＦＰＧＡの詳細な概要については、ザイリンクス社の資料をご覧ください。

３-１． 本製品仕様

項目 仕様内容

ＦＰＧＡ ＸＣ３Ｓ２００ ＰＱ２０８（ザイリンクス社製）

コンフィギュレーションＰＲＯＭ ＸＣＦ０１Ｓ（ザイリンクス社製）

電源電圧 3.0V～3.45V

サイズ ４０×４０×６ｍｍ（Ｗ×Ｄ×Ｈ コネクタ含まず）

環境 動作温度・湿度－５～５０℃ ２０～９０％ (ただし結露なきこと)

保存温度・湿度－２０～８０℃ ２０～９０％ (ただし結露なきこと)

表３－１．製品仕様

３-２． Ｉ／Ｏ ３-２-１． 接続用コネクタ

本ボードの接続用コネクタは以下の通りです。

逆挿し防止のため、ＣＮＴ１にヘッダー側、ＣＮＴ２にレセプタクル側を取り付けてあります。

取り付け基板にはＣＮＴ１側にレセプタクル、ＣＮＴ２側にヘッダーを実装して下さい。

取り付け基板側コネクタは付属しておりませんので、お客さまでそれぞれ手配願います。

２．５４ｍｍピッチユニバーサル基板に実装される場合は、別売のピッチ変換アダプタをご利

用いただけます。 ＣＮＴ番号 メーカー ＦＰＧＡボード側コネクタ 取り付け基板側コネクタ

１ ヒロセ電機 DF17(4.0)-80DP-0.5V(57) DF17(4.0)-80DS-0.5V(57)

２ ヒロセ電機 DF17(4.0)-80DS-0.5V(57) DF17(4.0)-80DP-0.5V(57)

表３－２．コネクタ型番

３-２-２． コネクタ－ＦＰＧＡ端子対応表 ● ＣＮＴ３（コンフィギュレーションＰＲＯＭ書き込み JTAG 用）

ＣＮＴ３ ＸＣＦ０１Ｓ端子名称

１ VCCAUX ※注意

２ GND

３ TCK

４ TDO

５ TDI

６ TMS

表３－３．ＪＴＡＧ端子

ＶＣＣＡＵＸ端子はＪＴＡＧプログラマにＩ／Ｏ電圧を供給する端子です。 この端子に電

圧を印加しないで下さい。

！ 注意

● ＣＮＴ１

CNT1

FPGA

端子名称

FPGA

端子番号 CNT1

FPGA

端子名称

FPGA

端子番号

１０１ IO_L01N_2 / VRP_2 156 １４１ VCCO_2 , 3 ※

１０２ IO_L01P_2 / VRN_2 155 １４２ VCCO_2 , 3 ※

110,127, 136,153

１０３ IO_VREF_2 154 １４３ GND ※１

１０４ IO_L19N_2 152 １４４ IO_L01P_1 / VRN_1 161

１０５ IO_L19P_2 150 １４５ IO_L01N_1 / VRP_1 162

１０６ IO_L20N_2 149 １４６ IO_L10P_1 165

１０７ IO_L20P_2 148 １４７ IO_L10N_1 / VREF_1 166

１０８ IO_L21N_2 147 １４８ IO 167

１０９ IO_L21P_2 146 １４９ IO_L_27P_1 168

１１０ IO_L22N_2 144 １５０ IO_L_27N_1 169

１１１ IO_L22P_2 143 １５１ IO_L_28P_1 171

１１２ IO_L23N_2 / VREF_2 141 １５２ IO_L_28N_1 172

１１３ IO_L23P_2 140 １５３ IO 175

１１４ IO_L24N_2 139 １５４ IO_L_31P_1 176

１１５ IO_L24P_2 138 １５５ IO_L_31N_1 / VREF_1 178

１１６ IO_L39N_2 137 １５６ IO_L_32P_1 / GCLK4 180

１１７ IO_L39P_2 135 １５７ IO_L_32N_1 / GCLK5 181

１１８ IO_L40N_2 133 １５８ GND ※１

１１９ IO_L40P_2 / VREF_2 132 １５９ IO 182

１２０ GND ※１ １６０ IO_L32P_0 / GCLK6 183

１２１ IO_L40N_3 / VREF_3 131 １６１ IO_L32N_0 / GCLK7 184

１２２ IO_L40P_3 130 １６２ IO_L31P_0 / VREF_0 185

１２３ IO_L39N_3 128 １６３ IO_L31N_0 187

１２４ IO_L39P_3 126 １６４ IO 189

１２５ IO_L24N_3 125 １６５ IO_L30P_0 190

１２６ IO_L24P_3 124 １６６ IO_L30N_0 191

１２７ IO_L23N_3 123 １６７ IO_L27P_0 194

１２８ IO_L23P_3 / VREF_3 122 １６８ IO_L27N_0 196

１２９ IO_L22N_3 120 １６９ IO 197

１３０ IO_L22P_3 119 １７０ IO_L25P_0 198

１３１ IO_L21N_3 117 １７１ IO_L25N_0 199

１３２ IO_L21P_3 116 １７２ IO / VREF_0 200

１３３ IO_L20N_3 115 １７３ IO_L01P_0 / VRN_0 203

１３４ IO_L20P_3 114 １７４ IO_L01N_0 / VRP_0 204

１３５ IO_L19N_3 113 １７５ IO / VREF_0 205

１３６ IO_L19P_3 111 １７６ GND ※１

１３７ IO_L17N_3 109 １７７ VCCO_0 , 1 ※

１３８ IO_L17P_3 / VREF_3 108 １７８ VCCO_0 , 1 ※

163,177, 188,201

１３９ IO_L01N_3 / VRP_3 107 １７９ VCC3.3V

１４０ IO_L01P_3 / VRN_3 106 １８０ VCC3.3V

表３－４．ＣＮＴ１ピンアサイン

● ＣＮＴ２

CNT2

FPGA

端子名称

FPGA

端子番号 CNT2

FPGA

端子名称

FPGA

端子番号

２０１ PROG_B 207 ２４１ VCCO_4 , 5 ※

２０２ CCLK 104 ２４２ VCCO_4 , 5 ※

60,73, 84,98

２０３ IO_L01P_7 / VRN_7 2 ２４３ GND ※１

２０４ IO_L01N_7 / VRP_7 3 ２４４ DONE 103

２０５ IO_L16P_7 / VREF_7 4 ２４５ IO_L27N_4 / DIN / D0 92

２０６ IO_L16N_7 5 ２４６ IO_L31N_4 / INIT_B 83

２０７ IO_L19P_7 7 ２４７ IO / VREF_4 102

２０８ IO_L19N_7 / VREF_7 9 ２４８ IO_L01N_4 / VRP_4 101

２０９ IO_L20P_7 10 ２４９ IO_L01P_4 / VRN_4 100

２１０ IO_L20N_7 11 ２５０ IO 97

２１１ IO_L21P_7 12 ２５１ IO / VREF_4 96

２１２ IO_L21N_7 13 ２５２ IO_L25N_4 95

２１３ IO_L22P_7 15 ２５３ IO_L25P_4 94

２１４ IO_L22N_7 16 ２５４ IO 93

２１５ IO_L23P_7 18 ２５５ IO_L27P_4 / D1 90

２１６ IO_L23N_7 19 ２５６ IO_L30N_4 / D2 87

２１７ IO_L24P_7 20 ２５７ IO_L30P_4 / D3 86

２１８ IO_L24N_7 21 ２５８ IO / VREF_4 85

２１９ IO_L39P_7 22 ２５９ IO_L31P_4 / DOUT / BUSY 81

２２０ IO_L39N_7 24 ２６０ IO_L32N_4 / GCLK1 80

２２１ IO_L40P_7 26 ２６１ IO_L32P_4 / GCLK0 79

２２２ IO_L40N_7 / VREF_7 27 ２６２ GND ※１

２２３ IO_L40P_6 / VREF_6 28 ２６３ IO / VREF_5 78

２２４ IO_L40N_6 29 ２６４ IO_L32N_5 / GCLK3 77

２２５ IO_L39P_6 31 ２６５ IO_L32P_5 / GCLK2 76

２２６ IO_L39N_6 33 ２６６ IO_L31N_5 / D4 74

２２７ IO_L24P_6 34 ２６７ IO_L31P_5 / D5 72

２２８ IO_L24N_6 / VREF_6 35 ２６８ IO 71

２２９ IO_L23N_6 37 ２６９ IO_L28N_5 / D6 68

２３０ IO_L22P_6 39 ２７０ IO_L28P_5 / D7 67

２３１ IO_L22N_6 40 ２７１ IO_L27N_5 / VREF_5 65

２３２ IO_L21P_6 42 ２７２ IO_L27P_5 64

２３３ IO_L21N_6 43 ２７３ IO 63

２３４ IO_L20P_6 44 ２７４ IO_L10N_5 / VRP_5 62

２３５ IO_L20N_6 45 ２７５ IO_L10P_5 / VRN_5 61

２３６ IO_L19P_6 46 ２７６ IO_L01N_5 / RDWR_B 58

２３７ IO_L19N_6 48 ２７７ IO_L01P_5 / CS_B 57

２３８ IO / VREF_6 50 ２７８ GND ※１

２３９ IO_L01P_6 / VRN_6 51 ２７９ VCCO_6 , 7 ※

２４０ IO_L01N_6 / VRP_6 52 ２８０ VCCO_6 , 7 ※

6,23, 32,49

表３－５．ＣＮＴ２ピンアサイン

※ VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子にはそれぞれＩ／Ｏ電源電圧（１．１４Ｖ～

３．４５Ｖ）を加えて下さい。

Ｉ／Ｏ電圧はシングルエンドＩ／Ｏの規格により異なります。 Ｉ／Ｏ電源は２バンク毎共通です。 インターフェース規格、電源電圧に十分ご注意下さ

い。

詳細はザイリンクス社ＳＰＡＲＴＡＮ３のデータシートをご確認下さい。 ※ 単電源でお使いの場合は VCCO_0,1、VCCO_2,3、VCCO_4,5、VCCO_6,7 端子に VCC3.3V 端子と

共通の電源（3.0V～3.45V）を接続して下さい。

但し、この場合シングルエンドＩ／Ｏは全て３．３V の I/O として下さい。（ＬＶＴＴＬ, LVCMOS33 等）

※１ ＧＮＤは本ボード内で共通です。 ＦＰＧＡ、コンフィギュレーションＰＲＯＭ、電源ＩＣの各ＧＮＤ端子

に接続されています。

！ 注意

３-２-３． 使用に制限の有るＩ／Ｏ 以下の端子は、コンフィギュレーションＰＲＯＭを取り外し、外部からコンフィギュレーションを

実行する場合にのみ使用します。 外部からのコンフィギュレーションを行わない場合、何も接続しないで下さい。 ※ コンフィギュレーション終了のタイミングを検出する必要がある場合は、ＤＯＮＥ端子を入

力ポートに接続して下さい。

CNT2

FPGA

端子名称

FPGA

端子番号 内容

２０１ PROG_B 207 コンフィギュレーション専用ピン

２０２ CCLK 104 コンフィギュレーション専用ピン

２４４ DONE（出力専用） 103 コンフィギュレーション専用ピン

コンフィギュレーション終了時、Ｌから

Ｈに遷移します。

表３－６．コンフィギュレーション専用ピン

また、以下の端子はコンフィギュレーション実行中にも使用されています。 回路設計時には充分注意してください。

CNT2

FPGA

端子名称

FPGA

端子番号 内容

２４５ IO_L27N_4 / DIN / D0 92 デュアルモードピン

コンフィギュレーション終了後は

ユーザーＩ／Ｏとして使用可能

２４６ IO_L31N_4 / INIT_B 83 デュアルモードピン

コンフィギュレーション終了後は

ユーザーＩ／Ｏとして使用可能

表３－７．デュアルモードピン

詳細はザイリンクス社ＳＰＡＲＴＡＮ３のデータシートを参照して下さい。

３-２-４． 半田ジャンパ このＦＰＧＡボードは４箇所の半田ジャンパと６箇所のカットジャンパ※１があり、そ

れぞれ下表のような機能を持っています。

● 半田ジャンパー

Ｎｏ． 状 態 内 容

ＨＪ１ ショート

（出荷時）

ＨＪ２ ショート

（出荷時）

ＨＪ３ ショート

（出荷時）

コンフィギュレーションモード設定用です。

出荷時はマスターシリアルモードに設定され、搭載されているＰＲＯＭからコン

フィギュレーションを行います。

他の設定については回路図及びＳＰＡＲＴＡＮ３のデータシートを参照して下さ

い。

ショート コンフィギュレーションモードをＪＴＡＧに設定し、ＪＴＡＧコネクタからＦＰＧＡを直

接アクセスします。 ＨＪ４

オープン

（出荷時）

ＪＴＡＧコネクタ ＣＮＴ３ からコンフィギュレーションＰＲＯＭにプログラムを書き

込みます。

ＨＪ１ＨＪ２ＨＪ３ ＨＪ４ ＣＪ１

ＣＪ４

ＣＪ５ＣＪ６ＣＪ２ ＣＪ３

● カットジャンパー ※１ カットジャンパとは半田ジャンパ用のＰＡＤが初期状態でショートしているパターンです。

必要に応じてパターンカットして使用します。 便宜上カットジャンパと呼称します。

Ｎｏ． 状 態 内 容

ショート

（出荷時）

ＦＰＧＡの HSWAP_EN 端子を‘Ｌ’レベルにします。

コンフィギュレーション終了までユーザーＩ／Ｏのプルアップを有効にします。 ＣＪ１

オープン

（カット）

コンフィギュレーション終了までユーザーＩ／Ｏのプルアップを無効にします。

ショート

（出荷時）

ＦＰＧＡのＤＩＮ端子、ＰＲＯＭのＤ０端子をＣＮＴ２に接続します。

外部からコンフィギュレーションを行う場合注１や、ＤＩＮ端子をコンフィギュレーシ

ョン後にユーザーＩ／Ｏとして使用する場合、ショートしておいて下さい。 ＣＪ２

オープン

（カット）

ＦＰＧＡのＤＩＮ端子、ＰＲＯＭのＤ０端子をＣＮＴ２から切り離します。

ショート

（出荷時）

ＦＰＧＡのＤＯＮＥ端子、ＰＲＯＭのＣＥ端子をＣＮＴ２に接続します。

外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。 ＣＪ３

オープン

（カット）

ＦＰＧＡのＤＯＮＥ端子、ＰＲＯＭのＣＥ端子をＣＮＴ２から切り離します。

ショート

（出荷時）

ＦＰＧＡのＩＮＩＴ＿Ｂ端子、ＰＲＯＭのＯＥ／ＲＥＳＥＴ端子をＣＮＴ２に接続しま

す。

外部からコンフィギュレーションを行う場合や、ＤＩＮ端子をコンフィギュレーショ

ン後にユーザーＩ／Ｏとして使用する場合注１、ショートしておいて下さい。 ＣＪ４

オープン

（カット）

ＦＰＧＡのＩＮＩＴ＿Ｂ端子、ＰＲＯＭのＯＥ／ＲＥＳＥＴ端子をＣＮＴ２から切り離し

ます。

ショート

（出荷時）

ＦＰＧＡのＰＲＯＧ＿Ｂ端子、ＰＲＯＭのＣＦ端子をＣＮＴ２に接続します。

外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。 ＣＪ５

オープン

（カット）

ＦＰＧＡのＰＲＯＧ＿Ｂ端子、ＰＲＯＭのＣＦ端子をＣＮＴ２から切り離します。

ショート

（出荷時）

ＦＰＧＡのＣＣＬＫ端子、ＰＲＯＭのＣＬＫ端子をＣＮＴ２に接続します。

外部からコンフィギュレーションを行う場合注１、ショートしておいて下さい。 ＣＪ６

オープン

（カット）

ＦＰＧＡのＣＣＬＫ端子、ＰＲＯＭのＣＬＫ端子をＣＮＴ２から切り離します。

外部からコンフィギュレーションを行う場合は、コンフィギュレーションＰＲＯＭを取り外す

必要があります。

※ コンフィギュレーションＰＲＯＭを使用せずＣＰＵなどからコンフィギュレーションを行う方法は、ザイリ

ンクス社ＳＰＡＲＴＡＮ３のデータシートを参照して下さい。

！ 注１

３-３． ＦＰＧＡプログラムの作成とダウンロード ＦＰＧＡプログラムの作成にはザイリンクス社製【ＩＳＥ ＷｅｂＰＡＣＫ】（無償）ご用意ください。

書き込みは、ＪＴＡＧ用コネクタからザイリンクス社のダウンロードケーブルを使用し、搭載してあるコ

ンフィギュレーションＰＲＯＭ※に書き込みを行って下さい。

※ 本ＦＰＧＡボードに搭載されているコンフィギュレーションＰＲＯＭは、ザイリンクス社ＸＣＦ０１Ｓ

で、再書き込みが可能です。

３-３-１． ＪＴＡＧ用コネクタの取り付け

本ＦＰＧＡボードにはＪＴＡＧ用コネクタとして６ピンのピンヘッダー写真（左）が同梱されていま

す。 これを写真（右）のように半田付けして使用します。

実際の書き込み方法は、書き込みツール、ダウンロードケーブルの説明書を参照して下さ

い。

ＪＴＡＧコネクタにダウンロードケーブルを正しく接続しないと、本ボードまたはダウンロー

ドケーブルを破壊する可能性があります。 また、書き込み時は必ずＣＮＴ１，２から電源を供給して下さい。 ＪＴＡＧコネクタのピンアサインは、３-３-２．コネクタ－ＦＰＧＡ端子対応表 ＣＮＴ３（コンフ

ィギュレーションＰＲＯＭ書き込み JTAG 用）を参照して下さい。

！ 注意

３-４． ＦＰＧＡボードの固定 本ＦＰＧＡボードの角２箇所に取り付け固定用のネジ穴があります。

ベース基板に本ボードを固定する場合は、長さ８ｍｍのスペーサー等を使用してＭ２のネジで固

定して下さい。

３-５． 別売オプション ３-５-１． 固定用サポートセット 本ボードをベース基板に固定するための金属スペーサーとネジのセットです。

固定したいけれどもスペーサーが入手できないというお客さまはご利用下さい。

３-５-２． 変換アダプタ 本ボードのコネクタは一般的な２．５４ｍｍピッチではないため、ユニバーサル基板などに直接実

装することができません。

そのため、別売オプションとして変換アダプタをご用意してあります。

ＰＣＢを作ることができない方や、ＰＣＢを作る前にユニバーサル基板で試作してみたい方はこちら

をご利用下さい。

３-５-３． ベースボード実装用コネクタ 本ボードをベース基板に取り付けるコネクタ（ヘッダー／レセプタクル）のセットです。

コネクタが入手困難なお客さまはご利用下さい。

４． 保証・免責 製品ご購入から 3 ヶ月(使用条件による)､初期不良以外の保証は有償となります。

製品販売終了から一定の期間を過ぎますと、部品メーカ等の販売等など修理できなくなる事がありま

す。

免責

以下の事柄について弊社はいかなる責任も負いません。

• 本製品によるデータの破損、消滅の損失。

• 本製品によりもたらされるべき、効果及び利益の損失。

• 本製品によるその他いかなる損失、障害、事故、異常等。

• 本製品の改造等により発生した事柄。

• 人命にかかわるシステムには使用出来ません。

• 本マニュアルについて無断で複写、引用、配布することはお断りいたします。

• 仕様及び本マニュアルは、予告無く変更する事があります。最新の資料は、弊社ホ

ームページよりダウンロードできます。

５． サポート 製品ならびに、本マニュアルの内容についてご不明な点がございましたら、お問合せください。

有限会社 サンテック

e-mail suntech@po.shiojiri.ne.jp

URL http://suntech.incoming.jp/index.html

ＳＰＡＲＴＡＮ、ＳＰＡＲＴＡＮ３、ＩＳＥ ＷｅｂＰＡＣＫは、米国Ｘｉｌｉｎｘ，Ｉｎｃ．の登録商標です。

本文に引用される商品名および製品名はすべてその個々の会社または個人に所有権および著作権があります。

２００６／７／７ Ｒｅｖ．１．０ （初版） ２００６／９／２５ Ｒｅｖ．１．１ ３．３ＶＩ／Ｏに関する記載にＬＶＣＭＯＳ３３を追加、URL アドレスを変更 ２００７／４／２３ Ｒｅｖ．１．２ プリント板シルク変更によるコネクタ番号の修正、モジュールの記載をボードに変更

有限会社 サンテック 〒３９９－０７１２ 長野県塩尻市塩尻町４３４ ｅ－ｍａｉｌ suntech@po.shiojiri.ne.jp

ＵＲＬ http://suntech.incoming.jp/index.html

！ 警告