UNIVERSIDAD AUT~NOMA METROPOLITANA148.206.53.84/tesiuami/UAM4367.pdf · contador que lleve la...

Casa abierta al tiempo

UNIVERSIDAD AUT~NOMA METROPOLITANA

UNIDAD IZTAPALAPA

DIVISIóN DE CIENCIAS BÁSICAS E INGENIERÍA

PROYECTO TERMINAL INTERFAZ PARA EL CONTROL DE VELOCIDAD DE UN SATÉLITE

PEQUEÑO

24-2-1998

ALUMNO DANIEL SILVA SANCHEZ

MATRÍCULA

M. en C. RUBÉN VÁbQUEZ MEDINA


1.- Introducción

2.- Sistema de Conteo

3.- Sistema de Control

4.- Circuito Final

v.- Apéndice A

5.- Apéndice B

6.- Bibliografía

CONTENIDO

3

5

12

16

17

24

27

2


En el Laboratorio de Control del Programa Universitario de Investigación y Desarrollo Espacial de La UNAM, se est& llevando a cabo un proyecto de detección de orientación y control de estabilización de satélites pequeños. Para probar todos los componentes de estos subsistemas, se ha diseñado y construido una plataforma de simulación, que permite realizar pruebas en un medio sin fricción, una de las condiciones más importantes desde el punto de vista de sistemas dinámicos. El proyecto es dirigido por el M. en I. Jorge Prado Molina y parte de los componentes de los sistemas son diseñados y construidos por estudiantes (de diferentes Universidades) que prestan su Servicio Social o realizan su trabajo de Tesis, en las áreas de Ingeniería Electrónica, Ingeniería en Computación, Ingeniería Eléctrica y Física. En mi caso particular f u i asignado al diseño y construcción de una interfaz para manejar un sistema de ruedas inerciales, que a su vez serán los actuadores para controlar la orientación de la plataforma de simulación mencionada. Este proyecto se subdividió en las siguientes etapas:

I ) Investigación bibliográfica de técnicas de control de velocidad para motores de Corriente

2) Diseño modular del sistema. 3 ) Diseño de los circuitos específicos. 4) Simulación de los circuitos específicos. 5) Construcción de los circuitos electrónicos. 6) Evaluación. 7) Puesta en Operación. 8) Reporte.

Directa.

Este sistema, al igual que el resto que se desarrollan con el M. en I. Jorge Prado Molina, se usarán para simular todo el proceso de control de orientación de un satélite pequeño; entre ellos están sensores de tierra y sol, bobinas magnéticas y un sistema digital basado en el microcontrolador MC68HC 1 1Al para controlar la plataforma de simulación. Quiero hacer una aclaración antes de seguir este reporte, la cuarta etapa del proyecto no se llevo a cabo debido a la falta de software adecuado para dicho propósito.

3


El diseño modular del sistema quedo de la siguiente manera:

0 Sistema de Conteo. 0 Sistema de Control.

Estos sistemas se desarrollarán en los capítulos siguientes.

4


SISTEMA DE CONTEO

Introducción

El objetivo principal de la interfaz es controlar la velocidad de un motor de CD así como mostrarla en revoluciones por minuto, actualizándose cada diez segundos. En este capítulo se detalla el diseño y construcción del Módulo de Conteo de revoluciones del motor de CD.

Desarrollo

El sistema de conteo de vueltas se desarrolló basándose en la idea de forrar la superficie de giro del motor con seis trozos de papel aluminio (que deben ser lo más delgados posibles) los cuales son capaces de reflejar un haz de luz infrarroja; si se emite constantemente dicho haz sobre la superficie de giro del motor, se generará un tren de pulsos (proporcional a la velocidad angular del motor) que será recibido en un fototransistor y se tendrá que amplificar, adecuar a niveles de tensión eléctrica TTL y eliminarle el ruido con la ayuda de un comparador.

El transmisor infrarrojo se muestra en Ia figura 1.1

1 KR

Fig. l . 1 Transmisor infrarrojo.

Los valores de los componentes se obtuvieron de la siguiente manera, si aplicamos LMK (Ley de Mallas de Kirchofl) a este circuito se tendrá:

V,,=(R)(If) + VR ... (1.1)

5


Donde:

Vcc es la tensión de alimentación del circuito.

VR es la tensión de ruptura del LED infrarrojo.

IF es la corriente de alimentación del LED infrarrojo.

R es la resistencia de protección del LED infrarrojo.

Ahora para un buen hncionamiento del LED se tiene

VR = 1.3 V ... (1.2a)

IF = 7.7 mA ... (1.2b)

v,, = 9 v ... (1 .24

Así que sustituyendo (1.2a), (I .2b) y (1 .2~) en (1.1) se tiene para R:

R = 1KQ ... (1.2d)

El fotoreceptor se muestra en la figura 1.2, el cual incluye un fototransistor, un amplificador no inversor y un comparador.

Fig. 1.2 Fotoreceptor infrarrojo, amplificador y comparador

6


En VI se tiene una tensión eléctrica de 0.05 V, y como en V2 necesitamos 5 V,, (Nivel TTL) se requiere una ganancia de 100; si se analiza el amplificador no inversor se tiene:

A, = 1 + (R2 /RI) ... (1.3a)

Pero A, = 1 O0 por lo que (l. 3a) queda como:

100 = 1 + (R2 / R1) ... (1.3b)

Si proponemos que R1 = 1KQ entonces se tiene de (1.3b) para R2:

R2 = 99KO ... ( 1 . 3 ~ )

Para R2 se selecciona una resistencia variable de precisión de 200Ki-4 para poder ajustar la ganancia en caso de que se presenten variaciones en el fototransistor. En la figura 1.3, se muestran las señales en V2 y en %‘O.

Fig. 1.3 Señales provenientes del amplificador no inversor (A) y del comparador (B)

7


Parámetro Mín (V) Común (V) Máx (V)

Voh 2.40 3.60

Vol 0.20 0.40

Vi h 2.00

vi I O. 80

Tabla l. 1 Niveles de tensión máximos, comunes y mínimos TTL

Si la entrada es mayor o igual a 0.8 V entonces entrega un uno lógico (+5 V) pero si la entrada es menor de 0.8 V entonces entrega un cero lógico (O V), la gráfica del comparador se muestra en la figura 1.4

Fig. 1.4 Gráfica del Comparador

La señal de salida del comparador va al primer contador el cual se encarga de dar las revoluciones esto es, por cada seis cuentas proporciona un pulso el cual representa una revolución; este contador se implementó con el 74LS 161 y es de módulo seis, ver figura 1.5.

8


-

Fig. 1.5 Contador de marcas en la superficie de giro del motor.

Para contar las revoluciones se utilizó el C.I. SN74143, el cual es un circuito M S I que incluye, en el mismo chip, el contador, la memoria de paso, el decodificador y el manejador de desplegadores. Este es un chip muy útil ya que combina una amplia variedad de funciones necesarias para los manejadores de LED y simplifica enormemente el diseño; contiene el equivalente a 86 compuertas, también incluye resistores relativamente altos con las bases de los transistores de entrada, lo cual disminuye las necesidades de corriente. Sus salidas están diseñadas para mantener una corriente constante de aproximadamente 15 mA en las cargas para las salidas de siete segmentos a hasta g. Es importante hacer notar que este circuito memoriza y borra en el nivel de la señal aplicada y no en la transición de alto a bajo. En la figura del circuito final se puede ver la forma en que están conectados los cuatro circuitos integrados.

El temporizador se diseñó en base al C.I. 555, el cual es un circuito de precisión y opera en modo astable. Como funcionará de reloj y la velocidad del motor se deberá de dar en R.P.M. entonces su frecuencia de operación debe ser de I Hz.

Este C.I. no puede tener un ciclo de trabajo de 50% por lo que será del 75% y los cálculos se muestran a continuación:

9


tL = 0.693 (C) (RB) ... (1 .4~)

Como t H = 0.75 seg (para obtener un ciclo de trabajo del 25%) y T = lseg (la frecuencia que se necesita debe ser de 1 Hz) entonces tL de la ecuación (1.4a) queda como:

tL = 0.25 seg ... (1.4d)

Si proponemos a C = lpf y como t12 = 0.25seg entonces podemos calcular RB de la ecuación (1.4~):

Rs = 360.75 KC2 .._ (1.4e)

Si sustituimos los valores de f ~ , RB y C en la ecuación (1.4b) y despejamos R.4 se tiene:

RA = 721.5 KSZ ... (1.40

El circuito se muestra en la figura 1.6

10


Salida

-

Fig. 1.6 Reloj del sistema.

Después se llevará a un contador autocomenzable TTL de módulo 6; cada vez que este contador se reinicie se habrá completado una revolución por lo que se necesitará otro contador que lleve la cuenta de las revoluciones (cabe mencionar que este contador se realizó con el SN74143N el cual incluye un contador BCD, una memoria de paso, el decodificador y el manejador de siete segmentos, simplificando de manera considerable el diseño), este último se reiniciará cada diez segundos mostrándonos las revoluciones por cada diez segundos; como la velocidad nominal de este proyecto se fijo en 1800 rpm entonces en este contador se verá una velocidad de 300 rpm

11


SISTEMA DE CONTROL

Introducción

El sistema de control se diseñó en base a un Lazo de Amarre por Fase (o PLL por sus siglas en ingles) que está, básicamente, formado de un lazo de servo electrónico que consiste en un detector de fase, un filtro pasa bajas y un oscilador controlado por tensión, ver figura 2.1 ; el hecho de tener un oscilador controlado lo hace capaz de engancharse o sincronizarse con una señal entrante. Si la fase cambia, indicando que la frecuencia entrante está cambiando, la tensión de salida del detector de fase aumenta o disminuye justo lo suficiente para mantener a la frecuencia del oscilador igual a la frecuencia entrante, manteniendo la condición de enganche.

D RECTOR FILTRO v, -

Q vo I AMPLIFICADOR t DE PASA BAJAS FAS E

I

Fig, 2.1 PLL en diagrama de bloques

Desarroilo

El PLL que se utilizó en este sistema h e el CI LM565, el cual es un Lazo de Amarre por Fase de propósito general. Para determinar el rango de frecuencias, y por lo tanto los valores de los componentes a usar, en el que trabajará el VCO, se tiene:

fo = 1 / 3.7Ro Co [HZ] ... (2.1)

o MIN = 1400 rpm ... (2.2)

o NOM = 1800 rpm .. . (2.3)

O MAX = 2200 rpm ... (2.4)

12


La velocidad mínima del motor se ve en la ecuación (2.2), la nominal en la ecuación (2.3) y la máxima en la ecuación (2.4); para calcular las frecuencias que representan estas velocidades angulares se utilizarán las siguientes identidades:

o = 2 n f [ rad/ seg] ... (2.5)

2 n rad = 1 rev ... (2.6)

1 min = 60 seg ... (2.7)

De (2.6) se tiene:

1 rad = 1 rev/ 2 n . _ _ (2.6a)

De (2.7) se tiene:

1 seg = 1 min / 60 ... (2.7aj

Si sustituimos (2.6a) y (2.7a) en (2.5) y simplificamos se tiene:

w = 60 f [ rev/min] _.. (2.8)

Si sustituimos (2.2), (2.3) y (2.4) en (2.8) se tiene:

f MIN 23.333 HZ ... (2.9)

fxoM = 3OHz ... (2.10)

fMLy = 36.666Hz ... (2.11)

Para controlar l a frecuencia del VCO del PLL está la ecuación (2.1 j, conocemos el rango de frecuencias y si proponemos a Co de 1 pf sólo falta por calcular la resistencia, que será el elemento que controle la velocidad el motor.

Si sustituimos (2.9j, (2.lOj y (2.11 j en (2.1) se tiene:

RMIN = 7371 Q ... (2.12)

RNOM = 9009 Q ... (2.13)

R M . L ~ = 11583 R ... (2.15)

13


Por lo anterior. se necesitará una resistencia variable de precisión de 20 vueltas de 14 KQ.

A continuación se calcularán los parámetros de mayor importancia del PLL:

La ganancia de lazo relaciona los cambios de fase entre la señal de entrada y la señal del VCO para un desplazamiento de la señal de entrada y se expresa por:

KO KI> = (33.6) ( fo ) /Ve ... (2.16)

Donde:

KO es la sensibilidad del oscilador. K D es la sensibilidad del detector de fase. f I) es la frecuencia a la que trabaja el VCO. Vc es la tensión de alimentación del circuito

Calculándola para f MIN se tiene:

K ~ K D M I N = 65.333 l/seg ... (2.17)

Y para f MA?; se tiene:

K o K D M ~ ~ = 102.666 liseg ._ . (2.18)

L a ganancia de lazo puede ser decrementada si se conecta una resistencia entre los pines 6 y 7; esto reduce la carga al amplificador.

Como resultado de la dos í~ltimas expresiones se puede ver que entre mayor sea le frecuencia a la que trabaje el PLL, el seguimiento de la señal de entrada por el VCO será más rápido, disminuyendo el error.

El rango de amarre es el rango de frecuencias en las que el lazo permanecerá amarrado después de que inicialmente ha sido amarró. Su expresión matemática es:

f H = f 8 f o i V c ,.. (2.19)

Si sustituimos (2.9) y (2.11) en (2.19) se tiene:

~ H M I N == * 1 5 . 5 5 5 H ~ ... (2.20) y f H M A y = f 2 4 . 4 4 4 H ~ ... (2.21)

Lo que nos dice las ecuaciones (2.20) y (2.21) es que entre mayor sea la frecuencia del VCO, mayor será el rango de frecuencias que tendrá el PLL para seguir la señal de entrada.

14


El filtro que se uso en el lazo se trata de un filtro pasa bajas cuya frecuencia de corte está en 40 H z , recordar que la f MAX es de 36.666 H z . El cálculo de los elementos del filtro se da enseguida:

Como el CI tiene una resistencia de 3.6 KR solo se necesita obtener el valor del capacitor, la expresión es:

f , = 1 / 2 x R C ... (2.22)

Por lo que:

C = 1 /2n (40Hz) (3 .6KR) C = 1.6pf

La configuración final de circuito se observa en la figura 2.2.

1 2 v T

1 1 4 13 12 11 IO 9 8 1 2 v

T -1 2v 3 NE 565

VE HT ~ ' y j y i + + v s A L I .6 V I

-1 2 v

Fig. 2.2 Circuito de control en base al PLL.

15

CIRCUITO FINAL 114 7400 7

SV 114 7400

16 15 14 13 12 11 10 9

741 6 1 -7 8 4

30.75 Kn:; 1 2 3 4 5 6 7 8 CIS55 I / 1 1

-6 - 2

1

-12 v P

NE 565

1 2 3 4 5 6 7

15-mA Constant-Current Outputs

For Driving Common-Anode L.EDs SU^? F S

TIL302 or TIL303 Without Series Resistors

Universal Logic Capabilities

Ripple Blanking of Extraneous Zeros Latch Outputs Can Drive Logic Processors Sirnuitsneousiy

Decimal Point Driver Is Included

Synchronous BCD Counter Capability

Cascadable to N-Bits

Look-Ahead-Enable Techniques Minimize Speed Degradation When Cascaded for Large-Word Display

Direct Clear Input

"

BllRBO

CLR

sCEl - PCEl

CLK

DP

N PACKAGE

(TOP VIEW1

e

16

15 14

QD QC OB a4 b a C

tThls symbol I S In a c c o r d a n c e w t h ANSIJ'IEEE Std 91-1984 and IEC Pubicatron 61 7-12

description

Q A

QB

QC

QD

This TTL MSI circuit contains the equivalent of 86 gates on a single chip. Logic inputs and outputs are completely TTL compatible. The buffered inputs are implemented with relatively large resrstors in series with the bases of the Input transistors to lower drive-current requirements to one-half of that required for a standard Series 54/74 TTL input. The serial-count-enable, actually t w o internal emitters, is rated as one standard Series 54/74 load. The logic outputs, except R%3, have active pull-ups.

The SN74143 driver output is designed specifically to maintain a relatively constant on-level sink current of approximately 1 5 milliamperes from output 'a" through "9" and seven milllamperes from output "dp" over a voltage range from one to five volts. Any number of LED's in series may be driven as long as the output voltage rating is not exceeded.

All Inputs are diode-clamped to rninlmize transmisslon-llne effects, thereby simplifying system design. Maximum clock frequency is typically 18 megahertz and power disstpation is typlcally 2 8 0 milllwatts. The SN74143 is characterized for operation from O°C to 7 0 ° C .

PRODUCYIOW DATA documents contain Information current as of publication date. Products conform to specifications per the terms of TEXES lnslrulnents standard wetrant Production processtng does not TEXAS % necessarily i n c d testing of a11 parameters INSTRUMENTS

POST OFFICE BOX 655012 DALLAS. TEXAS m e 6

2-439

i I 1 -

tian (continued) IOgk diagran

lnctions of the inputs and outpltts of these dpvicps are as follows:

DESCRIPTION FUNCTION .EAH INPUT'

.OCK INPUT

\RALLEL COUNT dABLE INPUT (PCEI) :RIAL COUNT JABLE INPUT (SCEI)

4XIMUrvl COUNT JTFUT

\TCH STROBE ,PUT

ITCH OUTPUTS

!A. QB. Qc, QD)

ECIMAL POINT ;PUT

-ANKING INPUT I )

:PPLE-BLANKING IPUT (m) IPPLE-BLANKING lJTFUT ( E O )

C_D/LAMP DRIVER UTPUTS , b. c. d. e, f. g, dp)

Plnl NO ,a Y

2

23

1

22

21

17, 18, 19.20

7

5

4 '

6 -

15, 16, 14.9 11, 10, 13, 8

When low, rc:ets and l ~ ~ l i l s cstlnief at O. >dl t :< ' i be h ~ g h for normal c o m t i y .

Each posici,$c-going transition will increnleilt tfw counter provided that the circuit is in the normal counting mode i se r~s ! and pamllel count enable inputs low, clear Input hlgh).

Must be low for normal counting mode. \'*hen high, counter v i l ! be inhibited. Logic level must not be changd w h t l the clock i s low.

Must be low for normal counting mode, ó!so must be low to enable maximum count output to go low. When hi@, counter will be inhibited and maximum count output will Se driven high Logic kvel must not be changed when the clock is low.

Will go low when the counter is at 9 and serial count enable input is low. Will return high when the counter changes to O and will remain high durlng counts 1 through 8. Will I-emain high (inhihized) as long as serial count enable input is high.

When low, data in latches fo!low the data in ?he counter. When high, the data in the latches are held constant, and Khe counter may be operated independently.

The BCD data that drives the decoder can be Gored IR t h e 4-blt latch and is available a t these outputs for driving other 'ogic and 'or processors. The binary weights of the outputs are: QA = 1 , Qg = 2, QC = 4. Q D = 8.

Must be high to display decimal point. The deccinal point is not displayed when this input is low or when the display is b l m k e c .

When high, will blank (turn of f ) the entlre d;splay and force K O low. Must be low for normal display. May be p~!sed to impfement intensitv control of the dispiay.

When the data in the latches is BCD O, a lovl i - ~ ! W I I I blank the entire display and force the FBo low. This input h s -.o ef fec? i f the data in the latches is other than O.

Supplies ripple blanking information for the r,p[;!'J blanking mpur o f the next decade. Provides a low if m is high. or I' 3El is lorn and the data in the latches in BCD O; otherwise, this output i s \qh. This pin has a resistive pull-up circuit suitable for performing a ~ . J I ~ ? - A N D fur=ti:t;on with any open-collector output. Whenever this pin is I o n the entire display will be blanked; therefore, this pin may b e sed as ; x x :~;e- lo: ,~ t,lanklng Input.

Outouts for driving seven-segment LEC'S c- l a m p s and their decimal points. See segment identification and resu::ant dlsplays on following page.

. . . . . . _ _ , . .

"

TEXAS * INSTRUMENTS

POST OFFICE BOX 6 5 5 0 1 2 DALLAS. TEXAS 752fi5

I- 3 a z

TEXAS * INSTRUMENTS 2-441

schematics of inputs and outputs

EQUIVALENT OF EQUIVALENT OF E A C H INPUT

EXCEPT iSi/RBO

OUTPUTi lNPUT

Other 11 SCEI: Req = 4 k l t NOM

inputs: Req = 8 k l l NOM I_

absolute maximunl ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V c c (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7 it

Continuous total power dissipation at (or below) 7OoC free-air temperature (see Note 2) . . . . . . . . . . . . . 1.4 W Operating free-air temperature range . . . . . . . . . . . . . . . . . . . . : . . . . . .,, . . . . . . . . . . . . . . . . . . O°C to 7OoC Storage temperature range . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . - 6 5 OC to 1 5 O o C

Input voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5 . 5 V Off-state current at outputs "a" thru "g" and "dp" . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 250 p A

- NOTE 1 : Voltage values are wlfh respect to network ground terminal.

recommended operating conditions

MIN NOM MAX UNIT

Supply voltage. V c c

5 v 1 On-state voltage at outputs a thru g and dp ( ' 1 4 3 only)

v 4.75 5 5.75 . _____-

"

Q A , Q C , OD "

- 2 4 0

High-level output current, I O H pA - 560 Maximum count

m QA. OB, a C , QD, RBO

- 120

1 1 . 2 Maximum count

4.8

55 Low logic level

25 Hlgh logic level

I

Low-level output current, I O L mA - - -I__ ____-

Clock pulse width, tw(,lock)

Clear pulse width, tw(clear)

Setup tlme. tSU - Clear Inactive ""a state - 60'

Operating free-air temperature, TA

-. ns

"- Serial and parallel carry

_"

+ The arrow indicates that the rlsing edge of the clock pulse !S used for reference

-442

POST OFFICE BOX 655012 DALLAS. TEXAS 75205 " ~

electrical characteristics over recommended operating free-air temgeraturtt range (unlc ;S otherwise noted) -.

PARAMETER TEST CONDITIONS+ "

MIN TYP* MAX 2

W I T

v 0.8

v -.. ~. " .-

VIH Htgh-level Input voltage Low-level input voltage

Input clamp voltage V T ~ = PAIN. ¡ I .= - 12 mA

- " .~

VIK

VOH High-level output voltage oA, au, QC, QD

.- ""I.

-1 .5 " -

RBO - VCC = MIN. ViH 2 2 V , 2.4 V

Maximum count V I L = 0.3 V. ¡o){ M A X

""1 " " J

QA 06 , Q c , m V ~ C = MIN. VIH 2 V .

Maximum count VIL =: 0.8 V. I O L = M A X

VO(off ) Off-state output voltage Outputs a thru g. d p V c c = MIN I V O ( ~ , , ) -&state output voltage Outputs a thru g, dp

Vcc = M A X . = 250 $A 7

VOL Low-level output voltage "" V 0.4

___I" "" "- v i "" -

V

Vcc x MIN. VO = 1 V "1

9 15

Outputs a thru g V c c = 5 V , vo = 2 v 15 V c c = M A X , V o = 5 L' V c c = MIN, VO = 1 V 4.5 7

- 15 22

mA On-state output current

Output d p 7 V C C 5 v. VQ = 2 v V c c = M A X , 'Jg = 5 V I 7 12

_lll_

'I input curient at maximum input volrage ""I""

V c c = MAX."\ = 5.5 V I 1

Serial carry 40 p A

mA

np,O [lode Vcc :- M A X , VI = 2.4 v rnA

O t h e r Inputs 20 1 pA

Serlal carry

Low-level input current RBO node Other inputs

"

IIH High-level wpu: current

" "- -- - VCC = M A X , V l = 0.4 V.

- 1.6

IIL - - 1.5 -2 .4 mA

-0 .8 -27.5

-15 - 55

See Note 3

Short-circuit Oc. ' 0 ~

10s -9 vcc = MAX

k c Supply current

output current Maxlrnum count mA

V c c -: M A X , See Note 4 mA 56 93 "_ - -

"

t For condl:lons SllOWn 8s MIN 01 MAY,, use the approprlate value speclfled under recommended oocratlng condmons for the applicable tVPe

All ty(11ca1 values are a: Vcc 5 V. T A = 2 5 ° C NOTES 3 1,' at m node I S tested wlth Bi grounded and RBI at 4.5 v

4 I C C I S measured after the follow~ng condltlons are established: 31 m - m :: DP = 4 5 Y bl Parallel count enable = sertal count enable - m :. GND c ) Clear 1 ) then clock url!ll all outputs are on i

dl Outputs "a" rhrough "g" and "dp ' at 2 . 5 V . all other oufauts Open

switching characteristics, Vcc = 5 V, TA - 25OC "

PARAMETER

fmax

FROM TO TEST CONDITIONS

MHz 12 18

UNIT MIN TYP MAX

12 20

CL = 15 pF, HL = 560 R, 23 35

See Note 5 26 40 ns

(INPUT) (OUTPUT)

Serla¡ look-ahead Maximum COUnt

Clock Maxlmum cnunt 29 4 5

28 45 -.

tPLH

tPHL ". Clack QA, QB, Qc, QD CL = 15 PF. RL = 1.2 kR. ns

__

POST OFFICE BOX 655012 OALLAS. TEXAS 75205

1.-

Y- O

z O

n al

> m E L. v)

m ._ L. U

5 al

* c a,

2 c v) c O

U 5

c

444 INSTRUMENTS POST OFFICE QOX 655012 DALLAS, TEXAS 75265

445

P

l-

! !

! r I I

i !

I

r; > O

" o

r e E v)

X O

C I S

F

J

C. Iu.

9 L t-


BIBLtOGRAFÍA

1 .- Introducción a los Sistemas de Comunicación. F. G. Stremler. Addison-Wesley Iberoamericana, 1993.

2.- Diseño electrónico, circuitos y sistemas. Savant-Roden-Carpenter. Addison-Wesley, 1992.

3.- Diseño Digital. M. Morris Mano. Prentice-Hall, 1987.

4.- Sistemas Digitales. R. J. Tocci. Prentice-Hall, 1990

5.- Electrónica, Teoría de Circuitos Boylestad-Nashelsky. Prentice-Hall, 1987.

6.- Fundamentos de Ingeniería Eléctrica. V. del Toro. Prentice-Hall, 1988.

7.- Motorola, Fast and LS TTL Data. 1989.

8.- Motorola, linear and interface integrated circuits 1990.

9.- The TTL Data Book Texas Instruments Incorporated, 1988.

27

UNIVERSIDAD AUT~NOMA METROPOLITANA148.206.53.84/tesiuami/UAM4367.pdf · contador que lleve la...

Documents

Transcript of UNIVERSIDAD AUT~NOMA METROPOLITANA148.206.53.84/tesiuami/UAM4367.pdf · contador que lleve la...