Unidad IV - Diapositivas 2015 p Imprimir (1)

Unidad IV Familias logicas

Unidad IVFamilias logicas

Tecnicas Digitales IIngenierıa Electronica/Electrica

Fac. de Ingenierıa - Universidad Nacional del Comahue

Curso 2015


ContenidosImplementacion de compuertas logicas

Funciones logicas basicasCircuitos con diodosCircuitos con transistores

Familias logicasFamilia TTLFamilia CMOSEscalas de integracion

Modelos de caja negraNiveles de tension y corrienteParametrosCaracterısticas de cada familia

Otro tipo de entradas/salidas logicasAlta impedancia, colector abierto, otras


Implementacion de compuertas logicas

Funciones logicas basicas

Funciones logicas basicas

Solo tres funciones logicas son necesarias para la construccion decualquier circuito digital:



Circuitos con diodos

Circuitos con diodos

�

�

� �

��

�

�

� �



Circuitos con transistores

Circuitos con transistores bipolares

El inversor con BJT.

��

��

�

��

��

��

��

��




Circuitos con transistores bipolares





NAND con tecnologıa DTL (Diode Transistor Logic)

��

��

�

�

��

��

��

��

��




Circuitos con transistores bipolaresNAND con tecnologıa TTL (Transistor Transistor Logic)




Circuitos con transistores bipolaresNOR con tecnologıa TTL




Circuitos con transistores MOSFET

Dado que aquı el transistor solo trabaja como interruptorelectronico, podrıamos implementar tambien estos circuitos conotro tipo de interruptores electronicos, como por ejemplo lostransistores MOSFET.

MODELO SÍMBOLO

Drenador

Fuente

PuertaVin





Inversor con tecnologıa NMOS

Vcc

Vo

Vi

R

Q1

Vo

Vi Q1

Vcc





Inversor con tecnologıa CMOS (Complementary MOS)

Unidad IV: Familias Lógicas

Técnicas Digitales I - Departamento Electrotecnia - Área Técnicas Digitales 12

Los esquemas básicos de puertas son similares para todas las familias CMOS. Así en la Fig. 4.15 se muestran tres

formas distintas de representar un inversor (en la última parece más evidente el comportamiento lógico, además de

ser más fácil de dibujar).

a) MOS de enriquecimiento. b) MOS de empobrecimiento. c) MOS lógico.

Figura 4.15: Inversor CMOS

Observación: la fecha apunta hacia el canal tipo N.

La Fig 4.16 es el diagrama de circuito y la tabla de función de una puerta NOR de 2 entradas mientras que la Fig. 4.17

muestra una puerta NAND de 2 entradas. Las compuertas AND y OR pueden obtenerse fácilmente incorporando un

inversor en sus salidas.

Figura 4.16: Puerta NOR CMOS

Figura 4.17: Puerta NAND CMOS

A B Q1 Q2 Q3 Q4 S

L L no si no si H

L H no si si no L

H L si no no si L

H H si no si no L

A B Q1 Q2 Q3 Q4 S

L L no si no si H

L H no si si no H

H L si no no si H

H H si no si no L

ଶ

ଵ ଷ

ସ

ܣ

ܤ

ே

ை ூ

ை

ூ

ே

ை

ூ

ே





Compuertas con tecnologıa CMOS

��

��

��

��

��

�

�

�

��

��

��

��

��

�

�

�


Familias logicas

Familias y subfamilias logicas

Familia logica: es una coleccion de circuitos integrados concaracterısticas similares (entradas, salidas, elementos basicos,estructuras internas) que realizan diferentes funciones logicas.


Familias logicas

Familias y subfamilias logicas��

��

��

��

��

��

��

��

��

��

��

��

��

��

��


Familias logicas

Familia TTL

La familia TTL y sus subfamilias

Evolucion de la tecnologıa DTL, reemplazando los diodos portransistores multi-emisor. La serie 74 fue una de las pioneras.

(sin) Serie estandarH High power: alta potenciaL Low power: baja potenciaS SchottkyLS Low power Schottky: Schottky de baja potenciaAS Advanced Schottky: Schottky avanzadaALS Advanced Low power Schottky: Schottky avanzada baja pot.


Familias logicas

Familia CMOS

Familia CMOS y sus subfamilias

Menor consumo, estructura mas simple y requieren solo un 15% dela superficie del chip que requieren los bipolares. La serie 4000 fueuna de las primeras.

HC High-speed CMOS: CMOS de alta velocidadHCT HC TTL compatibleAC Advanced CMOS: corresponde a la HC mejoradaACT AC TTL compatibleBCT BiCMOS Technology: tecnologıa BIMOS (Bipolar/CMOS)ABT Advanced BCT: BCT avanzadaLV/LVC Low-Voltage: series de bajo voltaje (3,3 V o aun menores)


Familias logicas

Escalas de integracion

Escalas de integracion

I S.S.I.: Small Scale Integration, incluyendo hasta 10 puertaslogicas, o sea hasta unos 100 transistores.

I M.S.I.: Middle Scale Integration, 10 a 100 puertas logicas, obien 100 a 1.000 transistores

I L.S.I.: Large Scale Integration, 100 a 10.000 puertas (1000 a100.000 transistores)

I V.L.S.I.: Very Large Scale Integration, 10.000 a 100.000puertas lo que se traduce en un lımite hasta 1 millon detransistores)

I U.L.S.I.: Ultra L.S.I., todo dispositivo con mas de 100.000puertas o su equivalente.


Modelos de caja negra

Modelo de caja negra

FUNCIÓN LÓGICA BÁSICA

EN

TR

AD

AS

SA

LID

AS



Modelo de caja negra

FUNCIÓN LÓGICA BÁSICA

EN

TR

AD

AS

SA

LID

AS

CaracterísticasParámetros



Niveles de tension y corriente

Niveles logicos



IV. FAMILIAS LÓGICAS

I. INTRODUCCIÓN

Dado que las magnitudes físicas (corriente, voltaje, etc.) son continuas, pueden adoptar infinitos valores. La

estabilidad y exactitud de estas cantidades no es fácil de mantener. La tolerancia en la fabricación de los

componentes, variación de la T°, ruido térmico o blanco, ruido proveniente de otros circuitos, entre otros factores son

los causantes de estos problemas.

La lógica digital oculta estos problemas del mundo analógico al transformar un intervalo de infinitos valores en dos

sub-intervalos con un único representante: 0 y 1. Por lo general estos sub-intervalos no se solapan, con lo cual aparece

una región indefinida. Esta región es importante ya permite la detección de manera confiable de los estados 0 y 1.

DEFINICIONES

Familias lógicas: es una colección de diferentes chips con características similares (entradas, salidas, elementos

básicos, estructuras internas) que realizan diferentes funciones lógicas. Las más definidas son la TTL y la CMOS.

Niveles lógicos: son los valores de tensión que el dispositivo interpreta en sus entradas o establece en sus salidas,

como alto “퐻” (퐻푖푔ℎ) o bajo “퐿” (퐿표푤), en correspondencia con los “0’푠” y “1’푠”. (Ver Fig. 4.1).

Figura 4.1: Definición de los niveles lógicos.

Nivel lógico de entrada: es el intervalo de la tensión que admite en sus entradas y que interpretará correctamente ya

sea como bajo nivel 푉 –푉 o como alto nivel 푉 –푉 . En las que las dos primeras son las tensiones de

entrada máxima (M) y mínima (m) en el bajo nivel (“0” en lógica positiva) y las dos últimas, son las tensiones de

entrada máxima y mínima en el alto nivel (“1” en lógica positiva). El fabricante garantiza que cualquier valor de la

tensión de entrada dentro de esos intervalos será leído correctamente. Normalmente 푉 = 0 y 푉 = 푉 .

Nivel lógico de salida: es la máxima dispersión de la tensión, que tendrá cualquier dispositivo de la familia

considerada en sus salidas lógicas, si se cumplen las condiciones de entrada (tensiones dentro de los márgenes

indicados anteriormente) y la carga no supera al “Fan-out”. Se indica un intervalo dentro del cual el fabricante

푁푀

푁푀

푉

푉

푉

푉

푉

푉

푉

푉

푉

푉

Margen de ruido: se definen como las diferencias entre los niveleslogicos de entrada y salida para el peor caso, o sea:NMH = ViLM − VoLM y NML = VoHm − ViHm.



Niveles de tension y corriente

Corriente de salida

Corriente consumida: Cuando la salida esta en el nivel bajo, debedrenar a masa la corriente que establece la carga en su bajo nivelde entrada (sumidero o sinking).Corriente suministrada: Cuando la salida esta en el nivel alto, eldispositivo alimenta a la carga debiendo suministrarle la corriente(sourcing) que esta requiere para mantener en su entrada ese nivel.



Parametros

Tiempo de transicion

Tiempo que tarda la salida de un circuito logico en cambiar de unestado a otro.

I Tiempo de ascenso o crecimiento (rise time, tr ).

I Tiempo de descenso (fall time, tf ).

��

��

��

��

��

��

��

��

��

�

��

��



Parametros

Retardo de propagacionTiempo que transcurre entre la aplicacion de un cambio en laentrada y la aparicion del cambio en la salida.

I Tiempo para un cambio de alto a bajo en la salida (tpHL).

I Tiempo para un cambio de bajo a alto en la salida (tpLH).

��

��

�

��

��

�

�

��

��



Parametros

Abanicos de entrada y salida

Abanico de entrada (Fan-in): cantidad de entradas que tiene osoporta la compuerta sin degradar excesivamente su salida.

Abanico de salida (Fan-out): numero maximo y tipo de entradasque pueden conectarse a la salida de una compuerta y que eldispositivo puede excitar con seguridad.

Potencia estatica: la consumida cuando la salida no cambia.

Potencia dinamica: la consumida en las transiciones, cuando seproducen los ”cortocircuitos” para valores intermedios de entrada.

Factor de calidad o figura de merito: el producto entre eltiempo de propagacion y el consumo por puerta.



Caracterısticas de cada familia

Caracterısticas de cada subfamilia



Tabla 4.1

LETRA SUBFAMILIA

(sin) Serie estándar H High power: alta potencia

L Low power: baja potencia S Schottky LS Low power Schottky: Schottky de baja potencia AS Advanced Schottky: Schottky avanzada ALS Advanced Low power Schottky: Schottky avanzada de baja potencia F Fast logic: lógica rápida HC High-speed CMOS: CMOS de alta velocidad HCT HC TTL compatible AC Advanced CMOS: corresponde a la HC mejorada ACT AC TTL compatible BCT BiCMOS Technology: tecnología BIMOS (Bipolar/CMOS) ABT Advanced BCT: BCT avanzada LV/LVC Low-Voltage: series de bajo voltaje (3,3 V o aún menores)

Tabla 4.2

SUBF

AM

ILIA

TIEM

PO D

E

PRO

PAG

ACI

ÓN

CON

SUM

O P

OR

PUER

TA

FREC

UEN

CIA

MÁ

XIM

A

FAN

-OU

T

FAN

-OU

T

EN P

UER

TAS

ESTÁ

ND

AR

FACT

OR

DE

CALI

DA

D

ns mW MHz pJ

Estándar 10 10 25 10 10 100

H 6 22 50 10 12 132

L 33 1 3 10 2 33

S 3 19 95 10 12 57

LS 8 2 33 10 5 20

AS 2 8 125 30

ALS 4 1 34 4

F 3 72

HC 9 CC:0,003

10MHz: 6

76 0,1MHz: 1

10MHz:110 HCT 12 59

AC 4 CC:0,005

10MHz: 7

125 0,1MHz: 0,4

100MHz: 40 ACT 6,5 125

BCT

ABT

La subfamilia Schottky posee diodos de alta velocidad (diodos metal-semiconductor = diodos Schottky) entre base

y colector. Como se comento en la unidad anterior, estos diodos evitan que los transistores se saturen y disminuyen

de esta manera las cargas almacenadas y en consecuencia el tiempo de conmutación. Los diodos de entrada en la Fig.


Otro tipo de entradas/salidas logicas

Alta impedancia, colector abierto, otras

Salidas drenaje/colector abierto

I No deben conectarse las salidas entre sı. ¿Por que?

I Las salidas tipo colector/drenador abierto necesitan unaresistencia de carga externa para generar una salida en ALTO.




Salidas tri-stateI Es frecuente entonces la necesidad de compartir una lınea de

datos: BUS o lınea de uso colectivo.I Solo se conectan aquellos componentes que esten usando el

BUS, el resto permanece “desconectado”.I El Buffer tri-estado nos permite tres niveles posibles: alto,

bajo, y circuito abierto o estado de alta impedancia (logicade 3 estados).




Salidas tri-state




Entradas con disparador Schmidt-Trigger

Observemos la siguiente curva, ¿que representa?




Entradas con disparador Schmidt-Trigger




Entradas No utilizadas

La tecnologıa CMOS tiene alta susceptibilidad al ruido por su altaimpedancia de entrada, por lo que las entradas NUNCA debendejarse FLOTANTES.

Unidad IV - Diapositivas 2015 p Imprimir (1)

Documents

Transcript of Unidad IV - Diapositivas 2015 p Imprimir (1)