(A4 A3 A2 A1) y (B4 B3 B2 B1) son los números binarios de 4 bits a sumar. La salida S es la sumatoria (∑) es decir :∑4∑3∑2∑1 son el resultado de la suma.C4 es el acarreo de salida de la suma.

Ejemplo en bloques de un sumador con salidas indicadas por leds:

RESTA Los circuitos que efectúan la resta de números binarios se pueden desarrollar de la misma forma que en el caso de la suma binaria. Se pueden diseñar restadores completos del mismo modo como en los sumadores completos.Cuando la línea S/R es cero. Por el contrario, cuando la línea de selección S/R es uno, las puertas XOR obtienen el complementa del valor de entrada (a), además de introducir un uno en el acarreo inicial, es decir, añadir un uno al resultado final de la suma, es decir, el circuito funciona como un restador.

El siguiente circuito es un Sumador-restador en complemento a 2

Ejemplo de un circuito básico para obtener la suma o resta de dos números.

EL COMPARADOR

Es un circuito combinacional que compara números binarios de una cierta cantidad de bits activando a su salida: G (great) si es mayor L (low) si es menor E (equal) si son iguales.

CODIFICADORESSon sistemas digitales combinacionales con: 2n entradas y n salidas

Funcionamiento: Permite que se le introduzca en una de sus entradas un nivel activo que representa un dígito (decimal u octal) Lo convierte en una salida codificada(como BCD o binario)Estos circuitos pueden ser diseñados con prioridad o sin ella.

MULTIPLEXORUn multiplexor es un sistema digital que consta de varias entradas y una salida, y mediante un mecanismo de selección, una determinada entrada se transfiere a la salida. Una definición más formal de multiplexor sería la de un circuito combinacional con:2n entradas de datos (k0, k1, k2, ... ) n entradas de selección o control (a, b,.. )Funcionamiento: permite elegir cuál es el canal de entrada cuya información aparece en el de salida. La selección del canal de entrada se realiza con el número binario puesto en la entrada de selección.

A través de Multiplexores se pueden implementación funciones lógicas

Demux (El circuito inverso al multiplexor es el demultiplexor.)El funcionamiento es el contrario al del multiplexor, encauzando los datos desde una fuente común de entrada hacia uno de 2n destinos de salida.Por tanto, un demultiplexor es un circuito combinacional con: una entrada Jn entradas de selección 2n salidas.La información J se puede hacer aparecer en cualquiera de las salidas aplicando a las entradas de selección la combinación binaria adecuada. Es importante comentar que los demultiplexores pueden trabajar como decodificadores. Supongamos que tenemos un DEMUX 1:4 ( una J entrada a cuatro salidas)Si hago la entrada J=1 siempre activa, transformo el funcionamiento a un DECODIFICADOR 2:4 Actuando ahora las señales de selección (a, b,... ) como entrada de código a decodificar las salidas como salidas del código decodificado.

El Demux

Un demultiplexor conecta una sola línea de entrada a una de n líneas de salida, según lo determine un código de selección de s bits. La Figura anterior muestra un diagrama un diagrama funcional para un demultiplexor para 1 a n. Utilizamos el código de selección para generar un mintérmino de s variables; después, ese mintémino envía el dato de entrada a través de una puerta hacia la terminal de salida adecuada; también se muestra un ejemplo específico con un

demultiplexor 1 a 4 con una señal de activación (E) que controla la operación del circuito. Cuando E es 1, el circuito puede operar.

GENERADOR/DETECTOR DE PARIDADPO: El bit de paridad impar que es la función XOR= OR-EXCLUSIVO de los bits que componen la palabra de código.El circuito detecta la paridad de una combinación binaria, y añade el bit obtenido a la combinación de n bits para lograr una combinación de n+1 bit cuya paridad es constante.Se utiliza para detectar errores en la transmisión de datos.