Reporte de practica sumador binario

Secretaría de Educación PúblicaTECNOLÓGICO NACIONAL DE MÉXICO

INSTITUTO TECNOLÓGICO SUPERIORDE TEPEXI DE RODRÍGUEZ

DIVISIÓN DE INGENIERÍA MECÁNICA E INDUSTRIAL

INGENIERÍA MECÁNICA

SISTEMAS ELECTRÓNICOS

Reporte de Práctica:SUMADOR BINARIO CON COMPUERTAS

LOGICAS

Nombre del alumno:MARTINEZ HUERTA JESUS DAVID

MEDEL VAZQUEZ IGNACIO ANTONIOMIRANDA REYES IVAN DANIEL

RAMIREZ HUERTA DIEGO

Nombre del DocenteING. PEDRO CRUZ ORTEGA

Tepexi de Rodríguez, Pue. 25 de Julio de 2016

Instituto Tecnológico Superior de Tepexi de RodríguezOrganismo Público Descentralizado del Gobierno del Estado de Puebla

Academia de Ingeniería MecánicaReporte de Prácticas de Laboratorio

Contenido

Contenido

Contenido..............................................................................................................................................1

Ilustraciones..........................................................................................................................................2

Parte Teórica.................................................................................................................................8

Parte Práctica..............................................................................................................................10

Con estos cálculos se da por concluida la practica.......................................................................19

Resultados...........................................................................................................................................20

Conclusiones (Interpretación de resultados)..................................................................................20

Página 1



Ilustraciones

Ilustración 1. Compuertas lógicas, de izquierda a derecha (XOR, OR, AND)............................................7Ilustración 2. Protoboard........................................................................................................................7Ilustración 3. Colocación de dipswitch..................................................................................................10Ilustración 4. Colocación de las compuertas lógicas sobre la protoboard.............................................10Ilustración 5. Conexiones de alimentación de los Dip...........................................................................11Ilustración 6. Polarización de las compuertas lógicas............................................................................11Ilustración 7. Conexiones de las entradas hacia las compuertas...........................................................12Ilustración 8. Conexiones terminadas, salidas a diodos en color rojo y se alternó el color entre los sumandos (azul-blanco)........................................................................................................................12Ilustración 9. Sumador binario terminado.............................................................................................13Ilustración 10. Ejercicios Realizados para la verificación de la práctica.................................................14Ilustración 11. Parte2 Ejercicios de clase...............................................................................................15

Página 2



Tabla 1. Suma de dos binarios de un digito.............................................................................................8Tabla 2suma de dos binarios considerando su acarre.............................................................................9Tabla 3dos binarios más un acarreo de la tabla anterior........................................................................9

CARRERA PLAN DE ESTUDIO

CLAVE DE ASIGNATURA

NOMBRE DE LA ASIGNATURA UNIDAD

ING. MECÁNICA IMEC-2010-228 MED-1030 SISTEMAS

ELECTRONICOS 3

PRACTICA No.

LABORATORIO DE NOMBRE DE LA PRACTICA DURACIÓN

(HORAS)

1 MECÁNICA SUMADOR BINARIO CON COMPUERTAS LOGICAS 2

Página 3



Introducción

La algebra booleana es una representación esquemática de las operaciones

lógicas, “y”, “o”, “no” utilizadas en los operadores binarios. El álgebra de Boole

cumple las propiedades conmutativa y distributiva, y existen los elementos neutros y

complementarios. Existen 12 teoremas que fundamentan el correcto uso de las

operaciones lógicas.

En la presente práctica se hará uso de los teoremas de Boole para encontrar

la forma máxima de simplificación para un sumador binario de cuatro dígitos, que

posteriormente se realizará con el uso de compuertas lógicas sobre una tabla de

pruebas (protoboard).

Página 4



Objetivo

Aprender el correcto funcionamiento de las funciones booleanas Realizar un sumador binario Utilizar compuerta lógicas AND, OR, XOR

Página 5



Antecedentes

Una puerta lógica, o compuerta lógica, es un dispositivo electrónico con una

función booleana. Suman, multiplican, niegan o afirman, incluyen o excluyen según

sus propiedades lógicas. Se pueden aplicar a tecnología electrónica, eléctrica,

mecánica, hidráulica y neumática. Son circuitos de conmutación integrados en un

chip.

Claude Elwood Shannon experimentaba con relés o interruptores

electromagnéticos para conseguir las condiciones de cada compuerta lógica, por

ejemplo, para la función booleana Y (AND) colocaba interruptores en circuito serie,

ya que con uno solo de éstos que tuviera la condición «abierto», la salida de la

compuerta Y sería = 0, mientras que para la implementación de una compuerta O

(OR), la conexión de los interruptores tiene una configuración en circuito paralelo.

Las puertas lógicas procesan señales las cuales representan un valor verdadero

o falso. Normalmente la tensión positiva de la fuente +Vs representa el valor

verdadero y los 0 V el falso. Otros términos usados para los estados verdadero y

falso se muestran en la tabla de la derecha. Es mejor que te familiarices con ellos.

Las puertas lógicas son identificadas por su función lógica: NOT, AND, NAND, OR,

NOR, EX-OR y EX-NOR. Las letras mayúsculas son normalmente usadas para dejar

claro que el término se refiere a una puerta lógica.

Nota que las puertas lógicas no son siempre necesarias porque una simple función

lógica puede hacerse con interruptores o diodos:

Interruptores en serie (función AND)

Interruptores en paralelo (función OR)

Combinando salidas de IC con diodos (función OR)

Página 6



Página 7



Desarrollo

Material necesario:

2 Dip switch de 4 entradas 2 compuertas lógicas 74LS32 (OR) 2 compuertas lógicas 74LS08 (AND) 2 compuertas lógicas 74LS86 (XOR) Eliminador 3.6v 1 Protoboard Cable TPU 8 resistencias de 1 kOhm 5 resistencias de 330 Ohm 5 diodos LED

Ilustración 1. Compuertas lógicas, de izquierda a derecha (XOR, OR, AND).

Ilustración 2. Protoboard.

Página 8



Parte Teórica

Con ayuda de Excel se generó la tabla de verdad para el sumador, la tabla es de 256 combinaciones.

Para el primer LED se realizaron los cálculos correspondientes(anexo 1) y se obtuvo una combinación del tipo A B+A B correspondiente a la representación de la compuerta lógica XOR. Al resolver las operaciones para el funcionamiento del segundo led se obtuvo una relación en la que se combinan la compuerta XOR y la compuerta AND.

Por simplicidad se decidió realizar la tabla de verdad para solo 2 números binario por lo que se obtuvo la siguiente tabla

A1 B1 LED 1

0 0 0

0 1 1

1 0 1

1 1 10

Tabla 1. Suma de dos binarios de un digito

Realizando la ampliación de la primera tabla se obtiene la siguiente

A1 B1 Acarreo(L2)

Suma(L1)

0 0 0 0

0 1 0 1

1 0 0 1

Página 9



1 1 1 0

Tabla 2suma de dos binarios considerando su acarre

En la tabla 2 podemos observar que la configuración de la suma es igual a la configuración de una compuerta XOR y la configuración del acarreo es igual a la configuración de la compuerta AND. En la suma de 1+1=10 se obtiene un acarreo que en suma de binarios se agrega al siguiente par de sumandos. Si se agrega otro número se requerirá que el acarreo procedente de la primera suma se agrega a la nueva suma por lo que ahora consideraremos un “acarreo de entrada” quedando la tabla para el siguiente par de sumandos de la siguiente manera

Acarreo Anterior (L(n-1))

An Bn Nuevo Acarreo (L(n+1))

Suma (Ln)

0 0 0 0 0

0 0 1 0 1

0 1 0 0 1

0 1 1 1 0

1 0 0 0 1

1 0 1 1 0

1 1 0 1 0

1 1 1 1 1

Tabla 3dos binarios más un acarreo de la tabla anterior.

Resolviendo por mapas de Karnaugh se obtiene para la suma una configuración de la forma

ln=L(n−1)⊕An⊕BnL(n+1)=AnBn+ L(n−1)(An⊕Bn)

El proceso es el mismo para los siguientes dígitos por lo que debemos repetir esta configuración 3 veces y juntarlas mediante una compuerta or, debido a que es una configuración de tipo escalera.

Página 10



Parte Práctica

1. Sobre la protoboard se colocan los dipswitch para saber las posiciones de las entradas.

Ilustración 3. Colocación de dipswitch.

Se colocan las compuertas lógicas, para mayor comodidad se colocan (de izquierda a derecha) una XOR, AND, OR, AND y XOR

Ilustración 4. Colocación de las compuertas lógicas sobre la protoboard.

Se conectan las entradas de alimentación de los Dip y se coloca una resistencia (1kOhm) en la parte que va conectada a tierra, también se hacen las conexiones para alimentar toda la proto.

Página 11



Ilustración 5. Conexiones de alimentación de los Dip.

Mediante el uso de los datasheet de las compuertas realizamos la correcta polarización de las mismas, por lo que de los pines 7 y 14 se conectaron a tierra y masa respectivamente, cada una de las compuertas.

Ilustración 6. Polarización de las compuertas lógicas.

A partir de aquí se realizaron las conexiones según los resultados obtenidos en la solución de los mapas de Karnaugh y las tablas de verdad

Página 12



Ilustración 7. Conexiones de las entradas hacia las compuertas.

Ilustración 8. Conexiones terminadas, salidas a diodos en color rojo y se alternó el color entre los sumandos (azul-blanco).

Página 13



Debido a que las compuertas soportan como máximo un voltaje de 5.25V es necesario utilizar un eliminador para regular el voltaje, que nos da una salida de 3.6V DC.

Ilustración 9. Sumador binario terminado.

Página 14



Para la comprobación del funcionamiento del sumador se realizaron unos ejercicios entregados por el docente.

Ilustración 10. Ejercicios Realizados para la verificación de la práctica.

Página 15



Ilustración 11. Parte2 Ejercicios de clase.

Con estos cálculos se da por concluida la práctica.

Página 16



Resultados

Se consiguieron las metas establecidas en los objetivos, se comprendió y entendió completamente el uso de las compuertas lógicas.

El sumador binario resulto completamente capaz de funcionar y realiza operaciones en decimal de hasta 15+15.

Conclusiones (Interpretación de resultados)

El uso de compuertas lógicas simplifica el esfuerzo al trabajar con estos

integrados, es posible disminuir tiempo, debido a que no se utilizan otros elementos

para realizar permutaciones o conmutaciones como por ejemplo los transistores BJT.

Es necesario comprender la utilización de los materiales con los que

trabajemos, y aprender a leer los datasheet es fundamental, pues en ellos se

incluyen las cargas máximas, voltajes e intensidades. Si los datasheet no los

entiende alguien, es probable que termine quemando algún elemento del circuito.

Página 17

Reporte de practica sumador binario

Engineering

Transcript of Reporte de practica sumador binario