Abrimos el xilinx y le damos a New Project yo le puse el nombre Funcion4a2 le damos despus a next y nos tendr q aparecer la figura de abajo luego le damos next > next > finish.

Al dar finish se nos habr creado la carpeta de trabajo entonces le damos click derecho en la parte izquierda donde est debajo de la carpeta Funcion4a2 y seleccionamos New Source > VHDL Module le ponemos un nombre (yo tambin le puse el nombre Funcion4a2), le damos a next e introducimos las entradas y salidas, luego le damos next y despus finish.

Esta es la parte ms complicada tenemos que crear nuestro algoritmo, como es estructural entonces hay que crear un algoritmo para cada compuerta lgica de manera que despus le hagamos las conexiones respectivas para cada componente dicho proceso se llama mapear,

Me guiare de este circuitoEmpezaremos por la compuerta lgica NOT yo la llamare inversora y este ser el algoritmo descrito:library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity inversora is Port ( a : in STD_LOGIC; b : out STD_LOGIC);end inversora;architecture Algoritmica of inversora isbegin b B , b=>C , c=>N );U2:compuerta_and port map( a=>M , b=>N , c=>X );U3:compuerta_and port map( a=>N , b=>D , c=>Y );end Estructural;

Y eso es todo en si todos los cdigos descritos debern ir en este orden como se muestra a continuacin

library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use IEEE.STD_LOGIC_UNSIGNED.ALL;

entity inversora is Port ( a : in STD_LOGIC; b : out STD_LOGIC);end inversora;

architecture Algoritmica of inversora is

begin b B , b=>C , c=>N );U2:compuerta_and port map( a=>M , b=>N , c=>X );U3:compuerta_and port map( a=>N , b=>D , c=>Y );

end Estructural;

As es como deber de estar en su programacin lo guardamos luego lo sintetizamos ya saben como hacer y les deber aparecer el chek de color verde asi como en la imagen

Luego le damos a New Source solo que esta ves seleccionamos Test Bench Wave Form le ponemos el nombre yo le puse TB_Funcion4a2 asi como esta en la imagen

Le damos a next seleccionamos Funcion4a2 que es el nombre en general luego next y finish luego seleccionamos en combinacional y le damos a 1600 ns asi como en la imagen

Luego finish les parecer una pantalla parecida a esta solo q yo ya le di os tiempos respectivos para cada compuerta y es as como ustedes deben de darle

Lo guardan se van a Behavioral Simuation

Luego click al archivo donde dice TB_Funcion4a2 luego click a xilinx ice simulator luego simulate behavioral mode y es asi como se iniciara la simulacin

Luego si quieren se van a sntesis y a esquematic y le generara la siguiente grafica esto ya es opcional no es necesario hacerlo pero para verificar est bien que lo hagan

Y eso es todo