PFC Raul Martin Delgado 29-06-2012

UNIVERSIDAD CARLOS IIIEscuela Politcnica Superior

Departamento de Tecnologa Electrnica

Diseo e implementacin experimentalde un inversor monofsico operando en

modo isla

PROYECTO FIN DE CARRERA

INGENIERA INDUSTRIAL

Autor: Martn Delgado, Ral

Tutor: Lazaro Blanco, Antonio

Director: Valdivia Guerrero, Virgilio

29 de Junio de 2012

ndice general

1. Introduccin. 11.1. Objetivos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11.2. Aplicaciones del inversor monofsico. . . . . . . . . . . . . . . . . . . . 11.3. Descripcin del libro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2

2. El inversor monofsico 52.1. Topologas de inversores. . . . . . . . . . . . . . . . . . . . . . . . . . . 5

2.1.1. Topologa Push-Pull. . . . . . . . . . . . . . . . . . . . . . . . . 62.1.2. Topologa Medio Puente. . . . . . . . . . . . . . . . . . . . . . . 62.1.3. Topologa Puente Completo. . . . . . . . . . . . . . . . . . . . . 7

2.2. Semiconductores en conmutacin . . . . . . . . . . . . . . . . . . . . . 82.2.1. Generalidades. . . . . . . . . . . . . . . . . . . . . . . . . . . . 92.2.2. Conmutacin de un transistor MOSFET. . . . . . . . . . . . . . . 92.2.3. El concepto de Tiempo muerto. . . . . . . . . . . . . . . . . . 102.2.4. Diodos de circulacin inversa. . . . . . . . . . . . . . . . . . . . 12

2.3. Tipos de bsicos de modulacin en ancho de pulso. . . . . . . . . . . . . 152.3.1. Conceptos bsicos. . . . . . . . . . . . . . . . . . . . . . . . . . 152.3.2. Modulacin bipolar. . . . . . . . . . . . . . . . . . . . . . . . . 172.3.3. Modulacin unipolar. . . . . . . . . . . . . . . . . . . . . . . . . 18

2.4. Estructuras de control. . . . . . . . . . . . . . . . . . . . . . . . . . . . 202.4.1. Control de tensin. . . . . . . . . . . . . . . . . . . . . . . . . . 202.4.2. Control de doble lazo . . . . . . . . . . . . . . . . . . . . . . . . 21

3. Solucin propuesta 233.1. Descripcin del convertidor. . . . . . . . . . . . . . . . . . . . . . . . . 23

4. Diseo de la etapa de potencia. 254.1. Requisitos de la etapa de potencia. . . . . . . . . . . . . . . . . . . . . . 264.2. Filtro. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264.3. Seleccin de los interruptores. . . . . . . . . . . . . . . . . . . . . . . . 29

4.3.1. Diodo de circulacin inversa externo. . . . . . . . . . . . . . . . 324.4. Seleccin de las protecciones de los interruptores. . . . . . . . . . . . . . 34

4.4.1. Supresor de tensiones transitorias. . . . . . . . . . . . . . . . . . 344.5. Driver. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35

4.5.1. Alta impedancia de entrada. . . . . . . . . . . . . . . . . . . . . 37

I

II NDICE GENERAL

4.5.2. Adaptacin de niveles. . . . . . . . . . . . . . . . . . . . . . . . 384.5.3. Capacidad elevada de corriente de salida. . . . . . . . . . . . . . 41

4.6. Circuito de tiempos muertos. . . . . . . . . . . . . . . . . . . . . . . . . 414.7. Tensiones auxiliares . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 424.8. Aspecto final de la tarjeta Puente completo . . . . . . . . . . . . . . . 43

5. Diseo del lazo de control 455.1. Bloques comunes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46

5.1.1. Bloque Oscilador . . . . . . . . . . . . . . . . . . . . . . . . . . 465.1.2. Bloque acondicionamiento de seal lazo abierto . . . . . . . . . . 485.1.3. Bloque sensor de tensin de salida . . . . . . . . . . . . . . . . . 505.1.4. Regulador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50

5.2. Bloque modulador Bipolar . . . . . . . . . . . . . . . . . . . . . . . . . 525.2.1. El circuito integrado UC3823 como modulador bipolar . . . . . . 535.2.2. Control de cuatro interruptores a partir de una nica seal PWM

en modulacin Bipolar . . . . . . . . . . . . . . . . . . . . . . . 585.3. Bloque modulador Unipolar . . . . . . . . . . . . . . . . . . . . . . . . 59

5.3.1. Amplificador inversor. . . . . . . . . . . . . . . . . . . . . . . . 595.3.2. Generador de onda triangular . . . . . . . . . . . . . . . . . . . . 605.3.3. Comparador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61

5.4. Alimentacin de los circuitos de control . . . . . . . . . . . . . . . . . . 625.5. Aspecto final de las tarjetas de control . . . . . . . . . . . . . . . . . . . 62

5.5.1. Modulacin bipolar . . . . . . . . . . . . . . . . . . . . . . . . . 625.5.2. Modulacin unipolar . . . . . . . . . . . . . . . . . . . . . . . . 62

6. Diseo del regulador 656.1. Clculo de la funcin de transferencia de la planta . . . . . . . . . . . . . 656.2. Clculo de la funcin de transferencia del sensor . . . . . . . . . . . . . 696.3. Clculo de la funcin de transferencia del modulador . . . . . . . . . . . 696.4. Clculo de la funcin de transferencia del regulador . . . . . . . . . . . . 70

6.4.1. Definicin del regulador . . . . . . . . . . . . . . . . . . . . . . 716.5. Clculo del regulador . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73

6.5.1. Ejemplo del diseo del regulador con SmartCtrl . . . . . . . . . . 746.5.2. Detalle de los reguladores diseados . . . . . . . . . . . . . . . . 78

7. Resultados en simulacin 837.1. Validacin del modelo promediado en PSIM . . . . . . . . . . . . . . . . 83

7.1.1. Validacin promediado de la tarjeta de modulacin bipolar . . . . 837.1.2. Validacin promediado de la tarjeta de modulacin Unipolar . . . 85

7.2. Simulaciones en lazo abierto y lazo cerrado. . . . . . . . . . . . . . . . . 867.2.1. Realizacin de simulaciones. . . . . . . . . . . . . . . . . . . . . 867.2.2. Tarjeta de control con modulacin bipolar. . . . . . . . . . . . . . 867.2.3. Tarjeta de control con modulacin unipolar. . . . . . . . . . . . . 89

NDICE GENERAL III

8. Medidas en el laboratorio 938.1. Realizacin de las medidas . . . . . . . . . . . . . . . . . . . . . . . . . 93

8.1.1. Conceptos bsicos. . . . . . . . . . . . . . . . . . . . . . . . . . 948.1.2. Medida del rendimiento. . . . . . . . . . . . . . . . . . . . . . . 948.1.3. Medida de la respuesta ante un escaln de descarga. . . . . . . . 948.1.4. Representacin de la Transformada Discreta de Fourier. . . . . . 958.1.5. Clculo de la Distorsin Armnica Total. . . . . . . . . . . . . . 95

8.2. Tarjeta de modulacin Bipolar . . . . . . . . . . . . . . . . . . . . . . . 958.2.1. Lazo Abierto . . . . . . . . . . . . . . . . . . . . . . . . . . . . 958.2.2. Regulador 1.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 988.2.3. Regulador 1.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100

8.3. Tarjeta de modulacin Unipolar . . . . . . . . . . . . . . . . . . . . . . 1048.3.1. Lazo Abierto . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1048.3.2. Regulador 2.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1078.3.3. Regulador 2.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109

9. Consideraciones prcticas 1139.1. Offset en la tensin de salida. . . . . . . . . . . . . . . . . . . . . . . . . 1139.2. Dificultad para ajustar la frecuencia de oscilacin. . . . . . . . . . . . . . 1139.3. Rotura de Mosfet al trabajar con potencias elevadas. . . . . . . . . . . 114

10. Conclusin 11510.1. Etapa de potencia. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11510.2. Tarjetas de control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11610.3. Trabajos futuros . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 116

A. Manuales de funcionamiento 121A.1. Puente completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

A.1.1. Detalles de la tarjeta . . . . . . . . . . . . . . . . . . . . . . . . 123A.1.2. Procedimiento de puesta en marcha . . . . . . . . . . . . . . . . 123

A.2. Tarjeta de modulacin bipolar . . . . . . . . . . . . . . . . . . . . . . . 124A.2.1. Detalles de la tarjeta . . . . . . . . . . . . . . . . . . . . . . . . 124A.2.2. Procedimiento de puesta en marcha . . . . . . . . . . . . . . . . 126

A.3. Tarjeta de modulacin unipolar . . . . . . . . . . . . . . . . . . . . . . . 128A.3.1. Detalles de la tarjeta . . . . . . . . . . . . . . . . . . . . . . . . 128A.3.2. Procedimiento de puesta en marcha . . . . . . . . . . . . . . . . 129

B. Documentos de diseo 133

C. Hojas de caractersticas 149

ndice de figuras

1.1. Inyeccin de energa a la red procedente de paneles fotovoltaicos. . . . . 21.2. Alimentacin de cargas con una tensin de salida controlada. . . . . . . . 2

2.1. Topologa Push-Pull. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62.2. Topologa Medio Puente. . . . . . . . . . . . . . . . . . . . . . . . . . . 72.3. Topologa Puente Completo. . . . . . . . . . . . . . . . . . . . . . . . . 82.4. MOSFET, zonas de funcionamiento y circuito equivalente. . . . . . . . . 102.5. Efecto de los tiempos muertos. . . . . . . . . . . . . . . . . . . . . . . . 112.6. Conmutacin de cargas RLC con y sin DLC. . . . . . . . . . . . . . . . . 132.7. Inversor alimentando carga RLC. . . . . . . . . . . . . . . . . . . . . . . 142.8. Curva caracterstica de un diodo. . . . . . . . . . . . . . . . . . . . . . . 142.9. Distribucin de la densidad de portadores minoritarios. . . . . . . . . . . 152.10. Tiempo de recuperacin inversa. . . . . . . . . . . . . . . . . . . . . . . 152.11. Relacin entre la seal moduladora y la portadora. . . . . . . . . . . . . . 162.12. Circuito de modulacin bipolar. . . . . . . . . . . . . . . . . . . . . . . 172.13. Modulacin bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 182.14. Circuito bsico de modulacin unipolar. . . . . . . . . . . . . . . . . . . 192.15. Modulacin unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 192.16. Esquema general de control. . . . . . . . . . . . . . . . . . . . . . . . . 202.17. Control en modo tensin. . . . . . . . . . . . . . . . . . . . . . . . . . . 212.18. Control de doble lazo. Lazo interno de corriente y lazo externo de tensin. 21

3.1. Solucin propuesta. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 233.2. Esquema de las soluciones propuestas, diseadas y construidas. . . . . . . 24

4.1. Diagrama de bloques de la etapa de potencia. . . . . . . . . . . . . . . . 254.2. Filtro LC general, sin efectos de carga ni parsitos en funcin de la fre-

cuencia natural n. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 274.3. Filtro LC construido. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 294.4. Clasificacin de interruptores semiconductores de potencia. . . . . . . . . 294.5. Contribuciones a la corriente por la bobina. . . . . . . . . . . . . . . . . 304.6. Clculo de la corriente mxima que circula por los interruptores. . . . . . 314.7. Curvas ID respecto a VDS para cada tensin de control VGS MOSFET

SPW20N60S5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 324.8. Diodo interno. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334.9. Diodo externo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

V

VI NDICE DE FIGURAS

4.10. Protecciones en el dispositivo de conmutacin (Mosfet). . . . . . . . . . 344.11. Proteccin TVS contra sobretensiones. . . . . . . . . . . . . . . . . . . . 354.12. Driver para el disparo de un MOSFET. . . . . . . . . . . . . . . . . . . . 364.13. Diagrama de bloques simplificado del driver IR2110. . . . . . . . . . . . 364.14. Conexin tpica del driver IR2110. . . . . . . . . . . . . . . . . . . . . . 374.15. Etapa de entrada del driver IR2110. . . . . . . . . . . . . . . . . . . . . 384.16. Adaptacin de niveles para la parte baja del driver. . . . . . . . . . . . . 394.17. Adaptacin de niveles para la parte alta del driver. . . . . . . . . . . . . . 394.18. Tensin flotante mediante Bootstrap. . . . . . . . . . . . . . . . . . . . . 404.19. Tensin flotante mediante convertidor de aislamiento. . . . . . . . . . . . 404.20. Circuito de tiempos muertos. . . . . . . . . . . . . . . . . . . . . . . . . 414.21. Generacin de tensin de 5V. . . . . . . . . . . . . . . . . . . . . . . . . 424.22. Aspecto final de la tarjeta Puente completo. . . . . . . . . . . . . . . . 43

5.1. Bloques que componen el lazo de control. . . . . . . . . . . . . . . . . . 455.2. Bloque oscilador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 465.3. Esquema elctrico del bloque oscilador. . . . . . . . . . . . . . . . . . . 475.4. Definicin de la ganancia de lazo en el oscilador. . . . . . . . . . . . . . 475.5. Bloque acondicionamiento de seal para el lazo abierto. . . . . . . . . . . 495.6. Esquema elctrico del bloque de acondicionamiento de seal en lazo abierto. 495.7. Esquema elctrico del bloque de acondicionamiento de seal en lazo abierto. 505.8. Sensor de tensin de salida. . . . . . . . . . . . . . . . . . . . . . . . . . 505.9. Bloque oscilador. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 515.10. Esquema elctrico del regulador. . . . . . . . . . . . . . . . . . . . . . . 515.11. Sistema de cambio de regulador sin daar la PCB. . . . . . . . . . . . . . 525.12. Bloque modulador Bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . 525.13. Partes que componen el modulador Bipolar. . . . . . . . . . . . . . . . . 535.14. Comparacin de seales triangulares. . . . . . . . . . . . . . . . . . . . . 535.15. Esquema interno del integrado UC3823. . . . . . . . . . . . . . . . . . . 545.16. Configuracin de la frecuencia de oscilacin en el integrado UC3823. . . 545.17. Etapa de salida Totem Pole integrado UC3823. . . . . . . . . . . . . . . 565.18. Esquema elctrico para la implementacin del integrado UC3823. . . . . 565.19. Limitador de tensin de entrada al integrado UC3823. . . . . . . . . . . . 575.20. Circuito de disparos. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 585.21. Diagrama de bloques del modulador Unipolar. . . . . . . . . . . . . . . . 595.22. Amplificador de ganancia +1 y 1 con retardos equivalentes. . . . . . . 595.23. Diagrama de bloques del generador de seal triangular. . . . . . . . . . . 605.24. Diagrama de bloques del generador de seal triangular. . . . . . . . . . . 605.25. Esquema elctrico del comparador del modulador unipolar. . . . . . . . . 615.26. Aspecto final de la tarjeta de control con modulacin bipolar. . . . . . . . 635.27. Aspecto final de la tarjeta de control con modulacin unipolar. . . . . . . 64

6.1. Diagrama de bloques del sistema completo . . . . . . . . . . . . . . . . . 656.2. Esquema de la planta. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 666.3. Equivalencia entre el convertidor inversor y el convertidor reductor sncrono. 66

NDICE DE FIGURAS VII

6.4. Formas de onda en el convertidor reductor para el clculo de los valorespromediados. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67

6.5. Convertidor en valores promediados. . . . . . . . . . . . . . . . . . . . . 676.6. Circuito linealizado para el clculo de Gvd(s) con resistencias parsitas. . 686.7. Seales que intervienen en un modulador. . . . . . . . . . . . . . . . . . 696.8. Regulador de tipo 3. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 716.9. Diagrama de bloques de la implementacin del regulador. . . . . . . . . . 716.10. Diagrama de bode de un regulador de tipo 3. . . . . . . . . . . . . . . . . 726.11. Metodo de la k, regulador de tipo 3. . . . . . . . . . . . . . . . . . . . . 736.12. Seleccin de la planta. . . . . . . . . . . . . . . . . . . . . . . . . . . . 746.13. Introduccin de los datos de la planta. . . . . . . . . . . . . . . . . . . . 756.14. Introduccin de la ganancia del sensor. . . . . . . . . . . . . . . . . . . . 756.15. Introduccin de datos del regulador. . . . . . . . . . . . . . . . . . . . . 766.16. Seleccin de frecuencia de cruce y margen de fase. . . . . . . . . . . . . 776.17. Posicionamiento manual de polos y ceros. . . . . . . . . . . . . . . . . . 776.18. Diagrama de Bode de la Planta, regulador y lazo abierto para el regulador

1.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796.19. Diagrama de Bode de la Planta, regulador y lazo abierto para el regulador



2.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

7.1. Resultados esperados de tensin de salida para una validacin correcta. . 847.2. Esquema de validacin en PSIM del modelo promediado para la tarjeta

bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 847.3. Tensin de salida para la validacin del modelo promediado en la tarjeta

de modulacin bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . 847.4. Esquema de validacin en PSIM del modelo promediado para la tarjeta

unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 857.5. Tensin de salida para la validacin del modelo promediado en la tarjeta

de modulacin unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . 857.6. Circuito para simulacin en Psim de la tarjeta con modulacin bipolar. . . 877.7. Circuito de simulacin de tiempos muertos. . . . . . . . . . . . . . . . . 877.8. Tensin de salida para modulacin bipolar en LA con Vdc = 320V y plena

carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 887.9. Tensin de salida para modulacin bipolar con Vdc = 320V y plena carga. 887.10. Espectro de la tensin de salida con el regulador 1.2. Vdc = 320V y plena

carga. ff = 60Hz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 887.11. Circuito para simulacin en Psim de la tarjeta con modulacin unipolar. . 897.12. Circuito de simulacin del modulador unipolar. . . . . . . . . . . . . . . 897.13. Tensin de salida para modulacin unipolar en LA con Vdc = 320V y

plena carga. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 907.14. Tensin de salida para modulacin unipolar con Vdc = 320V y plena carga. 90

VIII NDICE DE FIGURAS

7.15. Espectro de la tensin de salida con el regulador 2.2. Vdc = 320V y plenacarga. ff = 60Hz. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 90

8.1. Montaje para la medida de los escalones de descarga. . . . . . . . . . . . 948.2. Diagrama de bode Lazo Abierto, bipolar. . . . . . . . . . . . . . . . . . . 968.3. Regulacin en Lazo Abierto. . . . . . . . . . . . . . . . . . . . . . . . . 968.4. Circuito promediado. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 978.5. Forma de onda de la tensin de salida del inversor Bipolar Lazo abierto. . 978.6. Espectro de la tensin de salida del inversor en Lazo abierto. . . . . . . . 978.7. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 988.8. Diagrama de bode Lazo regulador 1.1. . . . . . . . . . . . . . . . . . . . 988.9. Regulacin en Lazo Cerrado con el regulador 1.1. . . . . . . . . . . . . . 998.10. Forma de onda de la tensin de salida del inversor Bipolar Lazo cerrado,

regulador 1.1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 998.11. Espectro de la tensin de salida del inversor con el regulador 1.1. . . . . . 1008.12. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 1008.13. Diagrama de bode Lazo regulador 1.2. . . . . . . . . . . . . . . . . . . . 1018.14. Regulacin en Lazo Cerrado con el regulador 1.2. . . . . . . . . . . . . . 1018.15. Forma de onda de la tensin de salida del inversor Bipolar Lazo cerrado,

regulador 1.2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1028.16. Espectro de la tensin de salida del inversor con el regulador 1.2. . . . . . 1028.17. Rendimiento del inversor con la tarjeta de modulacin bipolar. . . . . . . 1038.18. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 1038.19. Diagrama de bode Lazo Abierto, unipolar. . . . . . . . . . . . . . . . . . 1048.20. Regulacin en Lazo Abierto. . . . . . . . . . . . . . . . . . . . . . . . . 1048.21. Forma de onda de la tensin de salida del inversor Unipolar Lazo abierto. 1058.22. Espectro de la tensin de salida del inversor en Lazo abierto. . . . . . . . 1058.23. Espectro de la tensin a la salida del puente completo (Tension PWM sin

filtrar). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1068.24. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 1068.25. Diagrama de bode Lazo regulador 2.1. . . . . . . . . . . . . . . . . . . . 1078.26. Regulacin en Lazo Cerrado con el regulador 2.1. . . . . . . . . . . . . . 1078.27. Forma de onda de la tensin de salida del inversor Unipolar Lazo cerrado,

regulador 2.1. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1088.28. Espectro de la tensin de salida del inversor con el regulador 2.1. . . . . . 1088.29. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 1098.30. Diagrama de bode Lazo regulador 2.2. . . . . . . . . . . . . . . . . . . . 1098.31. Regulacin en Lazo Cerrado con el regulador 2.2. . . . . . . . . . . . . . 1108.32. Forma de onda de la tensin de salida del inversor Unipolar Lazo cerrado,

regulador 2.2. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1108.33. Espectro de la tensin de salida del inversor con el regulador 2.2. . . . . . 1118.34. Rendimiento del inversor en modulacin unipolar. . . . . . . . . . . . . . 1118.35. Respuesta ante escaln de descarga. . . . . . . . . . . . . . . . . . . . . 112

A.1. Puente completo. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122

NDICE DE FIGURAS IX

A.2. Circuito real de tiempos muertos. . . . . . . . . . . . . . . . . . . . . . . 123A.3. Aspecto final de la tarjeta de control con modulacin bipolar. . . . . . . . 124A.4. Situacin de los componentes del regulador en la PCB. . . . . . . . . . . 125A.5. Situacin de los componentes de la red duplicada en la PCB. . . . . . . . 125A.6. Aspecto final de la tarjeta de control con modulacin unipolar. . . . . . . 128A.7. Situacin de los componentes del regulador en la PCB. . . . . . . . . . . 129A.8. Situacin de los componentes de la red duplicada en la PCB. . . . . . . . 129

B.1. Esquemtico de la tarjeta puente completo. . . . . . . . . . . . . . . . . 134B.2. Layout de la PCB de la tarjeta puente completo. . . . . . . . . . . . . . . 135B.3. Esquemtico principal de la tarjeta de modulacin bipolar. . . . . . . . . 136B.4. Esquemtico del oscilador de la tarjeta de modulacin bipolar. . . . . . . 137B.5. Esquemtico del acondicionamiento de lazo abierto de la tarjeta de modu-

lacin bipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138B.6. Esquemtico del generador de disparos de la tarjeta de modulacin bipolar. 139B.7. Layout de la PCB de la tarjeta de modulacin bipolar. . . . . . . . . . . . 140B.8. Esquemtico principal de la tarjeta de modulacin unipolar. . . . . . . . . 141B.9. Esquemtico del oscilador de la tarjeta de modulacin unipolar. . . . . . . 142B.10. Esquemtico del acondicionamiento de lazo abierto de la tarjeta de modu-

lacin unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 143B.11. Esquemtico del generador de onda triangular de la tarjeta de modulacin

unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144B.12. Esquemtico del amplificador de ganancia -1 de la tarjeta de modulacin

unipolar. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145B.13. Esquema del comparador de la tarjeta de modulacin unipolar. . . . . . . 146B.14. Layout de la PCB de la tarjeta de modulacin unipolar. . . . . . . . . . . 147

C.1. Puerta inversora con histresis 74HC14. . . . . . . . . . . . . . . . . . . 150C.2. Regulador lineal de tensin 78L05 (+5V). . . . . . . . . . . . . . . . . . 151C.3. Regulador lineal de tensin 79L05 (-5V). . . . . . . . . . . . . . . . . . 152C.4. Comparador LM311. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153C.5. Comparador LM319. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154C.6. Amplificador operacional TL08x. . . . . . . . . . . . . . . . . . . . . . 155C.7. Amplificador de muy bajo ruido LT1028. . . . . . . . . . . . . . . . . . 156C.8. Amplificador dual de muy bajo ruido LTC1151. . . . . . . . . . . . . . . 157C.9. Driver de Mosfet IR2110. . . . . . . . . . . . . . . . . . . . . . . . . . . 158C.10. Mofet de potencia SPW20N60S5. . . . . . . . . . . . . . . . . . . . . . 159C.11. Diodo 1N4148. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160C.12. Diodo BYW-100-200. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161C.13. Diodo MUR460. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 162C.14. Diodo STTA806D. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163C.15. Supresor de transitorios TVS 1.5KE440A. . . . . . . . . . . . . . . . . . 164C.16. Convertidor DC/DC 1w 15V/15V Aislamiento 1KV. . . . . . . . . . . . 165C.17. Sensor activo de tensin con aislamiento. . . . . . . . . . . . . . . . . . 166

ndice de tablas

2.1. Ventajas e inconvenientes de una topologa Push-Pull. . . . . . . . . . . . 62.2. Ventajas e inconvenientes de una topologa Medio Puente. . . . . . . . . 72.3. Ventajas e inconvenientes de una topologa Puente Completo. . . . . . . . 82.4. Posibles valores de conduccin en modulacin bipolar. . . . . . . . . . . 182.5. Posibles valores de conduccin en modulacin unipolar. . . . . . . . . . . 192.6. Comparacin de modulacin bipolar y unipolar. . . . . . . . . . . . . . . 20

4.1. Requisitos de la etapa de potencia. . . . . . . . . . . . . . . . . . . . . . 264.2. Caractersticas del MOSFET SPW20N60S5. . . . . . . . . . . . . . . . 324.3. Caractersticas del diodo inverso interno en el Mosfet Infineon coolmos

SPW20N60S5. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334.4. Caractersticas del diodo inverso externo STTA806D. . . . . . . . . . . 334.5. Caractersticas del TVS 1,5KE440A de ST MICROELECTRONICS 35

6.1. Regulador 1.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 796.2. Regulador 1.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 806.3. Regulador 2.1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 816.4. Regulador 2.2 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82

XI

AgradecimientosA mi familia y amigos. Y a todas las personas que me han ayudado.

Captulo 1

Introduccin.

1.1. Objetivos.

El objetivo fundamental del proyecto consiste en el diseo e implementacin experi-mental de un inversor monofsico operando en modo isla. A continuacin se enumera elconjunto de tareas que se van a llevar a cabo

1. Se realizar el diseo y montaje de la etapa de potencia utilizando la estructura enpuente completo y filtro de salida LC.

2. Diseo y montaje de dos lazos de control analgico para el control de la tensin desalida, utilizando modulacin unipolar y bipolar.

3. Se llevar a cabo una caracterizacin del funcionamiento esttico y dinmico delinversor utilizando las dos implementaciones de control desarrolladas.

1.2. Aplicaciones del inversor monofsico.

El inversor, tiene como objetivo la transformacin de manera eficiente de tensin con-tinua (DC) a alterna (AC) con unas caractersticas determinadas, por ejemplo, una tensineficaz de 220V y una frecuencia de 50Hz.

Un origen comn de la tensin DC son los sistemas de almacenamiento como bateras,con tensiones tpicas de 12V , 24V , 48V . Para conseguir tensiones de salida elevadas a lasalida del inversor, se suele emplear una primera etapa de elevacin DC/DC o bien unaetapa posterior de elevacin AC/AC (Un transformador).

Aplicaciones tpicas del inversor monofsico son la inyeccin de potencia a la red proce-dente de paneles fotovoltaicos [26][23] (figura 1.1) o la alimentacin de cargas con unatensin de salida controlada[7][22] (figura 1.2).

1

2 CAPTULO 1. INTRODUCCIN.

El mercado elctrico Espaol en la actualidad permite la venta de energa a pequeos ygrandes productores a partir de fuentes renovables[6]. Es por eso que el inversor monofsi-co tiene un gran nicho de aplicacin en todo tipo de aplicaciones fotovoltaicas, no solo eninyeccin a red sino tambin en alimentacin en modo isla, es decir, aislado de la red.

Panel Fotovoltaico

Elevador

Inversor

Red

Figura 1.1: Inyeccin de energa a la red procedente de paneles fotovoltaicos.

Para la alimentacin de cargas crticas con tensin de salida controlada se emplean losSistemas de Alimentacin Ininterrumpida SAI. Dependiendo de la calidad de la onda desalida se pueden encontrar convertidores DC/AC comerciales con un rango de precios muyelevado, por ejemplo, un inversor de 400V A con salida de tensin senoidal modificada por120e1 o un inversor de la misma potencia con una tensin de salida cuadrada modificadapor 40e2.

Inversor

Carga

Figura 1.2: Alimentacin de cargas con una tensin de salida controlada.

1.3. Descripcin del libro.

A continuacin se presenta una breve descripcin de cada uno de los captulos quecontiene el documento:

En el captulo 2 se muestra una introduccin de las topologas tpicas de inversoresmonofsicos con diferentes metodologas de control.

En el captulo 3 se plantea la solucin propuesta.

En el captulo 4 se describe el diseo de la etapa de potencia en puente completo.

1Modelo SIAI-CD24002Modelo SAI Salicru sps 400 Home

1.3. DESCRIPCIN DEL LIBRO. 3

En el captulo 5se describe el diseo de cada una de las tarjetas de control. La tarjetade control con modulacin Bipolar basada en el integrado UC3823 y la tarjeta demodulacin bipolar realizada con componentes discretos.

En el captulo 6 se plantea el diseo del regulador, para ello se calcula la funcin detransferencia de cada uno de los bloque que componen el sistema: Planta, sensor ymodulador.

En el captulo 7 se presentan los resultados de simulacin de los reguladores disea-dos en el captulo 6.

En el captulo 8 se presentan los resultados experimentales con cada una de lastarjetas de control y reguladores diseados. As como una caracterizacin esttica ydinmica de los mismos.

En el captulo 9 se presentan algunas consideraciones a tener en cuenta durante laimplementacin prctica del prototipo, as como las principales dificultades encon-tradas, y sus soluciones.

En el captulo 10 se exponen las conclusiones y los trabajos futuros.

Captulo 2

El inversor monofsico: Topologas,estructuras de control clsicas yconceptos bsicos.

En este captulo se va a realizar una introduccin de las topologas tpicas de inversoresmonofsicos. Se presentarn distintos conceptos a tener en cuenta a la hora de disear laetapa de potencia de un inversor. Se plantearn dos mtodos de control y dos tipos demodulacin. Por ltimo se va a exponer la solucin propuesta que se desarrollar en loscaptulos posteriores.

A continuacin se presenta una descripcin de las secciones del captulo:

En la seccin 2.1 se presentan tres topologas de inversores: Push-Pull, medio puentey puente completo, estableciendo las ventajas e inconvenientes de cada una de estastopologas.

En la seccin 2.2 expone la necesidad de tener en cuenta la conmutacin a la horade seleccionar dispositivos, se describe la conmutacin del Mosfet y del diodo, sepresenta el tiempo de recuperacin inversa y se discute la necesidad de la inclusinde tiempos muertos.

En la seccin 2.3 se introducen conceptos bsicos de la modulacin en ancho depulso y se describen dos tipos de modulacin, bipolar y unipolar.

En la seccin 2.4 se muestran distintas estructuras de control. Control en modo ten-sin, control en modo corriente y control de lazo interno de corriente y lazo externode tensin.

2.1. Topologas de inversores.Los inversores se pueden clasificar segn su nmero de fases entre monofsicos y

trifsicos. Este proyecto versar sobre inversores monofsicos por lo que se puede obviaresta primera clasificacin. Segn la fuente de energa se pueden diferencias entre inver-sores en fuente de tensn (VSI) e inversores en fuente e corriente (CSI)[14] Durante estedocumento se tratar nicamente el inversor VSI. Por otro lado, se pueden distinguir tres

5

6 CAPTULO 2. EL INVERSOR MONOFSICO

topologas de potencia clsicas. Estas son la configuracin Push-Pull, Medio Puente yPuente Completo. Cada una de ella presenta ventajas e inconvenientes respecto a las otras,ya sea en cuanto a simplicidad de componentes o a facilidades de control.

2.1.1. Topologa Push-Pull.La topologa push-pull se basa en el empleo de un transformador con toma interme-

dia como se observa en la figura 2.1a de manera que con nicamente dos interruptores seconsigue aplicar a la carga tensiones desde el valor positivo del bus de continua hasta elmismo valor de polaridad contraria[29].

1

dc

1

2

11

2

(a) Esquema.

dc

dc

0

2

1

dc2

1

(b) Tensin en la carga y en el interruptor.

Figura 2.1: Topologa Push-Pull.

En la tabla 2.1 se pueden observar algunas de las ventajas e inconvenientes que presenta[1].

Ventajas Inconvenientes

Solo se emplean dos interruptoresde potencia.

Elementos de conmutacin referi-dos a masa, por lo que su disparoresulta sencillo.

Los interruptores deben soportar eldoble de la tensin del bus de con-tinua.

Se generan sobretensiones debidoa la inductancia de dispersin deltransformador.

P

2.1. TOPOLOGAS DE INVERSORES. 7

topologa aplicar a la carga una tensin mxima de la mitad del valor de tensin del busDC. Los interruptores deben soportar la tensin total, es decir, la suma de ambas fuentes.

1

2

1

dc

dc

dc

(a) Esquema. (b) Tensin en la carga y en el interruptor.

Figura 2.2: Topologa Medio Puente.

En la tabla 2.2 se pueden observar algunas de las ventajas e inconvenientes que presenta[1].


Solo se empleandos interruptoresde potencia.

Los interruptores deben soportar el doble de la ten-sin aplicada a la carga.

S1 no est referido a masa por lo que es necesarioemplear algn tipo de circuito de disparo que permitaaplicar una tensin flotante.

Mala utilizacin del bus DC, ya que la tensin de sal-ida mxima es la mitad de la tensin del bus DC.

Cuadro 2.2: Ventajas e inconvenientes de una topologa Medio Puente.

2.1.3. Topologa Puente Completo.La topologa Puente completo[29] emplea cuatro interruptores como se observa en

la figura 2.3a. De esta forma, con una sola fuente de continua, se pueden aplicar a la cargatanto tensiones positivas como negativas o cero con un simple cambio de los interruptoresque conducen en cada momento. Esta topologa incorpora ventajas e inconvenientes de lasdos topologas anteriores.

En la tabla 2.3 se han recopilado algunas de las ventajas e inconvenientes que presentaesta topologa[1]. No cabe duda que el principal inconveniente es la complejidad, pero altrabajar con altas potencias, las ventajas cobran mayor importancia que los inconvenientes.Por tanto esta es la topologa empleada para altas potencias.


(a) Esquema. (b) Tensin en la carga y en elinterruptor para una modulacincon desplazamiento de fase.

Figura 2.3: Topologa Puente Completo.


La tensin aplicada en la carga esla tensin de la fuente de continua(Salvo polaridad).

Se puede aplicar a la carga +Vdc,Vdc y 0V .

Mejor utilizacin del bus DC. Yaque la tensin mxima de salida esla tensin del bus DC

La tensin que deben soportar losinterruptores es el valor de la fuentede continua.

Se duplica el nmero de interrup-tores con respecto a topologas an-teriores

Dos de los interruptores no es-tn referidos a masa, por lo quesern necesarios circuitos de dis-paro que permitan aplicar una ten-sin flotante.

Cuadro 2.3: Ventajas e inconvenientes de una topologa Puente Completo.

2.2. Semiconductores en conmutacin

Esta seccin del documento se va a centrar en la conmutacin. Resulta frecuente, cuan-do se trabaja a frecuencias muy por debajo de las frecuencias para las cuales los compo-nentes ests calificados obviar la realidad de una conmutacin. Sin embargo, cuando lasexigencias aumentan (en potencia y frecuencia) hay que tenerlas en cuenta, de no hacerlopude ocurrir que el diseo no funcione o incluso se destruya.

2.2. SEMICONDUCTORES EN CONMUTACIN 9

2.2.1. Generalidades.El principal objetivo de los interruptores de potencia es obtener una alta tensin de

ruptura mientras que se mantiene una baja resistencia de conduccinRon o cada de tensindirecta, segn dispositivo.

La tensin de ruptura de una unin p-n polarizada en inversa est relacionada con laregin de deplexin, que es funcin del nivel de dopado. Una alta tensin de ruptura re-quiere un dopado bajo de al menos un lado de la unin, lo que causa que el material tengauna mayor resistencia de conduccin. La profundizacin en este terreno excede los obje-tivos del proyecto, sin embargo, de esta manera, durante el diseo se puede tener en cuentaque hay que elegir los dispositivos semiconductores acorde con las tensiones que debensoportar y si se sobredimensionan, se perdern prestaciones.

2.2.2. Conmutacin de un transistor MOSFET.El transistor MOSFET es un dispositivo semiconductor controlado por tensin de

puerta-fuente Vgs como se muestra en la figura 2.4a. Obsrvese que se trata de un MOSFETde canal N de acumulacin, el resto no se suelen usar en electrnica de potencia.

El MOSFET puede encontrarse en tres estados[4], zona hmica, zona de Corte y zonade Saturacin. En la equivalencia que se hace entre un MOSFET y un interruptor, la zonahmica corresponde con un interruptor cerrado (conduciendo) y la zona de corte con uninterruptor abierto

La velocidad de conmutacin, que es el paso de un estado a otro depende de diferentesvariables, pero las principales son: La capacidad de puerta, que hay que cargar / descargarpara conmutar capacidad puerta-fuente CGS , capacidad puerta drenador CGD y capacidadpuerta-substrato CGB (ver figura 2.4b) y la capacidad de corriente que puede manejar eldriver que comanda el MOSFET, para cargar / descargar el condensador antes citado.


Vgs1

Vgs2

Vgs3

Vgs4

Vgs5

Vgs=0

Vgs1


(a) Mitad delpuente, en cortocir-cuito.

(b) Disparo ideal sin DT. (c) Disparo real sin DT.

(d) Mitad delpuente, sin cortocir-cuito.

(e) Disparo ideal con DT. (f) Disparo real con DT.

Tiempo muerto

(g) Medida real del tiempo muerto.

Figura 2.5: Efecto de los tiempos muertos.

En la figura 2.5 se muestra la evolucin de la tensin puerta-fuente Vgs de los interrup-tores 1 y 4. En las dos figuras de la izquierda se muestra una conmutacin ideal, mientrasque en la derecha se muestra una evolucin ms real de la tensin Vgs. De esta forma sepuede observar en la figura 2.5c que durante la conmutacin hay un tiempo en el que ambosinterruptores, 1 y 4 estn en algn estado de conduccin, lo que generar un cortocircuito.


La solucin a este problema son los tiempos muertos, de ahora en adelante se emplearla abreviatura DT (Del ingls Dead Time). Consiste en introducir un retraso respecto alencendido de interruptor, pero no en el apagado. De manera que cuando comienza el en-cendido, ya se habr apagado el interruptor correspondiente como se observa en la figura2.5f.

En la figura 2.5g se observa el tiempo muerto desde que se enva la orden de apagado delinterrutor 4 (Vgs4 toma nivel bajo) hasta que se enva la orden de encendido del interruptor1 (Vgs1 toma nivel alto) que es entonces cuando se produce la conmutacin.

La introduccin del DT genera distorsin armnica de baja frecuencia. Si el DT es muypequeo genera una distorsin armnica pequea, pero podra ocurrir que no cumpla sucometido, es decir, no retrase en encendido el tiempo suficiente para que el otro interruptorse haya apagado. Si el DT es muy grande se asegura que ha habido tiempo suficiente paraque el interruptor se apague antes de que el otro interruptor se encienda, pero la distorsinarmnica introducida es muy grande. Es por eso que hay que buscar un equilibrio entreseguridad y distorsin. El tiempo muerto deber ser el mnimo que garantice el apagadodel interruptor. La mejor manera de calcularlo es midiendo en un circuito de test.

2.2.4. Diodos de circulacin inversa.En todas las topologas de inversores mostradas anteriormente, figuras 2.1a, 2.2a y

2.3a se representa cada interruptor Si siempre acompaado en paralelo con un diodo. Estediodo tiene el nombre de diodo de circulacin inversa (Diodo de libre circulacin o DLC).Su funcin es presentar un camino alternativo al paso de la corriente para la conmutacinde cargas inductivas.Si el interruptor es un Mosfet, las caractersticas constructivas de este tipo de dispositivoshacen que de manera intrnseca se forme un diodo en la unin P-N. Sin embargo, estediodo presenta unas caractersticas muy pobres respecto a tiempo de recuperacin inversa,de manera que se aade (Bien externamente o durante la fabricacin) un diodo con lascaractersticas deseadas.

Conmutacin de cargas inductivas.

La ecuacin 2.1 representa la tensin en la bobina e implica que la corriente que circulapor una bobina no puede variar de manera brusca.

Como ejemplo, la figura 2.6a muestra una conmutacin sin diodo de libre circulacin,cuando el interruptor se abre (deja de conducir) se exige que la corriente por la bobinadescienda bruscamente. Esto no es posible, ya que implicara una cada de tensin infinitaen los terminales de la bobina. Lo que realmente ocurre es que la tensin en los terminalesde la bobina aumenta y sigue aumentando hasta que fuerza la circulacin de la corrientea travs del interruptor que no debera conducir. Si es un interruptor mecnico provocarun arco elctrico acortando considerablemente la vida til del componentes, pero si el


componente es un transistor, romper instantneamente por sobretensin.La solucin es colocar un diodo que proporcione un camino alternativo para la corrientede la bobina cuando el interruptor se abre como se muestra en la figura 2.6b.

VL = L diLdt

(2.1)

Donde:

VL es la tensin en la bobina.

L es el valor de la bobina.

iL es la corriente que circula por la bobina.

t es el tiempo.

dc

1

RLCRLC

1

1

(a) Conmutacin de carga RLC sin DLC.

dc

1

RLC

RLC

1

1

(b) Conmutacin de carga RLC con DLC.

Figura 2.6: Efecto de la conmutacin de cargas RLC en el interruptor con y sin DLC.

La solucin descrita anteriormente se puede extender a la conmutacin producida en unpuente inversor, pero en este caso el diodo no puede ir en paralelo con la carga, pues enla carga se aplican tensiones tanto positivas como negativas. Los diodos se colocan comose muestra en la figura 2.7, en paralelo con los interruptores. Como ejemplo, partiendo delestado en que S1 y S3, y la corriente fluye por el camino indicado por la flecha con lneacontinua. Cuando S1 y S3 se abren, la corriente debe seguir fluyendo en el mismo sentidoa travs de la carga inductiva y busca un nuevo camino a travs de los diodos DLC D2 yD4, este camino est representado por la lnea discontinua.

Efecto del tiempo de recuperacin inversa.

El diodo es un componente pasivo no lineal. Para entender su funcionamiento, es su-ficiente en la mayor parte de los casos con conocer su curva caracterstica mostrada en lafigura 2.8 VD representa la tensin mnima de conduccin, Vr la tensin de ruptura que esla tensin inversa mxima que puede bloquear antes de romper y rd la resistencia dinmicadel diodo . Sin embargo, cuando se trabaja con altas potencias y altas frecuencias hay quetener en cuenta otros parmetros.


1

4

2

3

dc

1 1 2

34

Figura 2.7: Inversor alimentando carga RLC.

Figura 2.8: Curva caracterstica de un diodo.

El diodo es una unin p-n como se muestra en la figura 2.9b. Puede encontrarse po-larizado de manera directa o inversa, cada uno de estos estados corresponde con una dis-tribucin de portadores minoritarios diferentes, vanse las figuras 2.9a y c. Los portadoresminoritarios son los que se encuentran en menor proporcin en el material. En un semi-conductor p, los minoritarios son los electrones mientras que en un semiconductor n sonlos huecos.

Un diodo polarizado en sentido directo corresponde a la distribucin de portadores mi-noritarios de la figura 2.9a[17], cuando pasa a polarizacin inversa, la corriente no puedeanularse inmediatamente, no lo har hasta que no disminuya la concentracin de por-tadores minoritarios como aparece en la figura 2.9c. Durante este tiempo de transicinaparece una corriente inversa como se muestra en la figura 2.10. La disminucin de laconcentracin de portadores minoritarios no se debe nicamente a la corriente inversasino tambin al fenmeno de recombinacin de cargas.

El tiempo de recuperacin inversa trr se mide desde el momento en el que la corrienteen sentido directo pasa por 0 hasta que la corriente en sentido inverso alcanza un valorinferior al 10 % de la corriente de pico inversa IRM. Este tiempo se puede dividir en dospartes, ta y tb el primero es el tiempo que tardan los portadores minoritarios en alcanzar

2.3. TIPOS DE BSICOS DE MODULACIN EN ANCHO DE PULSO. 15

(a) Polarizacin directa. (b) Unin p-n

(c) Polarizacin inversa.

Figura 2.9: Distribucin de la densidad de portadores minoritarios en funcin de la distan-cia a la unin y del estado.

dtdiF

Figura 2.10: Tiempo de recuperacin inversa.

la concentracin de equilibrio, representado por una lnea discontinua en la figura 2.10.tb es el tiempo necesario para la formacin de la regin de agotamiento. La cantidad deportadores de carga que fluyen a travs del diodo durante este proceso se denomina cargade recuperacin inversa Qrr que es la suma de Qa y Qb presentados en la figura 2.10.

2.3. Tipos de bsicos de modulacin en ancho de pulso.

A continuacin se mostrar los conceptos bsicos de la modulacin en ancho de pulsopara a continuacin exponer la modulacin bipolar y la modulacin unipolar.

2.3.1. Conceptos bsicos.

El modulador es el elemento encargado de generar las seales PWM de disparo de ca-da uno de los interruptores a partir de la seal de control. Segn se realice la conmutacinde los interruptores se puede hablar de modulacin bipolar, modulacin unipolar y modu-lacin rama lenta - rama rpida.

El principio bsico de estas modulaciones consiste en comparar la seal de control (Mo-duladora) con una seal triangular (Portadora). Generando as una modulacin en ancho depulso. Dependiendo de que combinaciones de estas seales se apliquen a cada interruptorse obtiene uno u otro tipo de modulacin.


Llegado este punto es interesante conocer dos definiciones, que relacionan la seal mo-duladora y la portadora en su amplitud y frecuencia. ndice de modulacin en amplitud endice de modulacin en frecuencia.

ndice de modulacin en amplitud[19]: La ecuacin 2.2 definema, es la relacin entrela amplitud de la seal moduladora y la amplitud de la seal portadora. La figura 2.11bmuestra el valor de pico del primer armnico de tensin de salida (V p)1 normalizado ala tensin del bus DC Vdc, en relacin con el ndice de modulacin en amplitud ma parauna topologa de puente completo, segn el valor de ma se pueden distinguir tres zonas demodulacin 0 < ma 1 zona lineal en la que el ancho de los pulsos aumenta a medidaque lo hace la tensin de referencia, 1 < ma < 3,54 Sobremodulacin en la que dos o mspulsos se unen formando un nico pulso yma 3,54 Onda cuadrada en la que nicamentehay un pulso por semiciclo.

ndice de modulacin en frecuencia[19]: La ecuacin 2.3 definemf , que es la relacinentre la frecuencia de la seal portadora y la frecuencia de la seal moduladora. Si mf 21 se diceque est muy modulado.

ma =VsenPVtriP

(2.2)

mf =ftrifsen

(2.3)

0 0.002 0.004 0.006 0.008 0.01 0.012 0.014 0.016 0.018-1

-0.5

0

0.5

1

Tiempo [s]

V

Seal moduladora seniodalSeal portadora triangular

VtriP VsenP

1/ftri

1/fsen

(a) Relacin entre la seal portadora (triangular) y la seal modu-ladora (senoidal).

(b) Relacin entre el primer ar-mnico de tensin de salida yma para mf = 11 en puentecompleto[27][25].

Figura 2.11: Relacin entre la seal moduladora y la portadora.


A modo de ejemplo, en la figura 2.11a se observa que la amplitud de la seal modu-ladora es VsenP = 0,9V y la amplitud de la seal portadora es VtriP = 1V . Por tanto, elndice de modulacin en amplitud es ma = 0,9. De igual manera, la frecuencia de la sealmoduladora es fsen = 60Hz y la de la seal portadora ftri = 660Hz de modo que elndice de modulacin en frecuencia es mf = 11.

Para mostrar el funcionamiento de la modulacin unipolar y bipolar en las siguientessubsecciones, se hablar de los interruptores S1 a S4, estos interruptores son los que semuestran en la figura 2.12a y conservarn estas posiciones en el puente inversor durantetodo el documento.

2.3.2. Modulacin bipolar.

En la modulacin bipolar se genera el disparo de los cuatro interruptores por la com-paracin de la tensin de referencia con una seal triangular como se observa en la figura2.12b. La tensin de salida oscila continuamente entre su valor positivo (+Vdc) y su valornegativo (Vdc) por lo que solo hay dos combinaciones posibles de los interruptores comose muestra en la tabla 2.4, cumplindose que S1 = S3 y S2 = S4 adems de que S4 = S1y S3 = S2[29]

La figura 2.13a presenta un ejemplo de las seales que intervienen en la modulacinbipolar y la tensin que se aplicara a la carga, y en la figura 2.13b. Como se puede ob-servar en esta ltima figura se presenta el armnico fundamental (orden 1) y grupos dearmnico a ftri (de orden mf ) y alrededores y a mltiplos. La clave principal de esta mo-dulacin es que los primeros armnicos aparecen a la frecuencia de conmutacin[29] yes una caracterstica peor que la que presenta la modulacin unipolar que se explicar acontinuacin.

(a) Puente H (Posicionamiento de in-terruptores.

(b) Circuito bsico de modula-cin bipolar.

Figura 2.12: Circuito de modulacin bipolar.


S1 S2 S3 S4 V+ V Vout1 0 1 0 Vdc 0 Vdc0 1 0 1 0 Vdc Vdc

Cuadro 2.4: Posibles valores de conduccin en modulacin bipolar.

0 0.005 0.01 0.015-400

-200

0

200

400

vout

0 0.005 0.01 0.015-1

0

1

t[s]

V

vsenvtri

dc

dc

(a) Seales principales.

0 5 10 15 20 25 30 35 400

0.2

0.4

0.6

0.8

1

Armonicos

Val

or n

orm

aliz

ado a

f

Armnico fundamental a fsenPrimer grupo de armnicos a ftri, ftri + 2fsen, ftri - 2fsen

0.8

0.30.3

(b) Contenido armnico normalizado de latensin de salida.

Figura 2.13: Modulacin bipolar.

2.3.3. Modulacin unipolar.

Mientras que en la modulacin bipolar el control de los cuatro interruptores dependade una sola seal de control, en la modulacin unipolar se controla por separado cada ramadel puente[18]: La rama izquierda S1 y S4 y la rama derecha S2 y S3 como se observaen la figura 2.14. Ambas ramas comparten seal portadora, pero a una rama se le aplicala seal de control con un cierto desfase respecto a la otra. Se puede demostrar que si estedesfase es de 180o se anulan los armnicos en las cercanas de ftri y los mltiplos imparesde la misma, es decir, los armnicos de orden cercano a mf , 3mf , 5mf . . .

La tabla 2.5 muestra el conjunto de valores que pueden tomar los interruptores en lamodulacin unipolar.

La modulacin unipolar consigue que para semiciclos positivos, la tensin de salidaconmute entre +Vdc y 0 mientras que para los semiciclos negativos lo haga entre Vdc y 0como se observa en la figura 2.15a. Sin embargo, la caracterstica que lo hace superior a lamodulacin bipolar es el contenido armnico de la tensin de salida, como se observa enla figura 2.15b y se ha explicado en el prrafo anterior, los primeros armnicos aparecena dos veces la frecuencia de conmutacin[29], por lo que ser ms fcil su filtrado.Con fcil se entiende que los componentes L y C podran tomar valores menores para unamisma atenuacin de los armnicos. Esto implica menor espacio, ms baratos y menoresefectos parsitos.


VsenS1

S4

Vtri

S2

S3

-1

Figura 2.14: Circuito bsico de modulacin unipolar.

S1 S2 S3 S4 V+ V Vout1 0 1 0 Vdc 0 Vdc0 1 0 1 0 V dc Vdc1 1 0 0 Vdc Vdc 00 0 1 1 0 0 0

Cuadro 2.5: Posibles valores de conduccin en modulacin unipolar.

0 0.005 0.01 0.015-100

0

100

Vout

0 0.005 0.01 0.015-1

0

1

t[s]

V

Vsen-VsenVtri

dc

dc

(a) Seales principales.

0 5 10 15 20 25 30 35 400

0.2

0.4

0.6

0.8

1

Armonicos

Val

or n

orm

aliz

ado

Armnico fundamental a fsenPrimer grupo de armnicos a 2ftri - 3fsen , 2ftri - fsen ,2ftri + fsen , 2ftri - 3fsen +...

0.2

0.28 0.280.2

a

f

(b) Contenido armnico normalizado de latensin de salida.

Figura 2.15: Modulacin unipolar.

Existen otros tipos de modulacin PWM cono la rama lenta - rama rpida que si bi-en optimizan las prdidas de conmutacin[24], no se van a considerar ya que su controlanalgico es ms complejo debido a la necesidad de sincronizacin.

A modo de conclusin, tras analizar la modulacin bipolar y unipolar, la tabla 2.6 mues-tra una comparativa entre ambas modulaciones.


Ventajas InconvenientesModulacin bipolar Sencillez del modulador Bajas prestaciones de espectro ar-

mnico de salidaModulacin unipolar Modulador ms complejo Mejores prestaciones de espectro

armnico de salida y por tanto re-duccin de los requerimientos delfiltro de salida.

Cuadro 2.6: Comparacin de modulacin bipolar y unipolar

2.4. Estructuras de control.

El control de una planta o proceso, de manera general, consiste en medir la magnitudque se quiere controlar y actuar sobre los parmetros modificables para conseguir que lamagnitud a controlar se ajuste al valor deseado.

De igual manera puede considerarse un inversor una planta, con una entrada que ser elciclo de trabajo D de los interruptores y una salida de tensin Vo, como se muestra en lafigura 2.16.

Para el control de la tensin de salida, segn las variables que se controlan se puedetener un lazo simple de control de tensin (ver figura 2.17), o un doble lazo, con lazointerno de control de corriente y lazo externo de control de tensin (ver figura 2.18)

L

Figura 2.16: Esquema general de control.

2.4.1. Control de tensin.

La figura 2.17 representa el control por tensin de un inversor[12][9]. Para ello se midela tensin de salida Vs aplicada a la carga y se compara con la referencia. El error de estacomparacin se aplica a un regulador que ser diseado segn las especificaciones que sedeseen en la tensin de salida. El control final de cada uno de los interruptores se realizarmediante la modulacin de la seal que genera el regulador.

2.4. ESTRUCTURAS DE CONTROL. 21

El divisor de tensin a la salida del inversor representa cualquier dispositivo de mediday adaptacin de niveles de tensin, el ms sencillo es un divisor resistivo, sin embargo, sesuelen emplear transductores que proporcionen aislamiento galvnico como se ha comen-tado anteriormente.

Puente Inversordc

Filtro de salida +

-

s

VssensVrefModulador

DRegulador

detensin

Sensor

Figura 2.17: Control en modo tensin.

2.4.2. Control de doble lazoLa figura 2.18 representa un control de doble lazo[12][9]. Se compone de un lazo in-

terno de corriente (controlando la corriente que circula por la bobina) y de un lazo externode tensin. La referencia de corriente es generada con el lazo externo de tensin. Paragarantizar la estabilidad del sistema, se debe tener en cuenta que el regulador interno decorriente debe ser ms rpido que el externo de tensin.

Puente Inversordc

Filtro de salida

-

o

ilsens

Modulador

D

+

Vssens

VrefReguladorde

tensin

Reguladorde

corritente

Sensor

Figura 2.18: Control de doble lazo. Lazo interno de corriente y lazo externo de tensin.

La ventaja de este control radica en que a la vez que se controla la tensin de salida, tam-bin se mide y controla la corriente, ofreciendo as una proteccin contra cortocircuitos.Adems, es ms modular, flexible y tolerante ante la variacin de parmetros de la planta[5]

Captulo 3

Solucin propuesta

Revisados los conceptos bsicos sobre la estructura general de un inversor se decideconstruir uno con un doble objetivo. Por un lado, profundizar en el estudio y resolverlos problemas que puedan ir surgiendo. Por otro, al finalizar el proyecto, haber generadoun equipo barato, fcilmente configurable y modificable con el que se puedan realizarpruebas, aprendizaje y mejoras.

3.1. Descripcin del convertidor.Para cumplir las premisas de fcilmente configurable y modificable se ha decidido re-

alizar el diseo de manera analgica orientado a la flexibilidad con posibilidad de trabajaren lazo abierto o lazo cerrado, con red de control duplicada o sin ella, cambiar los compo-nentes de control, modificar parmetros comoma ymf , actuar sobre la seal de referencia,elegir si la referencia tendr un origen interno o externo, actuar sobre los tiempos muertos,etc.

INVERSOR

Bipolar

Unipolar

ConfigurableModificable y versatil

Trabajo en lazo abierto y cerradoPosibilidad de modificar el regulador

Modificar diversos parmetros

Caractersticas

Diseo (analgico)

ModulacinEtapa de potencia

Puente completoMosfet

Figura 3.1: Solucin propuesta.

Se disear una etapa de potencia en puente completo, la cual comn para amboscircuitos de modulacin.

Se va a trabajar en dos diseos de tarjetas de control:

23

24 CAPTULO 3. SOLUCIN PROPUESTA

Diseo con modulacin bipolar basado en el integrado UC3823, el cual, comose explicar en el captulo 5 se utiliza para el control de convertidores CC- CC,de modo que a la hora de utilizarlo para controlar un convertidor CC- CAhabr que tener en cuenta algunas consideraciones y realizar las modificacionesnecesarias.

Diseo con modulacin unipolar, este diseo se implementar a partir de com-ponentes discretos independientes.

Se ha optado por un control de tensin para ambos circuitos de modulacin.

El conjunto de elementos diseados y construidos se representa en la figura 3.2.

1 2

dc

4 3

o

Figura 3.2: Esquema de las soluciones propuestas, diseadas y construidas.

Captulo 4

Diseo de la etapa de potencia.

En este captulo se va a presentar la etapa de potencia. Como ya se ha indicado enla solucin propuesta, la topologa de potencia empleada es de puente completo (cuatrointerruptores distribuidos en dos ramas). En la figura 4.1 se puede observar un diagramade bloques de la etapa de potencia con los principales bloques que la componen:

Driveralto

Tiempomuerto

Prot

ecci

ones

Pro

tecc

ione

s

Prot

ecci

ones

Pro

tecc

ione

s

Driverbajo

Tiempomuerto

Driveralto

Tiempomuerto

Driverbajo

Tiempomuerto

dc

CH1

CH4

CH2

CH3

Carga

Filtro+

Figura 4.1: Diagrama de bloques de la etapa de potencia.

A continuacin se presenta una descripcin de las secciones del captulo:

En la seccin 4.1 se determinan los requisitos de la etapa de potencia en cuanto apotencia y tensin de salida, tensin de entrada y frecuencia de conmutacin.

En la seccin 4.2 se define el filtro en base a la atenuacin deseada.

En la seccin 4.3 se calculan las tensiones y corrientes que han de soportar loselementos de conmutacin del puente completo y se seleccionan los interruptores ylos diodos de libre circulacin.

En la seccin 4.4 se seleccionan las protecciones contra sobretensiones transitorias.

En la seccin 4.5 se selecciona el driver de disparo del Mosfet y sus elementosasociados.

En la seccin 4.6 se presenta el circuito de generacin de tiempos muertos.

25

26 CAPTULO 4. DISEO DE LA ETAPA DE POTENCIA.

En la seccin 4.7 se indica el mtodo de generacin de tensiones auxiliares (Tensinde alimentacin digital del puente completo, 5V).

En la seccin 4.8 se presenta una imagen con el aspecto final del puente completo.

4.1. Requisitos de la etapa de potencia.Las especificaciones para el diseo del inversor son las siguientes:

Se pretende obtener una tensin de salida senoidal de frecuencia f = 60Hz y tensineficaz Vo = 115V . Deber ser capaz de alimentar una carga mxima de Pmax = 1kV A.Como tensin de entrada se va a trabajar con una fuente lineal HP 6015A DC POWERSUPPLY que proporciona una tensin entre 0V y 500V y una corriente entre 0A y 5Acon una potencia mxima de 1000W . La tensin de entrada nominal Vdc ser de 320V ,aunque durante las pruebas se variar este valor para ver como afecta a los distintosparmetros de regulacin. La frecuencia a la que deben conmutar los interruptores delpuente tambin es un dato importante. Durante este proyecto se va a controlar el puentecon dos circuitos de control, ambos conmutando a ftri = 10Khz. En la tabla 4.1 se reco-gen las caractersticas de manera resumida.

Parmetro Smbolo ValorTensin de entrada Vcc 320VTensin de salida Vo 115VCarga mxima Smax 1KV AFrecuencia de salida f 60HzFrecuencia de conmutacin ftri 10KHz

Cuadro 4.1: Requisitos de la etapa de potencia.

4.2. Filtro.El objetivo del filtro es conseguir aplicar a la carga nicamente el armnico fundamen-

tal de todo el espectro que aparece a la salida del puente H. Se trata de un filtro LC pasobajo de 2o orden que se muestra en la figura 4.2a, H1(s) (ecuacin 4.1) presenta la funcinde transferencia de este filtro sin considerar los efectos de carga ni parsitos. Donde n esla frecuencia natural del filtro.

H1(s) =1/LC

s2 + 1/LC

2n =1LC

(4.1)

En la figura 4.2b se muestra el diagrama de Bode en mdulo y Fase del filtro LCen funcin de la frecuencia natural del filtro n. Se puede observar que a frecuencias

4.2. FILTRO. 27

(a) Filtro LC.

-40

-20

0

20

40

Mag

nitu

d (d

B)

10-1

100

101

-180

-135

-90

-45

0

Fase

(deg

)

Bode

Frequenca (rad/sec)n

(b) Diagrama de bode.

Figura 4.2: Filtro LC general, sin efectos de carga ni parsitos en funcin de la frecuencianatural n.

menores que la frecuencia natural del filtro ( < n) la ganancia del filtro es 0dB ypara frecuencias mayores ( > n) el filtro atena la seal a razn de 40dB/dec. Sinembargo, a frecuencia = n aparece un gran pico de resonancia.

Para disear el filtro se debe tener en cuenta que:

Debe atenuar los armnicos producidos por la conmutacin, que aparecen a frecuen-cias ftri y mltiplos o 2ftri y mltiplos segn el tipo de modulacin.

Debe dejar intacto el armnico fundamental.

No debe amplificar los armnicos de baja frecuencia. (En relacin al pico de reso-nancia)

Dado que la atenuacin crece a razn de 40dB/dec, la frecuencia natural del filtro debeencontrarse al menos una dcada antes de los primeros armnicos producidos por la con-mutacin. Si estos armnicos, para el peor de los casos (Modulacin bipolar) aparecenalrededor de la frecuencia de la seal portadora ftri = 10Khz, implicar que la frecuencianatural del filtro debe ser:

fn ftri10

= 1kHz (4.2)

fn =1

2 LC

Si durante la modulacin todas las operaciones son simtricas, es decir, todos los canalestienen los mismos retrasos temporales y se aplican igualmente para el semiciclo positivo y


para el negativo de la seal moduladora, los armnicos de orden pares debern ser inexis-tentes. Se decide establecer una frecuencia natural entre el 7o y el 9o armnico, el motivopara alejarse de los armnicos impares es no amplificarlos, ya que el filtro en vaco pro-porciona una gran amplificacin a la frecuencia natural. Los armnicos impares de bajafrecuencia se originan a causa de los tiempos muertos, y en este caso s existen tiemposmuertos considerables como se explicar en la seccin 4.6.

Con los elementos de que se dispone en el laboratorio se seleccionan los siguientescomponentes:

L = 9mH (4.3)

C = 12F

La frecuencia natural del filtro fn es:

fn =1

2 1

LC= 484,3Hz (4.4)

Estando alejada del 7o armnico (420Hz) y del 9o (540Hz)

Considerando los efectos de carga, es decir, que el filtro est alimentando a una cargade Po = 1000W con una tensin de salida de Vo = 115Vef , condiciones nominales delequipo. La carga R tendr un valor de:

R =V 2oPo

= 13,22 (4.5)

La funcin de transferencia del filtro con la carga R es H2(s) (ecuacin 4.6)

H2(s) =1LC

s2 + s 1RC

+ 1LC

(4.6)

La funcin de transferencia numrica mostrada en 4.7 se representa en el diagrama debode de la figura 4.3b. Se observa que a plena carga no existe resonancia, pero a medidaque la carga disminuya, el diagrama se ir acercando al resultado de vaco representadopor lnea discontinua en la figura 4.3b, por lo que continua siendo una buena prctica alejarla frecuencia natural de los armnicos de baja frecuencia.

H2(s) =9,259 106

s2 + s 6304 + 9,259 106(4.7)

4.3. SELECCIN DE LOS INTERRUPTORES. 29

(a) Filtro.

-60

-40

-20

0

20

Mag

nitu

d (d

B)

101

102

103

104

-180

-135

-90

-45

0

Fase

(deg

)

Bode

Frequencia (Hz)

con cargasin carga

(b) Diagrama de bode del filtro.

Figura 4.3: Filtro LC construido, con carga nominal (linea continua) y en vaco (lineadiscontinua).

4.3. Seleccin de los interruptores.En [25] aparece una clasificacin de los semiconductores interruptores de potencia

que se muestra en la figura 4.4, en ella se encuentran ordenados segn sus especificacionesmximas de tensin, corriente y frecuencia de conmutacin. Los requisitos de tensin yfrecuencia de conmutacin se han presentado en la seccin 4.1.

Figura 4.4: Clasificacin de interruptores semiconductores de potencia.[25] 1995.

Cuando se estudi en la seccin 2.1.3 el puente completo, se lleg a la conclusinde que las tensiones que deben bloquear los interruptores corresponden con el valor detensin continua de entrada Vdc.

Respecto a corrientes que deben manejar, si la potencia aparente que entrega el inversores de S = 1000V A, por la carga circular una corriente eficaz Io, sin embargo, la corrienteque circula por los interruptores no es la corriente que circula por la resistencia, sino


fracciones temporales de la corriente de la bobina iL como se observa en las figuras 4.6b,la cual se calcular a continuacin:

La corriente que circula por la bobina es suma (ecuacin 4.8) de la corriente que circulapor la carga (ecuacin 4.9) y la corriente que circula por el condensador (ecuacin 4.10)

~IL = ~ic + ~io (4.8)

Ioeff =S

Voeff=

1000V A

115V= 8,69A (4.9)

Con:

Ioeff Corriente eficaz que circula por la carga.

Voeff Tensin eficaz de salida. 115V .

Iceff =VoeffZc

=115

1/ (260 12 106)= 0,52A (4.10)

Con:

Iceff Corriente eficaz que circula por el condensador.

Zc Impedancia del condensador.

Suponiendo una carga resistiva, la suma de corrientes se realizar como indica la figu-ra 4.5

(a) (b)

Figura 4.5: Contribuciones a la corriente por la bobina.

Por lo tanto, la corriente eficaz por la bobina vendr definido por la ecuacin 4.11 y suvalor de pico ILp por la ecuacin 4.12. Para obtener el valor mximo de la corriente quecircula por la bobina hay que sumarle 1/2 del valor de rizado de corriente al valor de pico,como se muestra en la figura 4.6b.

ILeff =I2ceff + I

2oeff =

8,692 + 0,522 = 8,7A

= arc tgIceffIoeff

= 3,42o(4.11)


ILp =

2 ILeff = 12,31A (4.12)

Al ser un ngulo muy pequeo, tal que sen(90o ) sen(90o) (ver figura 4.5b), sepuede aproximar la tensin de salida a su valor de pico cuando la corriente por la bobinaes mxima. En este caso, y segn la figura 4.6b, el ciclo de trabajo toma un valor D:

D =Vdc + Vop

2Vdc=

320 +

2 1152 320

= 0,754 (4.13)

Con:

Vop Valor de pico de la tensin de salida.

2 115V

De modo que a la vista de la figura 4.6, la mxima corriente por la bobina ILMAX sepuede calcular con la siguiente ecuacin.

ILMAX = ILpValor de pico

+1

2 DTtri

Vdc VopL

Rizado en la bobina

= 8,7A+ 0,65A = 9,35A (4.14)

(a) Puente + filtro + carga

L

LMAX LMAX

oP

cc o

cc o

tri

L

L

tri

Lp

(b) Diagrama de las corrientes en juego.

Figura 4.6: Clculo de la corriente mxima que circula por los interruptores.

Tras el estudio, se ha seleccionado como interruptor un MOSFET del fabricante Infi-neon Technologies. El modeloCool MOSTM POWERTRANSISTOR SPW20N60S5en encapsulado TO247. Los motivos que han llevado a la seleccin de este componentehan sido en primer lugar que cumple los requisitos de tensin, corriente y frecuencia, ensegundo lugar una cuestin de disponibilidad y precio.


Parmetro Smbolo Condiciones Valor Ud.Tensin Drenador Fuentemxima

VDS 600 V

Corriente mxima ID 20 AResistencia Drenador Fuenteen conduccin

RDS(ON) 0,19

Pendiente de tensinDrenador Fuente

dv/dtVDS = 480V 20 V/nsID = 20A

Capacidad de entrada CissVGS = 0

3000 pFVDS = 25Vf = 1MHz

Retraso de encendido td(on) Vcc = 250VVGS = 0/10VID = 20ARG = 3,6

120 nsTiempo de subida tr 25 nsRetraso de apagado td(off) 130 nsTiempo de bajada tf 30 ns

Cuadro 4.2: Caractersticas del MOSFET SPW20N60S5.

0 5 10 15 V 25 VDS

0

5

10

15

20

25

A

35

I D

6V

6.5V

7V

7.5V

8V

8.5V

9V

20V12V10V

Figura 4.7: Curvas ID respecto a VDS para cada tensin de control VGS MOSFETSPW20N60S5.

Los dos primeros parmetros de la tabla 4.2 confirman que cumple con las especifica-ciones de tensin y corriente. Respecto a la frecuencia, la suma de todos los tiempos deconmutacin es de 305ns, lo que supone aproximadamente un 3h del periodo de con-mutacin trabajando a 10KHz. Por tanto tambin es vlido.

4.3.1. Diodo de circulacin inversa externo.

Ya se ha discutido la necesidad de introducir diodos externos en paralelo con el transis-tor Mosfet en la seccin 2.2.4, a pesar de que ste Mosfet dispone de un diodo construidodentro del mismo, no tiene unas caractersticas suficientemente buenas. El factor determi-nante a la hora de elegir este diodo es el Tiempo de Recuperacin Inverso trr Sin descuidar


la tensin inversa mxima capaz de bloquear VRRM y la corriente eficaz que es capaz demanejar IF (RMS) y la cada de tensin en polarizacin directa VF .

Se ha elegido un diodo de la gama TURBOSWITCHTM ULTRA FAST HIGHV OLTAGE DIODE del fabricante ST Microelectronics. En concreto el modelo STTA806Den encapsulado TO220. La series TURBOSWITCH la componen diodos de alta tensin,ultrarrpidos y de alto rendimiento. Utilizados para reducir las prdidas de conmutacinen dispositivos MOSFET e IGBT.

En las tablas 4.3 y 4.4 se han recopilado las caractersticas del diodo interno y del diodopropuesto como diodo externo, se puede observar que el tiempo de recuperacin inversatrr del diodo propuesto es mucho menor que el del diodo interno. Adems cumple con lasexigencias de corriente y tensin.

Figura 4.8: Diodointerno.

Parmetro Smbolo Condiciones Valor UnidadTiempo de recu-peracin inversa

trr VR = 350V ,IF = IS ,diF/dt =100A/s

610 ns

Carga de recu-peracin inversa

Qrr 12 C

Cada de tensin enpolarizacin directa

VF VGS = 0V ,IF = IS

1 V

Tensin inversa depico repetitivo

VRRM

Corriente eficaz di-recta

IF (RMS) TC = 25oC 20 A

Cuadro 4.3: Caractersticas del diodo inverso interno en el Mos-fet Infineon coolmos SPW20N60S5.

Figura 4.9: Diodoexterno.

Parmetro Smbolo Condiciones Valor UnidadTiempo de recu-peracin inversa

trr IF = 0,5A,IR = 1A,IRR = 0,25A

25 ns

Carga de recu-peracin inversa

Qrr C

Cada de tensin enpolarizacin directa

VF IF = 8A 1,25 V

Tensin inversa depico repetitivo

VRRM 600 V

Corriente eficaz di-recta

IF (RMS) 20 A

Cuadro 4.4: Caractersticas del diodo inverso externoSTTA806D.


4.4. Seleccin de las protecciones de los interruptores.

El objetivo de las protecciones que se presentan a continuacin es proteger a los MOS-FET ante picos de tensin que deben soportar los interruptores en el trnsito de conduccinde conduccin a corte. Para este propsito se emplean TVS. Se ha decidido en el apartado4.3 que los interruptores sern Mosfet de potencia Infineon coolmos SPW20N60S5 loscuales, como se observa en su hoja de caractersticas soportan una tensin Vds mxima de600V

Figura 4.10: Protecciones en el dispositivo de conmutacin (Mosfet).

4.4.1. Supresor de tensiones transitorias.

Los supresores de tensiones transitorias, TVS son uniones PN especficamente dis-eadas para proteger semiconductores sensibles de los efectos de las sobretensiones transitorias[8].Es por eso que resultan ideales para proteger los interruptores Mosfet de este diseo. Sibien se han realizado medidas y en las condiciones de trabajo nunca se superan las ten-siones soportadas por los Mosfet seleccionados, al tratarse de un prototipo con el que sevan a realizar gran cantidad de medidas, pruebas y modificaciones. La inclusin de losTVS proteger a los interruptores en caso de que se superen las tensiones lmite.

En la figura 4.11a se observa un TVS actuando de proteccin sobre un MOSFET. Lacurva caracterstica V I de estos dispositivos que se presenta en la figura 4.11b podraparecer igual que la de un diodo cualquiera, pero la diferencia reside en que cuando latensin en bornes del dispositivo supera la tensin de ruptura VBR, un diodo se destruye,mientras que un TVS comienza a conducir para limitar esta tensin. Cuando la tensin caepor debajo de este valor, el TVS vuelve a un estado de alta impedancia sin sufrir ningntipo de degradacin.

Un ejemplo de funcionamiento se muestra en la figura 4.11c. Aparece un transitorio detensin que supera los lmites de operacin del circuito, dado que la tensin de ruptura delTVS VBR se selecciona inferior a la soportada por el dispositivo a proteger, este comenzara conducir limitando la tensin en bornes. El rea rayada representa la energa disipada porel TVS al actuar de proteccin.

4.5. DRIVER. 35

IRM@VRM VBR@IR VCL@IPPA V V mA V A1 376 440 1 603 3,5

Cuadro 4.5: Caractersticas del TVS 1,5KE440A de ST MICROELECTRONICS

(a) TVS protegiendoun interruptor MOS-FET.

(b) Curva V I caracterstica de unTVS unidireccional.

(c) Ejemplo de una proteccin TVS.

Figura 4.11: Proteccin TVS contra sobretensiones.

El modelo seleccionado es 1,5KE440A del fabricante ST MICROELECTRONICS,las caractersticas principales se presentan en la tabla 4.5

Donde:

VF Tensin de polarizacin directa.

IF Corriente de polarizacin directa.

VRM Tensin de apagado total.

VBR Tensin de ruptura.

VCL Tensin mxima de ruptura.

4.5. Driver.El driver es un elemento encargado de adaptar la seal de control de los MOSFET a la

seal adecuada para que el transistor trabaje en zona hmica o corte. Se puede afirmar queun driver debe cumplir tres objetivos:

Proporcionar una entrada de alta impedancia respecto al circuito de control.

Adaptar niveles de tensin.


issGS

Gin

Figura 4.12: Driver para el disparo de un MOSFET con su efecto parsito ms importanteen el disparo CGS capacidad puerta-fuente.

Capacidad de corriente de salida ig elevada. Esto permite realizar la conmutacinrpidamente, pues influye en la velocidad de carga del condensador parsito equiv-alente Ciss.

Adicionalmente, los drivers comerciales pueden incorporar tiempos muertos y pro-tecciones apropiados para algunas aplicaciones.

Existen diferentes opciones a la hora de seleccionar un driver. Se pueden emplear com-ponentes discretos [21] para disear un driver, optoacopladores o drivers fabricados comocircuitos integrados. Cada uno de ellos tiene unas ventajas e inconvenientes.

Para el diseo se ha utilizado un circuito integrado IR2110 del fabricante InternationalRectifier. Es un Driver para MOSFET de canal N de alta velocidad e IGBTs. Se componecomo se muestra en la figura 4.13 de dos drivers independientes, el del lado bajo (Mosfetreferido a masa) y el del lado alto (Mosfet no referido a masa). Tiene un buffer de entradade alta impedancia y entrada para deshabilitar el driver. Tambin incorpora una adaptacinde niveles para el disparo del mosfet no referido a masa a partir de una tensin de bootstrap.Por ltimo, una etapa de salida de alta corriente permite el encendido/apagado rpido delos interruptores minimizando las prdidas en conmutacin. Soporta tensiones en la etapade salida de hasta 500V .

Cambio de niveles

Tensin flotante

Encendido mosfet alto

Encendido mosfet bajo

Buffer de entrada

Salida alta corriente

Tensinreferida a masa

Figura 4.13: Diagrama de bloques simplificado del driver IR2110.

4.5. DRIVER. 37

En la figura 4.14 se presenta un conexionado tpico del circuito adquirido de la hojade caractersticas del componente. A la vista de la figura, habr que emplear un integradoIR2110 para cada rama del puente H.

VDD es la tensin de alimentacin de la parte lgica del circuito. La parte de entradadel circuito.

HIN es la entrada que comanda la parte alta del driver y cuya salida en fase es HO.

LIN es la entrada que comanda la parte baja del driver y cuya salida en fase es LO.

SD es una entrada de control de apagado del driver, similar a un enable.

V ss es la masa del circuito lgico.

VB es una entrada de tensin flotante referida a Vs para el disparo del MOSFET dela parte alta.

Vcc es la entrada de tensin referida a COM para el disparo del MOSFET de la partebaja. Vcc no es flotante.

HIN

R

CARGA

VDD VB

VS

HO

LO

COM

HIN

LIN

VSS

SD

VCCLIN

VDD

SD

VSSVCC

IR 2110

G

RG

Figura 4.14: Conexin tpica del driver IR2110.

4.5.1. Alta impedancia de entrada.

El driver IR2110 presenta una entrada de alta impedancia (ver figura 4.15) con unacorriente de polarizacin mxima de 40A. La entrada dispone de un comparador conhistresis de modo que lo hace muy robusto al ruido que pueda estar presente en las sealesde control.


SD

LIN

VDD

VSS

HIN

IR2110Entrada

Figura 4.15: Etapa de entrada del driver IR2110.

4.5.2. Adaptacin de niveles.El circuito de control genera los disparos con tensiones lgicas entre 0V y 5V , sin

embargo, dos factores impiden que estas tensiones sean aplicadas directamente a la puertadel MOSFET.

En primer lugar, a la vista de la figura 4.7, se observa que una tensin puerta-fuentede 5V es insuficiente para lograr la saturacin del MOSFET lo que dara lugar a elevadasprdidas en conduccin.

En segundo lugar, los MOSFET de la parte alta (Los interruptores que durante todo ellibro se han llamado S1 y S2) no tienen su puerta unida a masa, por lo que es necesariauna manera de aplicar una tensin flotante para dispararlos. Existen diferentes solucionesque se presentarn a continuacin

Adaptacin de niveles referidos a masa.

Los MOSFET de la parte baja, S3 y S4, al estar referidos a masa solo necesita dela adaptacin de niveles de tensin. El Driver IR2110 tiene una doble alimentacin, unapara la lgica VDD 5V y otra para la alimentacin del circuito de disparo Vcc 15V . Lafigura 4.16 el diagrama de bloques simplificado del integrado con una salida en MOSFETcomplementario.

Adaptacin de niveles no referidos a masa.

Los MOSFET de la parte alta S1 y S2 no estn referidos a masa. Por ello no es sufi-ciente realizar un cambio de nivel de tensin sino que adems esta tensin debe tener sumasa flotante. Es necesario conectar una fuente de tensin flotante de 15V en VB referidaa VS . Existen diferentes alternativas para generar esta tensin: Emplear un condensador deBootstrap o emplear un pequeo convertidor aislado que genere esta tensin.

4.5. DRIVER. 39

LIN

VDD

VSS

VCC

VDD/VCCCAMBIO

NIVELLO

COM

SD

IR 2110 Parte baja

Figura 4.16: Adaptacin de niveles para la parte baja del driver.

VB

SD

VDD

VSS

VDD/VCCCAMBIO

NIVEL

VS

HIN

HO

COM

VCC

IR 2110 Parte alta

15V

Bootstrap

Convertidoraislado

Figura 4.17: Adaptacin de niveles para la parte alta del driver.

Condensador de Bootstrap. Utilizar un condensador de Bootstrap es la opcin que sepresenta en la nota de aplicacin de International Rectifier AN-978 [10] y en el consejo deaplicacin DT 98-2a[3]. Consiste en conectar un condensador Cbs y un diodo Dbs comose muestra en la figura 4.18, de manera que cuando el MOSFET de la parte baja conduce,el condensador se carga a travs del diodo con la tensin Vcc. Cuando el MOSFET de laparte baja deja de conducir, el diodo evita que el condensador se descargue. Si la capaci-dad del condensador es suficiente, este proporcionar una tensin flotante estable para elencendido del MOSFET superior.

En [3] se presenta una frmula para el clculo de la capacidad de Cbs en funcinde la capacidad de puerta del MOSFET, la frecuencia de conmutacin y otros parmetroscomo las corrientes de prdidas existentes, cadas de tensin, etc.

Convertidor aislado. Una opcin sencilla y eficaz es emplear un convertidor comercialcon aislamiento para generar esta tensin como se muestra en la figura 4.19. La tensinde aislamiento necesaria es de al menos Vdc, que es la tensin continua de potencia y seha decidido sern 320V . La potencia mnima del convertidor se puede calcular con lassiguientes frmulas:Como el periodo de conmutacin es mucho mayor que la constante de tiempo del sistemaformado por RG y Cgs (condensador parsito de puerta del mosfet). La energa necesaria


Vcc Vb

H O

Vs

S 1R

Vdc

D b s

C b sIR2110

IC

S 4

G

Figura 4.18: Tensin flotante mediante Bootstrap.

para la carga del condensador es:

sw = V2cc Ciss = 152 3 109 = 6,75 107J (4.15)

La potencia mnima del convertidor debe ser:

Psw = sw fsw = 6,75 107J 10 103Hz = 6,75mW (4.16)

Vcc Vb

H O

Vs

S 1R

Vdc

CIR2110

IC

S 4

GVss

Vss

Vcc +V

-V

Conve r t i do r a i s l ado

Conve r t i do ra i s l am ien to

Figura 4.19: Tensin flotante mediante convertidor de aislamiento.

Para simplificar el diseo evitar problemas con el dimensionado de Cbs se ha empleadola opcin de un convertidor aislado, en concreto del fabricante TRACOPOWER, el modeloTMA 1515S. Proporciona un aislamiento de 1KV con una potencia mxima de 1W .Suficiente para la conmutacin del MOSFET seleccionado.

4.6. CIRCUITO DE TIEMPOS MUERTOS. 41

4.5.3. Capacidad elevada de corriente de salida.El integrado IR2110 puede proporcionar unas corrientes de disparo de hasta 2A. Se

debe disear la resistencia de puerta RG mostrada en la figura 4.14 para que la corrientemxima en la carga y en la descarga del condensador de puerta no supere los 2A. Si latensin a la que se carga es Vcc = 15V , la resistencia mnima debe ser

RG Vccimax

=15V

2A= 7,5 (4.17)

4.6. Circuito de tiempos muertos.En la seccin 2.2.3 se analiz la necesidad de incluir tiempos muertos. Se va a uti-

lizar un circuito RC como el que se muestra en la figura 4.20a para generar los tiemposmuertos. Este circuito genera un retraso en el encendido del interruptor, pero un apagadoinstantneo gracias al diodo . La magnitud del tiempo muerto se puede modificar mediantela resistencia variable Rptm.En la figura 4.20b se muestra la evolucin temporal de las tres seales V1 a V3 normalizadasrespecto a VDD que es la tensin de alimentacin digital (5V ).

La entrada del driver IR2110 es un comparador con histresis, de modo que el pasode apagado a encendido y de encendido a apagado tiene distinta referencia, el primero esde 0,63VDD y el segundo 0,4VDD. En el circuito de tiempos muertos, los retrasos solo seproducen en el paso de apagado a encendido. La constante de tiempo del circuito RCcoincide con el tiempo en el que se alcanza el 63 % de la tensin VDD. El diodo ser undiodo de pequea seal 1N4148.

= RptmCtm (4.18)El valor de los componentes ser:

Rptm = 50K (4.19)

Ctm = 68pF (4.20)

Con estos componentes se puede conseguir un retraso de hasta 3,4s. Estn configuradosen 1,6us

(a)

0 500 1000 1500 2000 2500 3000 3500 4000 4500 50000

0.2

0.4

0.6

0.8

1

t

V /

VD

D

V1V2V3

(b) Representacin de los retrasos introducidos por el cir-cuito RL.

Figura 4.20: Circuito de tiempos muertos.


4.7. Tensiones auxiliaresLa etapa de entrada y la etapa de salida del IR2110 se alimentan con diferentes niveles

de tensin, VDD alimenta la entrada y VCC alimenta la salida, ver figura 4.14.

Se toma VCC = 15V por comodidad, al ser la misma tensin a la que se alimentanlas etapas de control.

Como la entrada del Puente inversor debe ser TTL, VDD = 5V .

Para la generacin de VDD se emplea el regulador lineal 78L05, esto evita tener dis-tintas alimentaciones entrantes a la etapa de potencia, adems, al ser un consumo muyreducido no supondr un calentamiento ni una prdida de rendimiento excesivo.

78L05

15V 5V

Figura 4.21: Generacin de tensin de 5V.

4.8. ASPECTO FINAL DE LA TARJETA PUENTE COMPLETO 43

4.8. Aspecto final de la tarjeta Puente completoLa figura 4.22 muestra la etapa de potencia en puente completo y sus principales puntos

de ajustes y media, para mas informacin consultar el manual en el anexo.

CH4

CH2

CH3

CH1

Alimentacin controlVcc (15V)

Entrada Bus DCVdc

Salida AC(A filtro LC)

+

+

+

+

Vgs CH1

Vgs CH4

Vgs CH2

Vgs CH3

Tiempos muertos

Convertidor con aislamiento

1

1

Figura 4.22: Aspecto final de la tarjeta Puente completo.

Captulo 5

Diseo del lazo de control

El lazo de control de un inversor se compone

PFC Raul Martin Delgado 29-06-2012

Documents

Transcript of PFC Raul Martin Delgado 29-06-2012