Modulo 1 - Universal trainer. Electronica analógica

Módulo 1Electrónica Digital

INGENIERIA DE MICROSISTEMASPROGRAMADOS S.L.

C/ Alda. Mazarredo Nº 47 - 1º Dpto. 248009 BILBAO - BIZKAIA

Tel/Fax: 94 4230651

email: [email protected]

(V 2.00, JULIO 2005)

MODULO 1: ELECTRONICA DIGITAL Indice general BIBLIOGRAFIA RELACION DE MATERIALES TEMA 1: ELECTRONICA DIGITAL, INTRODUCCION Práctica 1: Introducción a las técnicas digitales Práctica 2: C. Integrados y puertas lógicas Práctica 3: Familias lógicas TEMA 2: CIRCUITOS COMBINACIONALES Práctica 1: Decodificadores / Selectores Práctica 2: Decodificador BCD a 7 segmentos Práctica 3: Multiplexores / Demultiplexores TEMA 3: CIRCUITOS ARITMETICOS Práctica 1: El sumador Práctica 2: El restador Práctica 3: Comparadores Práctica 4: Generadores / Detectores de paridad TEMA 4: CIRCUITOS SECUENCIALES, FLIP-FLOPS Práctica 1: Flip-Flops R-S asíncronos Práctica 2: Flip-Flops R-S síncronos Práctica 3: Flip-Flop tipo D Práctica 4: Báscula J-K Práctica 5: Circuitos de entretenimiento TEMA 5: CIRCUITOS SECUENCIALES, REGISTROS Práctica 1: Registros Práctica 2: Registros de desplazamiento TEMA 6: CIRCUITOS SECUENCIALES, CONTADORES Práctica 1: Contadores binarios Práctica 2: La década Práctica 3: Circuitos de entretenimiento BIBLIOGRAFIA

Se presenta una interesante lista de libros de texto relacionados con la Electrónica Digital objeto del presente módulo. En ella se proporciona el título de la obra, el autor y la editorial así como una breve descripción de contenidos.

“Electrónica Digital Moderna” ( con disquete); Angulo, J.Mª, Editorial ITP Paraninfo

Se trata de un libro de texto clásico seguido en muchas Escuelas de Ingeniería y Centro de Formación Profesional. Presenta de una forma clara y muy asequible los principios de la Lógica Digital, la implementación de sus funciones en circuitos integrados, los sistemas digitales secuenciales y combinacionales. Contiene valiosa información con hojas de características técnicas de los circuitos digitales típicos. En el aspecto práctico, además de contener una serie de prácticas en cada tema, que se pueden realizar fácilmente con elementos muy comunes y económicos, añade un disquete con una versión didáctica del famoso simulador Workbench, con el que se puede analizar y experimentar numerosos ejercicios y proyectos.

“Introducción a los computadores” (con disquete); Angulo, J.Mª, Editorial ITP Paraninfo

Presenta de forma agradable y completa la Electrónica Digital que se aplica en los Computadores y combinada con una serie de ejercicios y problemas resueltos. Se profundiza en la implementación de los bloques del computador y se describe el diseño, funcionamiento y manejo de un procesador básico, como la “Máquina Sencilla”.

ED i - 1

MODULO 1: ELECTRONICA DIGITAL Indice general La segunda parte de la obra se destina a “Prácticas de Laboratorio” en donde se contemplan experiencias con diodos, transistores y circuitos integrados, así como diversos proyectos de sistemas digitales. La tercera parte, está apoyada en el disquete que acompaña al libro y contiene una detallada descripción con ejemplos de aplicación para la captura y simulación de circuitos digitales asistidos por computador mediante el programa “Electronics Workbench”.

“Enciclopedia de Electrónica Moderna” (7 tomos); Angulo, J. Mª, Editorial ITP Paraninfo

A lo largo de los 7 tomos que consta la obra el autor expone, para un lector autodidacta, toda la Electrónica Moderna, desde los diodos semiconductores hasta los microprocesadores. Para que el lector se habitúe a trabajar con los elementos electrónicos que se explica se propone en cada sección numerosas experiencias con dispositivos e instrumentos fáciles de encontrar y económicos.

“Principios de Electrónica”; Malvino, Editorial McGraw-Hill

Se trata de un excelente libro teórico que presenta con gran rigor las bases de la electrónica, recayendo en los transistores y en los Amplificadores Operacionales los temas que reciben un tratamiento exhaustivo y con muchos ejercicios y problemas resueltos.

“Curso Práctico de Microelectrónica y Microinformática Industrial; Angulo, J.Mª, Editorial ITP Paraninfo

Es un libro de prácticas organizado en fichas de laboratorio, que van presentando de forma clara los objetivos, los materiales necesarios y el desarrollo de cada práctica. Va cubriendo temas sobre diodos, transistores, circuitos integrados, arquitectura del PC y programas de E/S para aplicaciones industriales.

“Sistemas Digitales”; Tocci, Editorial Prentice-Hall

Una obra completa y muy bien presentada que realiza un repaso pormenorizado sobre todos los temas teóricos que conforman la Electrónica Digital. Finaliza con una aplicación de los sistemas digitales en los modernos computadores. Tiene ejemplos y problemas, pero carece de prácticas experimentales. RELACION DE MATERIALES Varios - Entrenador “Universal Trainer” o similar (opcional) - Cable rígido de 0.6 mm - Transistor NPN BC547 Resistencias de ¼ W - 2 de 330 Ω - 2 de 1KΩ - 1 de 2K2Ω - 2 de 10KΩ - 1 de 100KΩ - 2 de 1MΩ Condensadores - 2 de 100nF - 2 de 1uF - 1 de 10uF - 2 de 100uF - 1 de 1000uF

C.Integrados - CD4011 (4 puertas NAND CMOS) - CD4017 (Década) - 74HCT00 (puertas NAND) - 74HCT02 (puertas NOR) - 74HCT04 (puertas NOT) - 74HCT08 (puertas AND) - 74HCT14 (puertas NOT Trigger) - 74HCT32 (puertas OR) - 74HCT42 (Decodificador BCD a decimal) - 74LS47 (Decodificador BCD a 7 segmentos) - 74LS85 (Comparador de 4 bits) - 74HCT86 (puertas EOR) - 74LS90 (Década) - 2 x 74LS112 (Báscula J-K) - 74HCT139 (Decodificador) - 74HCT157 (Multiplexor) - 74LS169 (Contador Up/Down) - 74LS194 (Registro de desplazamiento) - 74HCT280 (Generador/detector de paridad) - 2 x 74LS283 (Sumador) - 74LS373 (registro de 8 bits) - 74HCT4052 (multiplexor analógico)

ED i - 2

TEMA 1:Electrónica Digital, introducción

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales Encendido de un led mediante una tensión de +5Vcc Encendido controlado mediante conmutador y pulsador Generando números binarios Empleo de un entrenador comercial Práctica 2: C. Integrados y puertas lógicas binarias La función NOT Doble negación Empleo de un entrenador comercial La función AND La función OR La función NAND La función NOR La función EOR Teorema de Morgan (1º) Teorema de Morgan (2º) Práctica 3: Familias lógicas Disparo por tacto Temporizador Comprobador de baterías Otros tipos de puertas; Puertas Schmitt-Trigger Otros tipos de puertas; Puertas de tres estados

TEMA 1

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales 1.1 OBJETIVOS

Analizar el funcionamiento de algunos de los componentes y dispositivos mas sencillos empleados en el análisis y comprobación de los circuitos digitales como son las placas de montaje rápido (protoboard), resistencias, leds, interruptores, pulsadores y entrenadores comerciales de propósito general. 1.2 FUNDAMENTOS TEÓRICOS Cualquier circuito digital se puede considerar como una “caja negra” en el que entran una serie de señales procedentes del entorno que lo rodea como pueden ser sensores o detectores de luz, proximidad, temperatura, presencia, humedad y un largo etcétera. El circuito debe evaluar dichas señales y procesarlas de acuerdo a determinados algoritmos según los requerimientos necesarios. Como resultado de esa evaluación se generan unas serie de señales de salida que permiten controlar diferentes actuadores como pueden ser motores, relés, indicadores, electro válvulas, alarmas y otro largo etcétera de dispositivos de salida. A la hora de hacer los diferentes ensayos y comprobaciones se suelen emplear dispositivos sencillos, que permitan emular el funcionamiento del circuito de una forma rápida y económica. De igual manera dicho circuito se suele cablear sobre un soporte que permita un rápido montaje del prototipo y realizar las modificaciones y/o correcciones que dieran lugar. El soporte mas utilizado se denomina placa “Protoboard”. 1.2.1 Leds

Los diodos leds son dipositivos sencillos y muy económicos que emiten luz cada vez que se les aplica una tensión de polarización directa. Se emplean a modo de señalizadores capaces de pilotar el nivel lógico presente en las señales de salida del circuito digital bajo prueba. En la figura 1-1 se muestra el símbolo y su aspecto físico. Para que se ilumine es necesario aplicar una tensión de unos 1.5V entre los electrodos ánodo (A) y cátodo (K), debiéndose ser el ánodo positivo respecto al cátodo. Figura 1-1 El diodo led 1.2.2 Resistencias

Estos componentes presentan una oposición al paso de la corriente eléctrica a su través, provocando con ello una caída de tensión en sus extremos. La figura 1-2 muestra el aspecto y símbolos de una resistencia. Son utilizadas para absorber la tensión que otros dispositivos no necesitan,

Figura 1-2. Resistencias

Una serie de franjas de colores

permiten determinar su valor en ohmios. El valor de cada color se presenta en la figura 1-3, junto con un ejemplo.

Figura 1-3. El código de colores

TEMA 1: 1 - 1

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales 1.2.3 Las placas de montaje rápido También son conocidas como placas “ProtoBoard”. Mediante un ingenioso sistemas de orificios conectados internamente, es posible insertar componentes y cables para formar cualquier circuito eléctrico sin necesidad de realizar soldaduras. Esto permite montar y probar cualquier prototipo de circuito y hacer los cambios y/o modificaciones necesarias de una forma rápida y eficaz. Todos los componentes empleados pueden ser reutilizados posteriormente. En el mercado existen gran cantidad de modelos con diferentes tamaños y configuraciones. La figura 1-4 muestra una clásica placa ProtoBoard con el esquema de conexiones eléctricas internas.

Figura 1-4. La placa Protoboard Todos los orificios tanto de la fila superior como de la inferior, están unidos entre sí internamente (representado mediante una línea roja), pero una fila no tiene ninguna conexión con la otra ni con el resto de la placa. Estas filas se emplean normalmente para hacer todas las conexiones de alimentación (Vdd y GND) que el circuito bajo análisis necesite. Las columnas se organizan en torno a cinco orificios cada una. Todos los orificios de una misma columna están unidos internamente (líneas en rojo), pero una columna no tiene ninguna conexión con los orificios de ninguna otra. 1.2.4 Conmutadores y pulsadores

Son mecanismos que permiten abrir o cerrar un circuito eléctrico y aplicar o no tensión. Se trata de dispositivos sencillos y económicos que permiten introducir niveles lógicos a los circuitos digitales con los que se está experimentando. La fotografía de la figura 1-5 presenta algunos modelos de pulsadores y conmutadores tanto deslizantes como de palanca, de los muchos que hay en el mercado. Figura 1-5. Conmutadores y pulsadores

La figura 1-6 muestra la estructura interna de un conmutador deslizante y su

símbolo eléctrico correspondiente. Básicamente consiste en un dispositivo con tres terminales, siendo el central (C) común a los dos terminales de los extremos (A y B). Cuando el accionador está en la posición derecha, una lámina metálica cierra circuito entre el terminal C y B, quedando abierto el circuito entre C y A. En la posición de la derecha, la conexión se invierte, quedando cerrado el circuito entre C y A y abierto entre C y B.

Figura 1-6. El conmutador deslizante

Por su parte la figura 1-7 muestra el mecanismo interno de un pulsador junto con el símbolo eléctrico correspondiente. Cuando se mantiene accionarlo una lámina metálica cierra circuito entre los dos terminales. Un muelle interno consigue que la lámina vuelva a la posición de reposo cada vez que deje de accionarse, quedando el circuito abierto. En este ejemplo se trata de un pulsador con contactos normalmente abierto. Figura 1-7. El pulsador

TEMA 1: 1 - 2

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales 1.2.5 Entrenadores comerciales Los hay de muchos modelos y fabricantes. Son equipos que permiten el rápido montaje de cualquier circuito eléctrico o prototipo. También aportan todos los elementos necesarios para realizar las pruebas oportunas que permitan el análisis y estudio del circuito bajo prueba: F. Alimentación con diferentes voltajes, generadores lógicos y de funciones, periféricos para generar señales digitales, para representar señales digitales, etc..

En la figura 1-8 se muestra la fotografía de un entrenador comercial potente, de reducidas dimensiones y bajo coste. Se trata del “Universal Trainer” diseñado y comercializado por la empresa Ingeniería de Microsistemas Programados S.L. Está diseñado y tiene los recursos básicos necesarios para probar y experimentar tanto con circuitos digitales como analógicos, microcontroladores, lógica programable, etc.. Figura 1-8. El entrenador Universal Trainer La figura 1-9 muestra las diferentes secciones de que consta este entrenador y que es común a la mayor parte de este tipo de herramientas.

Figura 1-9. Secciones del Universal Trainer 1.- Área de montaje compuesta por un conjunto de módulos protoboard ensamblados entre si. Se trata de una amplia

superficie que permite el cableado de circuitos tanto digitales como analógicos sin necesidad de soldadura y con la posibilidad de recuperación de los componentes utilizados.

2.- Fuente de Alimentación. Permite obtener diferentes tensiones corriente continua a partir de la tensión de 220 V de

alterna de red. Gracias a esas tensiones es posible alimentar prácticamente cualquier circuito sin necesidad de emplear las siempre caras y engorrosas pilas o baterías. En el entrenador que nos ocupa se dispone de diferentes tensiones: 12 + 12 VAC para circuitos experimentales de rectificación; +12 VDC a 200mA; +5VCC a 1 A para circuitos lógicos; tensión positiva regulable de +1 a +15VDC y tensión negativa regulable de –1 a –15VDC, ideal para aplicaciones con operacionales.

TEMA 1: 1 - 3

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales 3.- Generador de funciones que proporciona señales cuadradas, senoidales y triangulares con frecuencias de 1Hz a

200KHz.. 4.- Resistencias ajustables para generar variables de tipo analógico. 5.- Generador lógico que proporciona una señal cuadrada de 1Hz, 10Hz, 100Hz y 1KHz, para aplicaciones digitales de

propósito general de medida de tiempo, sincronismo, etc. 6.- Estradas digitales compuesta de 2 pulsadores y 10 conmutadores. Se emplean para introducir niveles lógicos y/o

combinaciones binarias al circuito bajo prueba, emulando así el funcionamiento de sensores, detectores, codificadores, etc. que se emplearán en la realidad.

7.- Salidas digitales compuestas de un conjunto de ocho diodos luminosos tipo led que se emplean para pilotar y visualizar

los niveles lógicos que ofrece el circuito digital bajo prueba. Emulan el funcionamiento de relés, motores, alarmas, etc. 8.- Salidas digitales compuestas de tres displays de 7 segmentos. Se emplearán para visualizar valores numéricos

obtenidos por el circuito digital bajo análisis. 1.3 MATERIALES NECESARIOS 4 diodos leds rojos de 5 mm 4 resistencias de 180 Ω 4 conmutador deslizante 1 pulsador de contactos normalmente abiertos Cables de conexión Placa Protoboard para el montaje rápido sin soldaduras Fuente de alimentación de +5Vcc o pila de 4,5V Entrenador Universal Trainer o similar (Opcional) 1.4 DESARROLLO DE LA PRACTICA Se va a proponer el montaje de unos circuitos muy sencillos que permitan comprobar el funcionamiento de los diodos leds luminosos así como de los conmutadores y pulsadores para generar combinaciones binarias. 1.4.1 Encendido de un led mediante una tensión de 5Vcc El esquema de la figura 1-10 muestra el esquema teórico para el encendido de un diodo led alimentado con una tensión de 5Vcc, así como el montaje práctico correspondiente realizado sobre un módulo board.

Figura 1-10. Esquema y montaje para el encendido de un led

TEMA 1: 1 - 4

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales El valor de la resistencia R1 se calcula en función de las características del led y de la tensión de alimentación. Suponiendo la alimentación sea de 5V (Vt), que el led necesite una tensión de 1.5V (Vl) entre ánodo y cátodo y una corriente de 0.02 A (Il), la resistencia se calcula según:

Ω≅Ω=−

=−

= 18017502.05,15

IlVlVtR

Con ayuda de un polímetro podemos hacer las medidas y comprobaciones necesarias, midiendo Vr, Vl e Il. Completar la siguiente tabla:

PARÁMETRO TEORICO PRACTICO Tensión total (Vt)

Tensión en R1 (Vr) Tensión en el led (Vl)

Intensidad en el led (Il)

1.4.2 Encendido controlado mediante conmutador y pulsador La figura 1-11 muestra el montaje práctico y esquema teórico de un circuito para el encendido de dos diodos leds.

Figura 1-11. Encendido controlado

Con el conmutador deslizante se controla el encendido del led D1. Si se desplaza a la derecha el led se enciende, a la izquierda el led se apaga. Por su parte el led D2 se enciende sólo mientras el pulsador se mantenga accionado. Si se suelta, el led se apaga. 1.4.3 Generando números binarios

Podemos emplear un conjunto de conmutadores (o pulsadores) para generar número binarios con niveles lógicos “1” y “0” (tensión o ausencia de tensión). Estos niveles lógicos se pueden emplear posteriormente como entradas al circuito bajo prueba. Observemos el circuito de la figura 1-12. Disponemos de 4 conmutadores deslizantes. La patilla central de cada uno de ellos (Ex) presentará un nivel lógico “1” o “0” (tensión o no) en función de la posición en que se encuentre. En la posición derecha se cierra circuito con tierra, luego se obtiene nivel lógico “0”, el led correspondiente se apaga. En la posición de la izquierda se cierra circuito con +5Vcc con lo que el nivel lógico obtenido es el “1”, el led correspondiente se apaga. Con los cuatro conmutadores del circuito de la figura se pueden generar números binarios de 4 bits.

Figura 1-12. El generador de números binarios

TEMA 1: 1 - 5

TEMA 1: Electrónica Digital, introducción Práctica 1: Introducción a las técnicas digitales La figura 1-13 muestra el montaje práctico del generador de números binarios.

Figura 1-13. Montaje práctico del generador de números binarios

Como resumen de lo expuesto se sugiere completar la siguiente tabla en la que se trata de relacionar la posición de cada conmutador con el nivel lógico que produce, la combinación binaria que se obtiene entre los cuatro conmutadores y el valor equivalente en decimal. ENTRADAS I = Izda. , D = Dcha SALIDAS

E3 E2 E1 E0 Número binario Número decimal D D I D I I I I D I D D I I D I D I I D I D I I I D D D I D D I I D I D D I I I I I D D D I D I I I I D D D I I D D D D D D D I

1.4.4 Empleo de un entrenador comercial Una de las ventajas del empleo de un entrenador comercial es que incluye los dispositivos mas comunes para generar combinaciones binarias (conmutadores y pulsadores) y visualizar estados binarios (leds, displays, etc.), por lo que no es necesario cablearlos. Así, si tomamos como ejemplo el entrenador Universal Trainer de la empresa Ingeniería de Microsistemas Programados S.L., podemos emplear sus propios conmutadores y leds para generar y representar números binarios, basta con conectarlos entre sí como se muestra en la fotografía de la figura 1-14.

Figura 1-14. Generando números con el entrenador

TEMA 1: 1 - 6

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias 2.1 OBJETIVOS

Emplear los circuitos integrados, que contienen las puertas lógicas principales, analizar el funcionamiento de las mismas y contrastar su funcionamiento con lo estudiado en teoría. También se hace un repaso a los tipos de encapsulados mas empleados en los circuitos integrados actuales. 2.2 FUNDAMENTOS TEÓRICOS Actualmente todas las funciones lógicas principales (NOT, AND, OR , etc.), y otras muchas mas, se hayan incluidas en unos dispositivos llamados Circuitos Integrados o Chips. En su interior se encuentran conectados entre si todos los componentes necesarios para formar un circuito electrónico completo y funcional (transistores, diodos, resistencias, etc.) y poder así realizar una función lógica determinada. El usuario del C. Integrado se encuentra con un dispositivo que tiene un número de patillas a través de las cuales se realizan las conexiones necesarias entre el chip y el mundo exterior como son: entradas de alimentación, entradas a las funciones lógicas internas, salidas de estas, conexión con componentes externos, etc. Un mismo modelo de C. Integrado se puede encontrar en diferentes tipos de encapsulados según el destino final del mismo. De todos los tipos de encapsulados existentes, vamos a mencionar a continuación los mas importantes. 2.2.1 Encapsulado PDIP (Plastic Dual In-Line) Es el tipo de encapsulado que vamos a emplear en las sucesivas prácticas. Es fácil de localizar y su manipulación no presente problema alguno. El número de patillas disponibles varía en función de las necesidades según el chip contenido en su interior. La figura 2-1 muestra este tipo de encapsulado con las cotas y medidas mas importantes.

Figura 2-1. El encapsulado PDIP

TEMA 1: 2 - 1

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias 2.2.2 SOIC (Samall Outline Package) Se trata de un encapsulado notablemente mas pequeño que el anterior. Es fácil de localizar pero, en aplicaciones didácticas, pruebas o prototipos su uso no es muy aconsejable pues su manipulación es algo mas delicada. Existen en el mercado diferentes sistemas de adaptación que permite convertir un encapsulado SOIC en formato PDIP El número de patillas disponibles varía en función de las necesidades según el chip contenido en su interior. La figura 2-2 muestra este tipo de encapsulado con las cotas y medidas mas importantes.

Figura 2-2. El encapsulado SOIC

En uno de los laterales (señalado por el círculo en la figura) se practica un rebaje que sirve como referencia. La 1ª patilla es la número 1 y se cuenta de forma correlativa en sentido contrario a las agujas del reloj. 2.2.3 TSSOP (Thin Shrink Small Outline) Es el mas pequeño de los encapsulados. Su empleo en aplicaciones de carácter didáctico se hace totalmente desaconsejable. Es mas difícil encontrarlo en el mercado ya que seguramente se pedirá la adquisición de una cantidad mínima del modelo de circuito.

Su manipulación es muy complicada ya que apenas hay separación entre sus patillas con lo que resulta muy engorroso y poco fiable el cableado o soldadura manual. Se emplea en grandes series donde el montaje y soldadura de los circuitos se realiza de forma totalmente automática mediante sistemas robotizados de posicionamiento del chip sobre el circuito impreso, hornos de refusión para la soldadura, etc.

Mediante el empleo de este tipo de encapsulados se consiguen equipos electrónicos de muy reducidas dimensiones y

peso: teléfonos móviles, calculadoras, agendas y un largo etcétera. El número de patillas disponibles varía en función de las necesidades según el chip contenido en su interior. Dispone de una marca de referencia que representa a la patilla nº 1 y se cuentan de forma correlativa en sentido contrario a las agujas del reloj. En la figura 2-3 se muestra este tipo de encapsulado con las cotas y medidas mas importantes.

TEMA 1: 2 - 2

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias

Figura 2-3. Encapsulado TSSOP 2.3 MATERIALES NECESARIOS 3 diodos leds rojos de 5 mm 3 resistencias de 330 Ω 1 C.I. 74HCT00 (4 x NAND) 1 C.I. 74HCT02 (4 x NOR) 1 C.I. 74HCT04 (6 x NOT) 1 C.I. 74HCT08 (4 x AND) 1 C.I. 74HCT32 (4 x OR) 1 C.I. 74HCT86 (4 x EOR) 2 conmutadores deslizantes Cables de conexión Placa Protoboard para el montaje rápido sin soldaduras Fuente de alimentación de +5Vcc o pila de 4,5V Entrenador Universal Trainer o similar (Opcional) 2.4 DESARROLLO DE LA PRACTICA Se va a proponer el montaje de unos circuitos muy sencillos que permitan comprobar el funcionamiento de las seis puertas lógicas fundamentales. 2.4.1 La función NOT

En la figura 2-4 se presenta el circuito integrado 74HCT04 que contiene seis inversores o funciones NOT totalmente independientes entre sí. A la izquierda de la imagen se puede apreciar la distribución de las patillas en un encapsulado PDIP de 14 pines. Por la nº 7 se aplica la señal de alimentación GND y por la 14 la de +5VCC. Las entradas a cada uno de los 6 inversores se realiza por las patillas 1A, 2A, 3A, 4A, 5A y 6A (1, 3, 5, 9, 11 y 13 respectivamente). Las salidas correspondientes se obtienen por 1Y, 2Y, 3Y, 4Y, 5Y y 6Y (2, 4, 6, 8, 10 y 12 respectivamente.

Figura 2-4. El 74HCT04 (función NOT)

AY =

TEMA 1: 2 - 3


TEMA 1: 2 - 4

La figura 2-5 presenta el esquema teórico y práctico de montaje. Nótese que en el esquema teórico no aparecen las conexiones de alimentación. Es una práctica habitual no representar estas señales que alimentan a los diferentes circuitos integrados que componen un esquema, aunque su conexión en el montaje práctico resulta imprescindible. Una vez alimentado el circuito integrado, por la patilla 1 se introduce el nivel lógico de entrada mediante el conmutador E0. El estado lógico de esa entrada se representa mediante el led S0. El led S1 conectado a la salida del inversor representa el nivel lógico de salida.

Figura 2-5. Montaje teórico práctico de la función NOT

Se trata de completar la tabla de la verdad y el diagrama de tiempos que se muestra en la figura 2-6. Tanto la tabla como el diagrama son dos formas similares o equivalentes de representar el funcionamiento de cualquier circuito lógico, donde se plasman los diferentes valores de las señales de entrada y sus correspondientes de salida.

E0 S0 S1

0 1

Figura 2-6. Tabla de la verdad y diagrama de tiempos de la función

NOT 2.4.2 Doble negación Una doble negación es una afirmación. El circuito que se presenta en la figura 2-7 muestra la salida de un inversor o función NOT conectada con la entrada de otro. Si el primero de ellos invierte la señal de entrada introducida mediante el conmutador E0 y visualizada en el led S1, el segundo invierte la señal presente en S1. De esta forma la señal de salida en S2 es igual a la de entrada en S0=E0.


TEMA 1: 2 - 5

Figura 2-7. Circuito con doble inversión Se propone montar el circuito anterior y completar la tabla de la verdad y el diagrama de tiempos de la figura 2-8

E0 S0 S1 S2 0 1

Figura 2-8. Tabla de la verdad y diagrama de tiempos de una doble

función NOT 2.4.3 Empleando un Entrenador comercial Todos los circuitos de prácticas propuestos hasta el momento, se han realizado sobre una placa “Board” de montaje sin soldadura, sobre la que se han insertado todos los componentes del circuito. Una forma mucho mas óptima de llevar a cabo estos montajes es mediante el empleo de entrenadores comerciales como puede ser el Universal Trainer de Ingeniería de Microsistemas Programados S.L. Las ventajas que aporta son numerosas y cabe citar las siguientes:

Dispone de una amplia placa “Board” donde se puede realizar montajes de cierta complejidad sin ningún tipo de soldadura.

Posee diferentes fuentes de alimentación que permite alimentar, sin necesidad de pilas o baterías, la mayor

parte de los circuitos, a partir de la tensión alterna de red.


Posee el número de periféricos de entrada necesarios para aplicar diferentes tipos de estímulos al circuito digital bajo análisis: Interruptores, pulsadores y generador lógico. Además, estos dispositivos están conectados en el propio entrenador con lo que no es necesario alimentarlos. Basta con conectarlos directamente al circuito bajo prueba. Por ejemplo, es el caso de los interruptores que, hasta ahora, había que conectarlos a la alimentación para que generen los niveles lógicos.

También posee los periféricos de salida mas comunes con los que se puede verificar el comportamiento del

circuito: leds, displays, zumbador, etc. De la misma manera estos periféricos están conectados en el propio entrenador e incluyen los circuitos de adaptación necesarios: resistencias de absorción, amplificación de corriente, etc. El usuario simplemente conecta la salida de su circuito bajo prueba con el periférico deseado. Por ejemplo, en el caso de los leds de salida nos ahorramos el tener que poner una resistencia de absorción por cada led empleado.

El entrenador se presenta en un cómodo maletín de transporte que protege todo su contenido. De esta forma

es posible realizar montajes de cierta complejidad, conservarlo de un día para otro, transportarlo con total seguridad, apilar varios entrenadores, etc. Todas estas opciones son muy válidas e interesantes para centros de estudio, estudiantes, aficionados, etc.

En la figura 2-9 se muestra el esquema teórico del circuito de doble inversión que se analizó anteriormente. Obsérvese que el esquema se simplifica de forma notable al no tener que preocuparnos de la alimentación del conmutador E0 ni de los leds S0,S1 y S2. Todo ello lo aporta el entrenador Universal Trainer.

Figura 2-9. Esquema simplificado del circuito de doble inversión

La fotografía de la figura 2-10 da una idea de cómo queda el montaje práctico empleando el entrenador Universal Trainer. Mediante un cable se conecta el interruptor E0 con la patilla 1. Para conectar cualquiera de los leds basta un único cable por led, que se conecta desde la patilla adecuada con el led deseado (S0, S1 o S2).

Figura 2-10. Montaje práctico del doble inversor empleando el entrenador

Universal Trainer 2.4.4 La función AND

BAY •=

Su funcionamiento se puede resumir diciendo que su salida vale “1” cuando TODAS las entradas valen también “1”. La figura 2-11 muestra el símbolo de la función AND de dos entradas así como el encapsulado del circuito 74HCT08 que las contiene.

TEMA 1: 2 - 6


TEMA 1: 2 - 7

Este circuito integrado dispone en su interior de 4 puertas AND de dos entradas cada una (xA y xB) con salidas por xY respectivamente. La alimentación se aplica por la patilla 7 (GND) y la 14 (+5VCC).

Figura 2-11. Símbolo de la función AND y encapsulado del 74HCT08

La figura 2-12 muestra tanto el esquema teórico como el de montaje práctico, en el que se emplea una placa “Board” con todos los componentes necesarios para evaluar la función AND.

Figura 2-12. Montaje experimental para el análisis de la función AND

Sin embargo en la figura 2-13 se muestra el esquema teórico equivalente cuando se emplea el entrenador Universal Trainer. Obsérvese que el número de componentes es menor ya que el propio entrenador aporta todo lo necesario.

Figura 2-13. Esquema teórico necesario para el análisis de la función AND empleando el entrenador comercial

Universal Trainer


TEMA 1: 2 - 8

La fotografía de la figura 2-14 muestra el montaje práctico sobre el entrenador. Figura 2-14 Montaje práctico sobre el entrenador

Sea cual fuere el método práctico de montaje empleado, se sugiere introducir mediante los interruptores de entrada E0 y E1 las diferentes combinaciones posibles y comprobar el estado de la salida de la función AND reflejado en el led S2. Completar la tabla de la verdad y el diagrama de tiempo de la figura 2-15.

E0 E1 S0 S1 S2 0 0 0 1 1 0 1 1

Figura 2-15 Tabla de la verdad y diagrama de tiempos

de la función lógica AND 2.4.5 La función OR

BAY += Su funcionamiento se puede resumir diciendo que su salida vale “1” cuando CUALQUIER entrada vale “1”. La figura

2-16 muestra el símbolo de la función OR de dos entradas así como el encapsulado del circuito 74HCT32 que las contiene.

Este circuito integrado dispone en su interior de 4 puertas OR de dos entradas cada una (xA y xB) con salidas por xY. La alimentación se aplica por la patilla 7 (GND) y la 14 (+5VCC). Figura 2-16. Símbolo de la función OR y encapsulado del C. Integrado 74HCT32.

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias En la figura 2-17 se presenta el esquema teórico que permitirá comprobar el funcionamiento práctico de la función lógica OR. A la izquierda de la imagen se aprecia el esquema necesario para el caso de hacer el montaje sobre una placa board. A la derecha se proporciona el esquema para realizar el montaje sobre el entrenador Universal Trainer.

Figura 2-17. Circuitos para la comprobación de la función lógica OR

La figura 2-18 muestra el montaje práctico del circuito realizado sobre un módulo Board de montaje sin soldaduras.

Figura 2-18. Montaje práctico para el análisis de la función OR

Una vez montado el circuito, bien sea sobre una board o sobre el Universal Trainer, se pide completar la tabla de la verdad y diagrama de tiempos mostrado en la figura 2-19.

E0 E1 S2 0 0 0 1 1 0 1 1

Figura 2-19. Tabla y diagrama de tiempos de la función OR

2.4.6 La función NAND

BAY •= Su funcionamiento se puede resumir diciendo que su salida vale “1” cuando CUALQUIER entrada vale “0”. La figura

2-20 muestra el símbolo de la función NAND de dos entradas así como el encapsulado del circuito 74HCT00 que las contiene.

TEMA 1: 2 - 9


Este circuito integrado dispone en su interior de 4 puertas NAND de dos entradas cada una (xA y xB) con salidas por xY. La alimentación se realiza por la patilla 7 (GND) y la 14 (+5VCC).

Figura 2-20. Símbolo de la función NAND y encapsulado del C. Integrado 74HCT00.

En la figura 2-21 se presenta el esquema teórico que permitirá comprobar el funcionamiento práctico de la función lógica NAND. A la izquierda de la imagen se aprecia el esquema necesario para el caso de hacer el montaje sobre una placa board. A la derecha se proporciona el esquema para realizar el montaje sobre el entrenador Universal Trainer.

Figura 2-21. Circuitos para la comprobación de la función lógica NAND


Figura 2-22. Montaje práctico para el análisis de la función NAND


TEMA 1: 2 - 10


TEMA 1: 2 - 11

E0 E1 S2 0 0 0 1 1 0 1 1

Figura 2-23. Tabla y diagrama de tiempos de la función NAND

2.4.7 La función NOR

BAY += Su funcionamiento se puede resumir diciendo que su salida vale “1” cuando TODAS las entradas valen “0”. La figura

2-24 muestra el símbolo de la función NOR de dos entradas así como el encapsulado del circuito 74HCT02 que las contiene.

Este circuito integrado dispone en su interior de 4 puertas NOR de dos entradas cada una (xA y xB) con salidas por xY. La alimentación se realiza por la patilla 7 (GND) y la 14 (+5VCC). Prestar atención a las patillas de entrada y salida de las puertas porque tienen una distribución diferente respecto a los encapsulados vistos anteriormente

Figura 2-24. Símbolo de la función NOR y encapsulado del C. Integrado 74HCT02.

En la figura 2-25 se presenta el esquema teórico que permitirá comprobar el funcionamiento práctico de la función

lógica NOR. A la izquierda de la imagen se aprecia el esquema necesario para el caso de hacer el montaje sobre una placa board. A la derecha se proporciona el esquema para realizar el montaje sobre el entrenador Universal Trainer.

Figura 2-25. Circuitos para la comprobación de la función lógica NOR



Figura 2-26. Montaje práctico para el análisis de la función NOR


E0 E1 S2 0 0 0 1 1 0 1 1

Figura 2-27. Tabla y diagrama de tiempos de la función NOR

2.4.8 La función EOR (XOR)

BAY ⊕=

Su funcionamiento se puede resumir diciendo que su salida vale “1” cuando el número de las entradas que valen “1” es par. La figura 2-28 muestra el símbolo de la función EOR de dos entradas así como el encapsulado del circuito 74HCT86 que las contiene.

Este circuito integrado dispone en su interior de 4 puertas EOR de dos entradas cada una (xA y xB) con salidas por xY. La alimentación se realiza por la patilla 7 (GND) y la 14 (+5VCC).

Figura 2-28. Símbolo de la función EOR y encapsulado del C. Integrado 74HCT86.

En la figura 2-29 se presenta el esquema teórico que permitirá comprobar el funcionamiento práctico de la función lógica EOR. A la izquierda de la imagen se aprecia el esquema necesario para el caso de hacer el montaje sobre una placa board. A la derecha se proporciona el esquema para realizar el montaje sobre el entrenador Universal Trainer.

TEMA 1: 2 - 12


TEMA 1: 2 - 13

Figura 2-29. Circuitos para la comprobación de la función lógica EOR


Figura 2-30. Montaje práctico para el análisis de la función EOR


E0 E1 S2 0 0 0 1 1 0 1 1

Figura 2-31. Tabla y diagrama de tiempos de la función NOR

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias 2.4.9 Teoremas de Morgan (1º) Los teoremas de Morgan se emplean para transformar sumas en productos o viceversa y pueden llegar a tener una gran importancia dado que todas las operaciones lógicas se pueden resolver con un mismo tipo de puerta. “La inversa de una suma lógica de dos o mas variables de entrada, equivale al producto lógico de los inversos de dichas variables” 1010 EEEE •=+ La siguiente tabla de la verdad trata de demostrar lo dicho por el 1er. Teorema de Morgan. 0E 1E 0E 1E 10 EE + 10 EE + 10 EE •

0 0 1 1 0 1 1 0 1 1 0 1 0 0 1 0 0 1 1 0 0 1 1 0 0 1 0 0

a) Función NOT: 000 EEE =+

Montar el circuito de la figura 2-32 y completar la tabla de la verdad.

E0 S0 0 1

Figura 2-32. Función NOT

b) Función suma negada: 1010 EEEE •=+ Montar el circuito de la figura 2-33 y completar la tabla de la verdad.

E0 E1 S0 0 0 0 1 1 0 1 1

Figura 2-33. Suma negada

c) Función suma: 1010 EEEE +=+ Montar el circuito de la figura 2-34 y completar la tabla de la verdad.

E0 E1 S0 0 0 0 1 1 0 1 1

Figura 2-34. Suma

TEMA 1: 2 - 14

TEMA 1: Electrónica Digital, introducción Práctica 2: C. Integrados y puertas lógicas binarias d) Función producto: 1010 EEEE •=+ Montar el circuito de la figura 2-35 y completar la tabla de la verdad.

E0 E1 S0 0 0 0 1 1 0 1 1

Figura 2-35. Producto

2.4.10 Teoremas de Morgan (2º) “ La inversa de un producto lógico de dos o mas variables de entrada, equivale a la suma lógica de las inversas de dichas variables”

1010 EEEE +=• Su demostración viene dada en la siguiente tabla:

a) Función NOT: 000 EEE =•

Montar el circuito de la figura 2-36 y completar la tabla de la verdad.

0E 1E 0E 1E 10 EE • 10 EE • 10 EE + 0 0 1 1 0 1 1 0 1 1 0 0 1 1 1 0 0 1 0 1 1 1 1 0 0 1 0 0

E0 S0 0 1

Figura 2-36. Función NOT

b) Función producto negado: 1010 EEEE +=• Montar el circuito de la figura 2-37 y completar la tabla de la verdad.

E0 E1 S0 0 0 0 1 1 0 1 1

Figura 2-37. Producto negado

TEMA 1: 2 - 15


c) Función Producto: 1010 EEEE •=• Montar el circuito de la figura 2-38 y completar la tabla de la verdad.

E0 E1 S0 0 0 0 1 1 0 1 1

Figura 2-38. Producto

d) Función suma: 1010 EEEE +=• Montar el circuito de la figura 2-39 y completar la tabla de la verdad.

E0 E1 S0

0 0 0 1 1 0 1 1

Figura 2-39. Suma

TEMA 1: 2 - 16

TEMA 1: Electrónica Digital, introducción Práctica 3: Familias lógicas 3.1 OBJETIVOS Presentar una idea general de las diferentes familias lógicas en que se agrupan los diferentes circuitos integrados existentes, presentando las ventajas e inconvenientes de algunas de ellas. 3.2 FUNDAMENTOS TEÓRICOS Se puede decir de forma resumida que, una “Familia” de circuitos integrados está compuesta de múltiples dispositivos que integran funciones lógicas diferentes pero que sin embargo comparten una serie de características comunes como son la velocidad, tensión de alimentación, consumo, etc.. En la actualidad estos dispositivos se dividen en dos grandes categorías: MOS y Bipolares que, a su vez, se pueden dividir en varios grupos o sub familias. La diferencia fundamental se encuentra en su estructura interna y en el tipo de transistores con los que están construidas las funciones lógicas y que les confiere unas determinadas características. En la familia MOS todas las funciones lógicas se desarrollan en torno a transistores MOSFET entre los que prevalecen los MOS complementarios o CMOS. En la familia TTL se emplean transistores del tipo NPN o PNP. 3.2.1 La familia CMOS Necesitan muy poca corriente para su funcionamiento, su consumo es por tanto muy reducido. Prácticamente sólo hay consumo en los momentos de transición de un estado lógico al opuesto. Las entradas de los dispositivos siempre están en estado de alta impedancia, comportándose como resistencias de valor muy elevado (de ahí su reducido consumo). Tienen un buen margen de inmunidad al ruido. Normalmente una interferencia que se superponga por encima de 1V a una señal de entrada, no causa una falsa lectura del nivel lógico. Las entradas de los dispositivos CMOS no deben dejarse nunca abiertas (“al aire”), sin conexión porque su estado lógico es indefinido. La serie 4000 es la familia mas popular de los dispositivos CMOS. Pueden funcionar con tensiones de alimentación elevadas de hasta 15V. Sin embargo son mas lentos en las velocidades de transición de un nivel lógico al opuesto, lo que les impide trabajar en aplicaciones que requieran gran velocidad de conmutación. También son sensibles a cargas electrostáticas y pueden estropearse durante su manipulación. 3.2.2 La familia TTL Es probablemente la familia con mayor grado de desarrollo y en la que podemos encontrarnos con cerca del millar de dispositivos diferentes. Está desarrollada e introducida inicialmente por el fabricante Texas Instruments y fácilmente reconocible porque el código o nomenclatura de todos sus miembros empiezan por 74xxxxx (54xxxxx para los de rango ampliado de temperatura). Un primer inconveniente de la familia TTL es su baja inmunidad al ruido. La tensión de umbral del nivel lógico “0” está muy próxima a los 0V de masa. Una débil interferencia puede ser suficiente para causar una interpretación errónea de la señal lógica de entrada. A diferencia de los CMOS, las entradas de los dispositivos TTL consumen corriente. En la práctica, un nivel lógico “0” absorbe corriente desde masa hacia el positivo de alimentación. Los dispositivos TTL tienen por tanto un mayor consumo. Trabajan con una única tensión de alimentación de 5V. Una entrada de un dispositivos TTL, si se deja abierta sin conexión, es interpretada como nivel lógico “1”, aunque es conveniente conectarla a la alimentación mediante una resistencia para eliminar posibles señales no deseadas. Al ser una familia muy desarrollada han aparecido, con el tiempo, diferentes grupos o variantes de la misma denominadas sub familias. Entre las mas importantes cabe destacar las siguientes: 74Sxxx Ofrecen una mayor velocidad de trabajo a costa de un mayor consumo. 74LSxxx Mayor velocidad pero un consumo unas cuatro veces inferior al TTL estándar

TEMA 1: 3 - 1

TEMA 1: Electrónica Digital, introducción Práctica 3: Familias lógicas 74HCTxxx Es una de las que mas prespectivas de futuro tiene. Combina las ventajas propias de la familia TTL con las de la

familia CMOS. Se consiguen dispositivos rápidos, de bajo consumo y una notable inmunidad al ruido. Como las mayor parte de dispositivos integrados que se van a emplear son de la familia TTL o cualquiera de sus sub familias, especialmente la HCT, vamos a aprovechar en esta práctica para realizar una serie de circuitos experimentales de carácter didáctico con dispositivos de la familia CMOS. 3.3 MATERIALES NECESARIOS 2 diodos leds rojos de 5 mm (En el Universal Trainer) 2 resistencias de 1K Ω 1 resistencia de 2K2 Ω 2 resistencias de 10K Ω 2 resistencias de 1M Ω 1 resistencia ajustable de 100k Ω (En el Universal Trainer) 2 condensadores de 1µF 1 condensador de 100µF 1 condensador de 1000µF 1 transistor BC547 1 C.I. CD4011 1 C.I. 74HCT14 1 C.I. 74HCT126 Cables de conexión Placa Protoboard para el montaje rápido sin soldaduras Fuente de alimentación de +5Vcc o pila de 4,5V Entrenador Universal Trainer o similar (Opcional) 3.4 DESARROLLO DE LA PRACTICA Los circuitos experimentales que se van proponer, están realizados con el dispositivo CD4011, de la familia CMOS. Este dispone de 4 puertas NAND de dos entradas y su distribución de patillas se muestra en la figura 3-1.

Figura 3-1. El dispositivo CD4011

3.4.1 Disparo por tacto Se trata de un circuito capaz de disparar una señal de salida cada vez que dos conductores se unen a través de la resistencia del cuerpo humano. La figura 3-2 muestra el esquema teórico y el montaje práctico del mismo.

TEMA 1: 3 - 2

TEMA 1: Electrónica Digital, introducción Práctica 3: Familias lógicas

TEMA 1: 3 - 3

Figura 3.2 Circuito de disparo por tacto En primer lugar hacemos notar que el circuito se alimenta con 9VDC. Ello es posible gracias al amplio rango de alimentación que permiten los dispositivos CMOS de la familia 40XXX.

Esta práctica nos muestra la posibilidad de construir pulsadores táctiles sin contactos metálicos que se pueden emplear en diferentes circuitos de activación/desactivación. En situación de reposo, sin cerrar los contactos, la resistencia R1 garantiza que las entradas de U1A quedan a nivel “1”. En estas condiciones el led de salida S0 queda apagado. Cuando se cierran los contactos del sensor, las entradas de U1A quedan a “0”, por lo que la salida S0 se activa. Los contactos pueden ser dos electrodos de metal que se sitúan muy próximos entre si. En el ejemplo pueden ser dos simples trozos de cables pelados en sus extremos. Un trozo se conecta en GND y el otro con las patillas de entrada 1 y 2. Cuando ambos trozos se tocan con, por ejemplo un dedo, la propia humedad de la piel hacen que se cierren los contactos, dando lugar al disparo del circuito. 3.4.2 Temporizador El circuito mostrado en la figura 3-3 consiste en un temporizador que gobierna el encendido temporizado de dos salidas.


TEMA 1: 3 - 4

Figura 3-3. Circuito temporizador

Cuando se conecta la tensión de alimentación se supone que C1 está descargado y las entradas de U1A a nivel “0”. La salida S0 está por tanto activada. En estas condiciones la salida de U1B queda a “0”, lo que evita que C2 se cargue. El doble inversor formado por U1C y U1D mantienen desactivada la salida S1. Tras la situación inicial, C1 comienza a cargarse a través de R1. En un momento dado la salida U1A pasará a nivel “0” y la salida S0 se desconecta. La salida de U1B se pone a “1” lo que permite iniciar la carga de C2 a través de R3. Cuando se alcanza un nivel de carga suficiente, la salida U1D pasa a “1” lo que origina el encendido de S1. Esta situación se mantiene estable. Si, mediante un cable, se cortocircuita C1, éste se descarga rápidamente y la salida S0 vuelve a activarse, la salida U1B pasa a “0”, C2 se descarga y S1 termina desactivándose. Se vuelve a la situación inicial y el ciclo se repite. El tiempo que S0 se mantiene activada viene determinado por el tiempo que tarda en cargarse C1 a través de R1 y se calcula mediante: t(s) = R(Ω) * C(µF). El tiempo que tarda en activarse S1 depende del tiempo que tarda en cargarse C2 a través de R2 y se calcula mediante: t(s) = R(Ω) * C(µF). 3.4.3 Comprobador de baterías El esquema teórico se muestra en la figura 3-4.


TEMA 1: 3 - 5

Figura 3-4. Esquema teórico del circuito comprobador de baterías Se trata de un circuito experimental que detecta el nivel de tensión de una pila. Si dicho nivel de tensión es aceptable, la salida S0 se mantiene activada. En caso contrario se produce una intermitencia de dicha salida. El circuito se divide en dos secciones bien diferenciadas. Por un lado las resistencias R1, R2, el potenciómetro P1 y el transistor Q1 se encargan de medir la tensión de la pila bajo prueba. Si esta está en buenas condiciones en bornes de R1 habrá la tensión suficiente para polarizar el transistor Q1. Este conduce a saturación y en su colector queda una tensión próxima a los 0V (nivel “0”). Si por el contrario la pila está baja de tensión el transistor no llega a polarizarse y se bloque. La tensión en su colector sube al máximo (nivel “1”). El potenciómetro P1 permite ajustar la sensibilidad o el umbral de disparo del transistor. Por otra parte las puertas U1A, U1B y U1C forman un circuito multivibrador controlado. Proporciona una señal de onda cuadrada la salida de U1C que hará parpadear a S0. La frecuencia se determina por el producto de C1 y R5. El control del oscilador se realiza mediante la patilla 2 de U1A. Si está a “0” el multivibrador queda bloqueado y la salida S0 permanece a nivel “1” constante. Esto ocurre cuando el transistor Q1 conduce debido al buen estado de la pila. Si por el contrario Q1 se bloquea, la patilla 2 de U1A queda a “1”. En este momento el multivibrador se pone en marcha y la salida S0 parpadea, indicando el mal estado de la pila. La fotografía de la figura 3-5 muestra el montaje práctico realizado sobre el entrenador Universal Trainer. Su empleo supone varias ventajas:

Dispone de una alimentación variable que permite ajustar los 9 VDC necesarios para alimentar al circuito. Dispone del led S0 de salida con toda su circuitería asociada. Basta con conectarlo simplemente a la

salida del circuito bajo prueba. También dispone del potenciómetro de P1 de 100K que permite ajustar la sensibilidad del circuito. De esta

manera no es necesario colocarlo sobre la board de montaje.


TEMA 1: 3 - 6

Figura 3-5. Montaje práctico del comprobador de baterías sobre el

Universal Trainer

3.4.4 Otros tipos de puertas; Puertas Schmitt-Trigger Este tipo de puertas reaccionan y cumplen con su función lógica cuando la señal presente en las entradas alcanzan un valor de tensión suficiente. Dicha tensión es conocida como “tensión de disparo”. Cuando la señal de entrada supera un valor mínimo VT+, se considera que dicha entrada está a nivel “1”. Cuando disminuye por debajo de un valor VT- se considera que está a nivel “0”. Es posible por tanto dar forma a aquellas señales que, por el motivo que sea, llegan deformadas o atenuadas a las entradas de estas puertas Trigger. Se comercializan diferentes funciones lógicas con función Trigger, pero la mas empleada es la función inversora. La figura 3-6 muestra el encapsulado y el símbolo del dispositivo 74HCT14 que contiene 6 inversores Schmitt –Trigger.

Figura 3-6 Función NOT Schmitt-Trigger del dispositivo 74HCT14

La figura 3-7 muestra la respuesta de la función NOT Scmitt-Trigger a una señal de entrada deformada y/o atenuada. Se observa una salida perfectamente conformada.

Figura 3-7. Respuesta de la función NOT Shmitt-Trigger La figura 3-8 muestra el esquema teórico y práctico de un montaje basado en el dispositivo 74HCT14, consistente en un multivibrador.


TEMA 1: 3 - 7

Figura 3-8. Circuito multivibrador Su funcionamiento se basa en el efecto de carga y descarga del condensador C1. En efecto, el condensador empieza a cargarse a través de R1. Cuando alcanza la tensión (VT+) del disparo la salida de U1A cambia de estado y pasa a “0”. En estas condiciones el condensador tiende a descargarse. Cuando alcanza un valor por debajo de la tensión de disparo (VT-) la salida de U1A vuelve a cambiar de estado pasando ahora a nivel “1”. U1B actúa como un simple inversor que da salida a S0. El proceso se repite de forma constante. La frecuencia de salida se calcula según:

CRF

*1

= Valores R1-

C1 Frecuenc

ia Teórica

Frecuencia Medida

1MΩ - 1000µF 1KΩ - 100µF

1KΩ - 1µF 10kΩ - 1µF

donde F= Herzios, R= Ohmios y C=Faradios.

Se propone variar los valores de R1 y C1. Calcular los valores teóricos de la frecuencia de salida para cada valor. Con ayuda de un osciloscopio o frecuencímetro anotar el valor práctico correspondiente. Completar la siguiente tabla: 3.4.5 Otros tipos de puertas; Puertas de tres estados

Algunos dispositivos integrados contienen funciones lógicas con la posibilidad de que sus salidas queden desconectadas eléctricamente respecto al resto del circuito. Se dice que la salida de esa función está en estado de alta impedancia (Z), eléctricamente aislada. El gobierno de ese tercer estado (Z) se realiza mediante una señal de control adicional que posee la función lógica en cuestión y que permite que la salida se activa o desactive. La figura 3-9 muestra el diagrama de conexiones del dispositivo 74HCT126 así como su correspondiente tabla de la verdad. Se trata de un dispositivo muy utilizado. En realidad no responde a ninguna función lógica y la información presente en una entrada se ve reflejada en su correspondiente salida siempre y cuando esté debidamente activada mediante la señal de control. Figura 3-9. El dispositivo 74HCT126 Los sistemas tri-estado, debidamente controlados, permiten canalizar información digital procedente de diversas fuentes a un único destino, evitando los problemas eléctricos y cortocircuitos que de ello pudiera derivarse. Ver la figura 3-10. En ella se aprecia un circuito que dispone de tres entradas diferentes de información, E0, E1 y E2, que se canalizan sobre una


TEMA 1: 3 - 8

única salida a través de sendas puertas tri-estado del modelo 74HCT126. En esa salida únicamente aparecerá la información procedente de aquella puerta que en ese momento esté activada mediante su correspondiente señal de control C0, C1 y C2. Se debe indicar que sólo puede haber una puerta activa cada vez. En caso contrario en la salida se produciría un cortocircuito eléctrico como resultado de juntarse la información procedente de dos o mas entradas. La tabla de la verdad resume el funcionamiento del circuito.

C2 C1 C0 SALIDA 0 0 0 Alta impedancia (Z) 0 0 1 E0 0 1 0 E1 1 0 0 E2 1 1 X Prohibido 1 X 1 Prohibido X 1 1 Prohibido 1 1 1 Prohibido

Figura 3-10. Distribución de tres entradas en una única salida.

La figura 3-11 presenta el esquema teórico y práctico de un circuito que permite comprobar la una aplicación de las

puertas de tres estados.

Figura 3-11. Aplicación de las puertas trie-estado

TEMA 1: Electrónica Digital, introducción Práctica 3: Familias lógicas El ejemplo consiste en dos circuitos multivibradores idénticos, similares al empleado en la práctica anterior, pero que generan frecuencias diferentes. Las salidas de ambos multivibradores se aplican a las entradas de dos puertas tri-estados cuyas salidas están unidas y conectadas a la salida común S0. Cuando se aplica nivel “1” por E0 (y sólo por E0) se activa la puerta tri-estado U2A y la salida S0 parpadea a la frecuencia que genera el multivibrador formado por U1A y U1B. La salida de U2B queda en alta impedancia. Si se activa mediante E1 (y sólo E1) el control de U2B, la salida S0 refleja la frecuencia que proporciona el multivibrador formado por U1E y U1F. La salida U2A es la que ahora permanece en alta impedancia.

Si se activaran ambas señales de control E0 y E1 (no hacerlo) la frecuencia de salida de ambos multivibradores convergerían en el salida común S0 al estar los tri-estados U2A y U2B activados simultáneamente. Esto puede provocar cortocircuitos ya que cuando un multivibrador está a “0” puede coincidir con que el otro esté a “1”. La fotografía de la figura 3-12 muestra el montaje práctico de este ejemplo , montado sobre el entrenador Universal Trainer”.

Figura 3-12. Montaje práctico sobre el Universal Trainer

TEMA 1: 3 - 9


TEMA 1: 3 - 10

TEMA 2:Circuitos combinacionales

TEMA 2: Circuitos combinacionales Práctica 1: Decodificadores / Selectores Decodificador selector de 2 x 4 Decodificador selector integrado de 2 x 4 74HCT139 Decodificador selector de BCD a decimal Práctica 2: Decodificador BCD a 7 segmentos Comprobación del display de 7 segmentos Empleando el decodificador BCD a 7 segmentos Práctica 3: Multiplexores / Demultiplexores Multiplexor de 2 a 1 Cuádruple multiplexor de 2 a 1 integrado Multiplexores / Demultiplexores analógicos

TEMA 2

TEMA 2: Circuitos Combinacionales Práctica 1: Decodificadores / Selectores 1.1 OBJETIVOS Conocer el funcionamiento de los circuitos decodificadores empleados en múltiples dispositivos o circuitos digitales. 1.2 FUNDAMENTOS TEÓRICOS Son circuitos de carácter combinacional cuyo funcionamiento se puede resumir mediante la siguiente definición: “Circuito que recibe por sus entradas información binaria codificada y presenta a su salida información binaria sin codificar” Efectivamente, siguiendo los procedimientos típicos en el diseño digital, podemos obtener un circuito decodificador a media de nuestras necesidades. Se diseña la tabla de la verdad en la que se relacionan los diferentes códigos de entrada con las salidas que se desean activar. Se desarrollan las ecuaciones lógicas oportunas y se obtiene el esquema electrónico correspondiente. Una mención especial tienen los llamados “Decodificadores / Selectores”. A partir de un código binario de entrada, se activa una y sólo una de sus múltiples salidas. Podemos encontrarnos con decodificadores de BCD a decimal, de 2 x 4, de 3 x 8, etc. 1.3 MATERIALES NECESARIOS 1 C.I. 74HCT04 (6 funciones NOT) 1 C.I. 74HCT00 (4 funciones NAND) 1 C.I. 74HCT139 (doble decodificador de 2 x 4) 1 C.I. 74HCT42 (decodificador BCD a decimal) Cables de conexión F.Alimentación de 5VCC o pila de 4.5V Placa protoboard para el montaje rápido sin soldadura Interruptores (4) y leds (8) para la comprobación Entrenador Universal Trainer o similar (opcional) 1.4 DESARROLLO DE LA PRACTICA 1.4.1 Decodificador selector de 2 x 4 construido con puertas convencionales

El esquema de la figura 1-1 responde a un decodificador de 2 x 4. Por cada una de las cuatro combinaciones de entrada posibles, se activa una y sólo una de sus cuatro salidas. Es muy frecuente emplear lógica negativa. Esto significa que, cuando se habla de activar una salida, ésta se pone a nivel lógico “0”. Si se desactiva es porque se queda a nivel lógico “1”. Las ecuaciones para cada una de las cuatro salidas son las siguientes:

BAS ⋅=0

BAS ⋅=1

BAS ⋅=2

BAS ⋅=3

Figura 1-1. Decodificador / Selector de 2 x 4

TEMA 2: 1 - 1

TEMA 2: Circuitos Combinacionales Práctica 1: Decodificadores / Selectores Montar el circuito del esquema anterior. No olvidar que, aunque en el esquema no se representan, es necesario alimentar debidamente los circuitos integrados empleados. En este caso +5Vcc se aplica por la patilla 14 y GND por la 7. La figura 1-2 nos muestra el montaje práctico correspondiente.

Figura 1-2. Montaje práctico del decodificador de 2 x 4

ENTRADAS SALIDAS

E1 E0 S3 S2 S1 S0 0 0 0 1 1 0 1 1

Completar la siguiente tabla de la verdad: 1.4.2 Decodificador selector integrado de 2 x 4 74HCT139 Contiene en su interior dos decodificadores completos de 2 x4 cada uno y totalmente independientes entre sí. Su distribución de patillas se muestra en la figura 1-3 junto con una descripción de las mismas.

NOMBRE Nº PIN DESCRIPCION 1G 1 Entrada de habilitación para el decodificador

1. Si vale “1” las salidas quedan desconectadas.

1 A, 1 B 2, 3 Entradas del decodificador 1. 1Y0, 1Y1, 1Y2, 1Y3 4,5,6 y 7 Salidas activas por nivel “0” correspondientes

al decodificador 1 GND, VCC 8 y 16 Entradas de alimentación a +5Vcc

2G 15 Entrada de habilitación para el decodificador 2. Si vale “1” las salidas quedan desconectadas.

2 A, 2 B 14 y 13 Entradas del decodificador 2. Figura 1-3. El dispositivo 2Y0, 2Y1, 2Y2 y 2Y3

12, 11, 10 y 9 Salidas activas por nivel “0” correspondientes al decodificador 2 74HCT139

El esquema de la figura 1-4muestra el circuito necesario para comprobar uno de los dos decodificadores contenidos en el dispositivo 74HCT139.

Figura 1-4. Evaluación del dispositivo 74HCT139

TEMA 2: 1 - 2

TEMA 2: Circuitos Combinacionales Práctica 1: Decodificadores / Selectores Completar el diagrama de tiempos de la figura 1-5 y la tabla de la verdad que lo acompaña.

ENTRADAS SALIDAS E2 E1 E0 S0 S1 S2 S3 0 0 0 0 0 1 0 1 0 0 1 1 1 X X

La fotografía de la figura 1-6 muestra el aspecto práctico del montaje realizado sobre el entrenador Universal Trainer.

1.4.3 Decodificador selector integrado de BCD a decimal

Se trata del dispositivo 74HCT42 cuyo encapsulado y símbolo se muestra en la figura 1-7. Dispone de 4 entradas por las que se introduce un código binario BCD entre 0 y 9. Se activa una única salida, la que coincida con el código de entrada.

Figura 1-5. Diagrama de tiempos

Figura 1-6. Montaje práctico del decodificador integrado de 2 x 4

Figura 1-7. Decodificador selector de BCD a decimal

TEMA 2: 1 - 3

TEMA 2: Circuitos Combinacionales Práctica 1: Decodificadores / Selectores La siguiente tabla de la verdad define la relación entre los códigos de entrada y la salidas, que son activas por nivel “0”. ENTRADAS SALIDAS

A3 A2 A1 A0 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 1 0 1 1 1 1 1 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 1

1 1 1 1 1 1

1 0 0 0 1 0 1 1

1 1 1 1 1 1 1 0 0 1 0 1 1 1

1 1 1 1 1 1

1 0 1 0 1 1 1 1

1 1 1 1 1 1 1 0 1 1 1 1 1 1

1 1 1 1 1 1

1 1 0 0 1 1 1 1

1 1 1 1 1 1 1 1 0 1 1 1 1 1

1 1 1 1 1 1

1 1 1 0 1 1 1 1

1 1 1 1 1 1 1 1 1 1 1 1 1 1

La figura 1-8 muestra el esquema teórico para la comprobación del decodificador selector integrado en el dispositivo 74HCT42. El montaje se puede realizar sobre una board dotada de 4 interruptores y 10 leds de salida. También se puede realizar sobre el entrenador Universal Trainer. En este caso sólo se cuenta con 8 leds de salida por lo que habrá que añadir otros 2.

Figura 1-8. Esquema para la comprobación del decodificador BCD a decimal

1 1 1 1 1 1

E01 2

E11 2

E21 2

E31 2

S8

.

S9

.

S7

.

S4

.

S5

.

S6

.

U1

74HCT42

123456791011

12131415

Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9

A3A2A1A0

S2

.

S0

.

S3.

S1

.

TEMA 2: 1 - 4

TEMA 2: Circuitos Combinacionales Práctica 2: Decodificador BCD a 7 segmentos 2.1 OBJETIVOS Por un lado se trata de analizar el funcionamiento y control de los displays numéricos de 7 segmentos formados por diodos luminosos de tipo led. También se va a emplear un decodificador BCD 7 segmentos para el control directo de estos displays a partir de una valor binario BCD. 2.2 FUNDAMENTOS TEORICOS BASICOS 2.2.1 El Display de 7 segmentos Este tipo de display consisten básicamente en un conjunto de diodos tipo led estratégicamente colocados y en forma de rayas o segmentos. A dichos segmentos se les denomina a, b, c, d, e, f, g y dp (punto decimal). Según qué leds se iluminen se consigue formar cualquier dígito numérico.

Anodo común Cátodo común

a

f

e

g

d

b

c

dp

a

f

e

g

d

b

c

dp

Los hay de dos tipos: ánodo común y cátodo común, tal y como muestra la figura 2-1. Figura 2-1. Displays numéricos

de ánodo y cátodo común

En los display del tipo de ánodo común, todos los ánodos de los leds o segmentos están unidos internamente a una patilla común que debe ser conectada a potencial positivo (nivel “1”). El encendido de cada segmento individual, se realiza aplicando potencial negativo (nivel “0”) por la patilla correspondiente. En los del tipo de cátodo común, todos los cátodos de los leds o segmentos están unidos internamente a una patilla común que debe ser conectada a potencial negativo (nivel “0”). El encendido de cada segmento individual, se realiza aplicando potencial positivo (nivel “1”) por la patilla correspondiente. Es muy frecuente conectar a cada uno de los segmentos con una resistencia de absorción que limite el paso de corriente hacia los mismos. Los displays empleados en las prácticas propuestas son de ánodo común modelos SA43-11HWA o equivalentes, al igual que los empleados en el entrenador Universal Trainer. 2.2..2 El Decodificador BCD 7 segmentos

Un decodificador BCD a 7 segmentos esta expresamente diseñado para controlar este tipo de displays. Recibe a su entrada el código binario BCD que representa el número a visualizar. A su salida el decodificador responde activando los segmentos necesarios, de forma que dicho número se vea iluminado. De la misma forma que existen displays de ánodo común y de cátodo común, también existen decodificadores para ambos tipos de displays. Un decodificador para displays de ánodo común tiene sus salidas activas mediante nivel “0”, dado que a de controlar los cátodos de los segmentos. Por el contrario, un decodificador para displays de cátodo común, tiene sus salidas activas por nivel lógico “1”, dado que ha de gobernar los ánodos de los segmentos de dicho display. El dispositivo integrado SN74LS47 consiste en un decodificador BCD a 7 segmentos cuyas salidas son activas por nivel “0”, es decir, para displays de ánodo común. En la figura 2-2 se presenta el encapsulado del mismo con la distribución de patillas.

TEMA 2: 2 - 1

TEMA 2: Circuitos Combinacionales Práctica 2: Decodificador BCD a 7 segmentos

2.3 MATERIALES NECESARIOS 1 pack de 8 resistencias de 330Ω 1 C.I. 74LS47 (Decodificador BCD a 7 segmentos) 1 Display SA43-11HWA de ánodo común Cables de conexión F.Alimentación de 5Vcc o pila de 4.5V Placa protoboard para el montaje rápido sin soldadura. Interruptores (8) Entrenador Universal Trainer o similar (opcional) 2.4 DESARROLLO DE LA PRACTICA 2.4.1 Comprobación del display de 7 segmentos El esquema de la figura 2-3 muestra el conexionado básico. Unos simples interruptores sirven para activar individualmente cada uno de los segmentos del display. Como éste es de ánodo común, los interruptores deben introducir nivel lógico “0” para que se iluminen. Las resistencias de absorción de 330Ω evitan que los segmentos reciban una tensión superior a la que necesitan, evitando así que se quemen.

NOMBRE Nº PIN DESCRIPCION B, C, D, A

1, 2, 6, 7 Entradas por las que se aplica el código binario BCD del número que se desa visualizar.

e, d, c, b, a, g, f

9, 10, 11, 12, 13, 14, y 15

Son las salidas que se conectan a los 7 segmentos del display. Son activas por nivel “0” por lo que se debe emplear junto con displays de ánodo común.

GND, Vcc

8, 16 Entradas para la alimentación del dispositivo. GND se conecta a tierra y Vcc a +5V

LT 3 Entrada “Lamp Test”. Cuando se activa mediante nivel “0”, se activan todas las salidas de los segmentos, por lo que estos se deben iluminar al margen de las entradas BCD.

RBI 5 Entrada que cuando se activa a nivel “0” y el código BCD de entrada se corresponde con el del dígito 0 (0000), el display se desconecta. Por tanto el número 0 no se visualiza. A cambio la salida BI/RBO se activa poniéndose a nivel “0”.

BI/RBO 4 Se pone a “0” cuando la entrada RBI está activada y el código BCD de entrada coincide con el del dígito 0 (0000).

Figura 2-2. El decodificador BCD a 7 segmentos 74LS47

+5Vcc

abcdefg

dp

AC

SA43-11HWA

11310872119

14 8 x 330

1 162 153 144 135 126 117 108 9

E31 2

E41 2

E51 2

E61 2

E71 2

E21 2

E11 2

E01 2

Figura 2-3. Comprobación del display

TEMA 2: 2 - 2

TEMA 2: Circuitos Combinacionales Práctica 2: Decodificador BCD a 7 segmentos La fotografía de la figura 2-4 muestra el montaje anterior realizado sobre el entrenador Universal Trainer. Dicho entrenador dispone de tres displays de ánodo común modelo SA43-11HWA de los cuales se emplea el primero de ellos. También posee 10 interruptores lógicos, ocho de los cuales se emplean para gobernar cada segmento del display.

Figura 2-4. Montaje sobre el entrenador Universal Trainer

Se sugiere completar la siguiente tabla indicando qué segmentos deben activarse para representar cualquier dígito decimal del 0 al 9. Verificar esa tabla aplicando mediante los interruptores los niveles lógicos apropiados. Se recuerda que estamos trabajando con un diaplay de ánodo común en el que para activar los segmentos es necesario aplicar nivel lógico “0” a cada uno de ellos.

SEGMENTOS DIGITO E0=a E1=b E2=c E3=d E4=e E5=f E6=g E7=dp

0 1 2 3 4 5 6 7 8 9

Los 7 segmentos son displays eminentemente numéricos, pueden visualizar cualquier dígito del 0 al 9. A pesar de ello también pueden representar algunos caracteres alfabéticos. Todo depende de qué segmentos se iluminen. En la siguiente tabla de la verdad se pide indicar qué segmentos deben activarse para representar algunos de esos caracteres, bien sea en mayúsculas o en minúsculas. Algunos de ellos serán imposibles de representar sobre un display de este tipo.

TEMA 2: 2 - 3

TEMA 2: Circuitos Combinacionales Práctica 2: Decodificador BCD a 7 segmentos 2.4.2 Empleando el decodificador BCD a 7 segmentos

SEGMENTOS DIGITO E0=a E1=b E2=c E3=d E4=e E5=f E6=g E7=dp

A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mediante su empleo el control del display para visualizar cualquier dígito decimal se simplifica notablemente. Basta con introducir el código binario BCD del número que se desea. El decodificador se encarga de activar los segmentos oportunos para la correspondiente visualización. El esquema de la figura 2-5 muestra el circuito necesario para comprobar el funcionamiento del decodificador BCD a 7 segmentos modelo 74LS47.

Figura 2-5. Decodificador BCD a 7 segmentos

+5Vcc

abcdefg

dp

AC

SA43-11HWA

11310872119

14 8 x 330

1 162 153 144 135 126 117 108 9

U1

74LS47

131211109

1514

354

7126

abcdefg

LTRBI

BI/RB0

ABCD

E11 2

E21 2

E31 2

E01 2

E91 2

Mediante los interruptores E3-E0 se introducen los valores BCD correspondientes a los dígitos del 0 al 9. Se sugiere completar la siguiente tabla indicando qué segmentos se iluminan para cada caso.

TEMA 2: 2 - 4


ENTRADA BCD SALIDAS A SEGMENTOS DIGITO E3 E2 E1 E0 a b c d e f g

0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1

Cuando se introducen valores binarios de entrada por encima del 9 (1001), el decodificador responde visualizando una serie de símbolos predefinidos. Estos pueden variar de un modelo de dispositivo a otro. En la siguiente tabla se trata de indicar qué segmentos se activan y a qué símbolo corresponde.

ENTRADA BCD SALIDAS A SEGMENTOS SIMBOLO E3 E2 E1 E0 a b c

d e f g

1 0 1 0

1 0 1 1

1 1 0 0

1 1 0 1 Mediante el interruptor E9 se controla la señal LT. Cuando ésta se activa ( a nivel “0”), el decodificador activa todos los segmentos. El display visualiza el dígito 8 y con ello se comprueba que todos sus segmentos funcionan correctamente.

1 1 1 0 1 1 1 1

TEMA 2: 2 - 5


TEMA 2: 2 - 6

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores 3.1 OBJETIVOS Mostrar el funcionamiento de este tipo de circuitos que hacen las veces de conmutadores electrónicos capaces de distribuir información procedente de diferentes lugares sobre un único canal, como es el caso de los multiplexores, o bien , información que llega por un canal distribuirla a diferentes lugares, caso de los demultiplexores. 3.2 FUNDAMENTOS TEORICOS

Por definición un multiplexor es un circuito capaz de canalizar información digital o analógica procedente de múltiples entradas sobre una única salida en un instante determinado. Nos podemos encontrar con diversas configuraciones: multiplexores de 2 entradas a 1 salida, de 4 a 1, de 8 a 1, etc. Unas señales de control se encargan de seleccionar qué entrada es la que se desea obtener por la salida. Un multiplexor de 2 a 1 tendrá una única señal de control, un multiplexor de 4 a 1 tiene dos señales de control, uno de 8 a 1 tendrá 3, y así sucesivamente.

El caso de los demultiplexores es justo el contrario. Se trata de distribuir la información presente en una única entrada,

sobre diferentes salidas. También los podemos encontrar de una entrada a dos salidas, de 1 a 4, de 1 a 8, etc.. Igualmente disponen de las señales de control necesarias para poder seleccio0nar sobre qué salida queremos canalizar la información de entrada.

La figura 3-1 muestra el equivalente eléctrico de dos

multiplexores de 2 y 4 entradas y otros tantos demultiplexores de 2 y 4 salidas. Figura 3-1. Multiplexores y demultiplexores 3.3 MATERIALES NECESARIOS 2 Resistencias de 330Ω 1 C.I. 74HCT04 (6 inversores) 1 C.I. 74HCT08 (4 puertas AND) 1 C.I. 74HCT32 (4 puertas OR) 1 C.I. 74HCT157 (cuádruple multiplexor de 2 a 1) 1 C.I. 74LS47 (decodificador BCD a 7 segmentos) 1 C.I. 74HCT4052 (doble multiplexor/demultiplexor analógico de 4 x 1) 2 display de ánodo común SA43-11HWA Cables de conexión F.Alimentación de 5Vcc o pila de 4.5V Placa protoboard para el montaje rápido sin soldaduras Interruptores (9) y leds (1) Generador lógico de onda cuadrada Entrenador Universal Trainer o similar (Opcional) 3.4 DESARROLLO DE LA PRACTICA 3.4.1 Multiplexor de 2 a 1 construido con puertas convencionales El esquema de la figura 3-2 muestra un multiplexor de 2 a 1 construido a base de puertas convencionales: NOT, AND y OR. Se recuerda que, aunque en el esquema no está representado, es imprescindible alimentar a cada C.Integrado

TEMA 2: 3 - 1

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores individualmente. En el caso de los dispositivos empleados, la tensión de +5Vcc se introduce por las patillas 14 y GND por las patillas 7.

U1A

74HCT04

1 2

U2A

74HCT08

1

23

U2B

74HCT08

4

56

U3A

74HCT32

1

23

E91 2

E01 2

E11 2

S0

.

Control

Entrada 0

Entrada 1

Figura 3-2. Multiplexor de 2 a 1

Los conmutadores E0 y E1 actúan como canales de entrada de información. El conmutador de control E9 permite seleccionar una de las dos entradas. El estado lógico de la entrada seleccionada se visualiza sobre el led de salida S0. El estado de la entrada no seleccionada es irrelevante. Completar el diagrama de tiempos de la figura 3-3 así como la correspondiente tabla de la verdad que define el funcionamiento del multiplexor de 2 x 1.

3.4.2 Quádruple multiplexor de 2 x 1

En el mercado existen dispositivos que integran multiplexores totalmente funcionales. El modelo 74HCT157 es un ejemplo de ello. En su interior dispone de cuatro multiplexores de 2 x 1 con una línea de control común a todos ellos. En la figura 3-4 se muestra el diagrama de pines así como una representación simbólica del dispositivo.

ENTRADAS CONTROL E9 E1 E0

SAILIDA S0

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Figura 3-3 Diagrama de tiempos

Figura 3-4. El dispositivo 74HCT157

TEMA 2: 3 - 2

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores Como ejemplo de aplicación se propone el circuito de la figura 3-5. Consiste en multiplexar dos códigos BCD para visualizarlos sobre sendos displays.

U3

74LS47

1312111091514

354

7126

abcdefg

LTRBIBI/RB0

ABCD

U2

74HCT157

2356

11101413

151

4

7

9

12

1A1B2A2B3A3B4A4B

GA/B

1Y

2Y

3Y

4Y

E2 1 2

E5 1 2

E1 1 2

E4 1 2

E0 1 2

E6 1 2

E3 1 2

E7 1 2

E9 1 2

U1C

74HCT04

5 6

abcdefgdp

AC

SA43-11HWA

11310

872

119

14

abcdefgdp

AC

SA43-11HWA

11310

872

119

14

U1A

74HCT04

1 2

U1B

74HCT04

3 4

UNIDADESDECENAS

D1 D0

CONTROL

Figura 3-5. Circuito de multiplexado sobre dos displays

El circuito multiplexa dos códigos BCD distintos y los visualiza sobre dos displays de 7 segmentos. Cuando la señal de

control generada por el interruptor E9 está a nivel “0”, el display D0 queda activado. El multiplexor presenta en sus cuatro salidas la información presente en las entradas 1A, 1B, 1C y 1D. Esta procede de los interruptores E0, E1, E2 y E3 del entrenador y a través de ellos se introduce el código BCD de las unidades a visualizar. Este código BCD se decodifica a 7 segmentos mediante U3 para, finalmente, visualizarse sobre el display de las unidades. Cuando la señal de control generada por E9 está a nivel “1”, se activa el display D1. El multiplexor presenta sobre sus cuatro salidas la información presente en las entradas 2A, 2B, 2C y 2D. Esta procede de los interruptores E4, E5, E6 y E7 del entrenador y a través de ellos se introduce el código BCD de las decenas. Este se decodifica a 7 segmentos mediante U3 para, finalmente visualizarse sobre el display de las decenas. La fotografía de la figura 3-6 muestra el montaje práctico realizado sobre el entrenador Universal Trainer. Comprobar que según lo explicado cuando E9 vale “0” sobre el display de unidades (D0) se visualiza el valor BCD introducido por E0-E3. El display de decenas D1 permanece apagado. Cuando vale “1”, sobre el display de las decenas (D1) se visualiza el valor BCD introducido por E4-E7. El display de unidades (D0) permanece ahora apagado.

Figura 3-6. Montaje práctico

La señal de control se puede conectar a la salida de un generador lógico de onda cuadrada en lugar de al interruptor E9. De esta manera el multiplexado se realiza de forma automática y repetitiva. Durante un instante de tiempo se visualiza el valor BCD de E0-E3 sobre el display de las unidades y luego el valor BCD de E4-E7 sobre el display de las decenas y vuelta a empezar. En el caso de emplear el generador lógico del Universal Trainer, si se elige una baja frecuencia (1Hz p.e.), se aprecia perfectamente la alternancia de ambos displays. A medida que vamos aumentando la frecuencia del generador a 10Hz, 100Hz y 1KHz, se aprecia que la alternancia es mas rápida y finalmente ambos displays aparentan estar activados simultáneamente al tiempo cada uno visualiza su correspondiente valor BCD.

TEMA 2: 3 - 3

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores 3.4.3 Multiplexores/demultiplexores analógicos Su funcionamiento es similar a los digitales en cuanto a la selección del canal de entrada o salida se refiere. La diferencia consiste en que los analógicos permiten recibir o distribuir señales de carácter analógico comprendidas entre un valor mínimo y máximo de tensión. El dispositivo 74HCT4052 es un buen ejemplo.. Consiste en un doble multiplexor/demultiplexor analógico de 4 canales de entrada/salida, dos señales de control y una de habilitación. La figura 3-7 muestra la distribución de patillas así como una representación simbólica del mismo.

Figura 3-7. El dispositivo 74HCT4052

En el modo multiplexor las señales A0-A3 (B0-B3) actúan como entradas de señal analógica que se canalizan sobre la salida COM.A (COM.B). En el modo demultiplexor la señal analógica se aplica por la entrada COM.A (COM.B) y se distribuye por las salidas A0-A3 (B0-B3). Las señales de control S1 y S0 permiten seleccionar uno de los 4 canales de E/S tanto del grupo A (A0-A3) como del grupo B (B0-B3). También dispone de una señal de habilitación (E) que permite desconectar eléctricamente todos los canales, dejándolos en alta impedancia. Todo ello queda resumido en la tabla de la verdad adjunta. El esquema de la figura 3-8 muestra un sencillo ejemplo de aplicación del dispositivo 74HCT4052. Se emplean los canales del grupo A en el modo multiplexor.

El canal A0 está conectado a GND (0V), por el canal A1 se aplica una tensión analógica de +3.5V, por A2 se aplica +5V y por el canal A3 se aplican +2.5V, obtenidos a partir de un divisor de tensión alimentado con +5Vcc. Estas tensiones son orientativas y pueden ser de cualquier otro valor siempre que estén comprendidas dentro de los límites que soporta el dispositivo. Cualquier entrenador de carácter didáctico, como puede ser el Universal Trainer, es capaz de ofrecer diferentes tipos y valores de tensiones. Mediante un voltímetro conectado en COM.A se puede medir la tensión de salida en función del canal de entrada elegido.

ENTRADAS E S1 S0

CANALES

0 0 0 A0,B0 0 0 1 A1,B1 0 1 0 A2,B2 0 1 1 A3,B3 1 X X Ninguno

+5Vcc

+5Vcc + 3.5V

+5Vcc

74HCT4052

12141511

1524

6910

3

13

7

168

A0A1A2A3

B0B1B2B3

ES1S0

COM.B

COM.A

VEE

VCCGND

E11 2

E01 2

V

VOLTIMETRO

330

330

Figura 3-8. Circuito de aplicación del 74HCT4052

TEMA 2: 3 - 4

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores

Completar la siguiente tabla de la verdad en la que se relaciona la tensión de entrada en los 4 canales A0-A3 con la tensión de salida en COM.A, según el canal elegido mediante las señales de control S1 y S0. El esquema de la figura 3-9 es similar al anterior, sólo cambia el tipo de las señales aplicadas a las entradas A0-A3. En esta ocasión se aplican señales alterna de diferentes formas, valores y frecuencias.

Figura 3-9. Otro circuito de aplicación para el 75HCT4052

Por el canal A0 se aplica una tensión de 0V. Por el canal A1 se aplica una señal de onda cuadrada de una frecuencia de 1Khz, por el canal A2 una señal triangular de 20KHz y por el canal A3 una señal alterna de 50Hz obtenida desde el secundario de un transformador de 12VAC y aplicada a través de un divisor de tensión. En la salida COM.A podemos conectar un osciloscopio que permite visualizar y comparar la señal de salida con la del canal de entrada seleccionado. Estas formas de onda aplicadas son orientativas. Su forma, frecuencia y tensión pueden variar. Si se dispone de un entrenador didáctico como el Universal Trainer o similar, las señales de entrada las podrá proporcionar los diferentes generadores disponibles. En la siguiente tabla se sugiere anotar el tipo de señal, su frecuencia y su valor Vpp que se aplica en cada canal de entrada. En las columnas correspondientes anotar la forma, frecuencia y valor Vpp de la señal de salida obtenida en COM.A, según el canal de entrada seleccionado.

ENTRADA SALIDA CANAL S1 S0 Forma Freq. Vpp Forma Freq Vpp

A0 0 0 A1 0 1 A2 1 0 A3 1 1

En la fotografía de la figura 3-10 se muestra el montaje práctico del circuito anterior, realizado sobre el entrenador Universal Trainer. Este aporta una tensión alterna senoidal de 12VAC procedente de la fuente de alimentación del propio entrenador. A través de dos resistencias se atenúa y aplica por el canal A3. Mediante el generador de funciones se selecciona una señal de salida de tipo triangular cuya frecuencia se ajusta a unos 20KHz y se aplica al canal A2. El generador lógico suministra una señal de onda cuadrada de 1KHz que se aplica por el canal A1. Finalmente el canal A0 se conecta con la línea de GND a 0V.

CANAL S1 S0 V. ENT. V. COM.A A0 0 0 A1 0 1 A2 1 0 A3 1 1

+5Vcc

TRIANGULARSENOIDAL CUADRADA

OSCILOSCOPIO

12

330

330

E11 2

74HCT4052

12141511

1524

6910

3

13

7

168

A0A1A2A3

B0B1B2B3

ES1S0

COM.B

COM.A

VEE

VCCGND

E01 2

12VAC/50Hz 20KHz 1KHz

TEMA 2: 3 - 5

TEMA 2: Circuitos Combinacionales Práctica 3: Multiplexores/Demultiplexores


TEMA 2: 3 - 6

TEMA 3:Circuitos aritméticos

TEMA 3: Circuitos aritméticos Práctica 1: El sumador Sumador completo Sumador de 4 bits integrado Sumador de 4 bits con visualización sobre display de 7 segmentos Sumador de 4 bits con corrección a BCD Sumador de 4 bits con corrección BCD y visualización Práctica 2: El restador Restador completo Restador de 4 bits Práctica 3: Comparadores Comparador de 1 bit con otro Comparador de 4 bits integrado Práctica 4: Generadores / Detectores de paridad Generador / Detector de paridad de 4 bits El dispositivo integrado 74HCT280

TEMA 3

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador 1.1 OBJETIVOS Estudiar el funcionamiento de los circuitos digitales capaces de hacer la suma aritmética entre números de uno o más bits de entrada. 1.2 FUNDAMENTOS TEORICOS El circuito aritmético más simple es el llamado “Sumador Completo”. Este es capaz de sumar dos bits (A + B) y tiene en cuenta posibles llevadas previas procedentes de otros sumadores (Ci). A su salida genera un bit como resultado de la suma (S) y otro de posible llevada si se diera el caso (Co). El esquema por bloques se muestra en la figura 1-1 y debe responder a la tabla de la verdad que se adjunta.

ENTRADAS SALIDAS Ci A B S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

Figura 1-1. Representación simbólica del sumador completo

Conectando sumadores completos entre sí, se pueden obtener circuitos aritméticos capaces de sumar datos de varios

bits. El esquema por bloques que se muestra en la figura 1-2, muestra un circuito sumador de 4 bits. Las entradas A1-A4 forman los cuatro bits del sumando A, las entradas B1-B4 forman los 4 bits del sumando B. El resultado se obtiene por las salidas S1-S4. Así mismo se dispone de una entrada de llevada previa (Ci) y una salida de llevada en el 4º bit (Co), lo que permite seguir conectando nuevos sumadores.

Figura 1-2. Encadenando sumadores completos

1.3 MATERIALES NECESARIOS 1 C.I. 74HCT08 (4 puertas AND) 1 C.I. 74HCT32 (4 puertas OR) 1 C.I. 74HCT86 (4 puertas EOR) 2 C.I. 74LS283 (Sumador de 4 bits) 1 C.I. 74LS47 (Decodificador BCD a 7 segmentos 1 pack de 8 resistencias DIL de 330Ω 1 Display SA43-11HWA (Anodo común) Cables de conexión F. Alimentación de 5Vcc o pila de 4.5V Placa protoboard para el montaje sin soladuras Interruptores (9) y leds (5) Entrenador Universal Trainer o similar (opcional)

TEMA 3: 1 - 1

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador 1.4 DESARROLLO DE LA PRACTICA A continuación se proponen un conjunto de prácticas con una serie de circuitos sumadores. 1.4.1 Sumador completo Su esquema se muestra en la figura 1-3. Mediante los interruptores E0 y E1 se introduce los dos bits A y B del número a sumar. E2 permite generar no una llevada previa (Ci). El led de salida S0 representa el resultado de la suma (S) y S1 representa la llevada de salida si la hubiera (Co). Se recuerda la necesidad de alimentar a todos los circuitos integrados que se empleen. En este caso las patillas 7 de cada uno se conectan a GND y las patillas 14 a +5Vcc.

U1A

74HCT08

1

23

U1B

74HCT08

4

56

U3A

74HCT32

1

23

U2B

74HCT86

4

56

S1

.

S0

.

E01 2

E21 2

E11 2

U2A

74HCT86

1

23

A

B

Ci

Co

S

Figura 1-3. El sumador completo

Completar la siguiente tabla de la verdad donde se resume el funcionamiento del sumador completo.

ENTRADAS SALIDAS Ci A B S Co 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

1.4.2 Sumador de 4 bits integrado. El dispositivo 74LS283 consiste en un sumador completo de 4 bits cuyo diagrama de pines y símbolo lógico se muestra en la figura 1-4.

Figura 1-4. El 74LS283

TEMA 3: 1 - 2

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador Dispone de entrada de acarreo previo por la patilla 7 y salida de acarreo por la patilla 9. El esquema de la figura 1-5 presenta el circuito básico de aplicación. Mediante los interruptores E4-E7 se introducen los cuatro bits del sumando A (A1-A4), con los interruptores E0-E3 se introducen los bits del sumando B (B1-B4) y con E9 se aplica o no un acarreo previo de entrada.

1 2

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

1 2

1 2

1 2

1 2

1 2

1 2

1 2

1 2

S3

.

S1

.

S7

.

S2

.

S0

.

E0

E1

E2

E3

E4

E5

E6

E7

E9

A1

A2

A3

A4

B1

B2

B3

B4

Ci

Co

Figura 1-5. Sumador de 4 bits

El resultado de la suma se representa en los 4 leds S0-S3. Si hubiera acarreo en la suma se representará en el led S7. Se pide completar la siguiente tabla de la verdad en la que se proponen diferentes valores para los sumandos A y B. ENTRADAS SALIDAS

DATO A DATO B SUMA (Ci) E7 E6 E5 E4 E3 E2 E1 E0

(Co) S3 S2 S1 S0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

1.4.3 Sumador de 4 bits con visualización sobre el display de 7 segmentos El esquema de la figura 1-6 se puede considerar una continuación del anterior. El resultado de la suma se visualizará, a modo de calculadora, sobre un display de 7 segmentos en lugar de los leds. Para ello, el resultado de 4 bits que proporciona el dispositivo 74LS283, se aplica al decodificador 7 segmentos 74LS47 que controlará dicho display. En el esquema se representan las 8 resistencias de 330Ω que siempre son necesarias para absorber el exceso de tensión que se aplica a los segmentos.

TEMA 3: 1 - 3

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador

+5Vcc

1 2

1 2

1 2

1 2

1 2

1 2

1 2

1 2

1 2 U2

74LS47

1312111091514

354

7126

abcdefg

LTRBIBI/RB0

ABCD

8 X 330

1 162 153 144 135 126 117 108 9

S7.

abcdefgdp

AC

SA43-11HWA

11310

872

119

14

U1

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

E0

E1

E2

E3

E4

E5

E6

E7

E9

A1

A2

A3

A4

B1

B2

B3

B4

Ci

Figura 1-6. Sumador de 4 bits con visualización

Completar la siguiente tabla de la verdad en la que se proponen diferentes sumandos de entrada. Anotar el resultado binario de las sumas, presente en las salidas S1-S4 del sumador, así como el símbolo visualizado sobre el display.

ENTRADAS SALIDAS DATO A DATO B SUMA

Ci E7 E6 E5 E4 E3 E2 E1 E0 Co S4 S3 S2 S1 DISPLAY 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1

A la vista de los resultados obtenidos en la tabla anterior se puede apreciar que, bajo ciertas condiciones, el display visualiza símbolos que no se corresponden con los dígitos del 0 al 9. Dar una explicación del porqué de esas situaciones.

La fotografía de la figura 1-7 muestra el montaje del sumador con visualización realizado sobre el entrenador Universal Trainer

TEMA 3: 1 - 4


Figura 1-7. Montaje práctico del circuito sumador con visualización sobre displat de 7 segmentos 1.4.5 Sumador de 4 bits con corrección a BCD Efectivamente, en anteriores prácticas relacionadas con circuitos sumadores, se pudo observar cómo el resultado de la operación era un resultado binario puro que puede exceder del rango de los valores BCD (0=0000 y 9=1001). Analizar la siguiente tabla donde se representan diferentes ejemplos de sumas que ofrecen distintos resultados.

DATO A DATO B RESULTADO BCD BINARIO BCD BINARIO BCD/HEX BINARIO

3 0011 5 0110 8 1000 2 0010 4 0100 6 0110 5 0101 7 0111 C 1100 7 0111 7 0111 E 1110 6 0110 4 0100 A 1010 9 1001 9 1001 2 0010 y llevo 17 0111 8 1000 F 1111 8 1000 8 1000 0 0000 y llevo 1

Se puede apreciar que, como consecuencia de sumar ciertos dígitos BCD, el resultado obtenido es mayor de 9 (1001) e incluso se genera llevada. En estos casos se puede realizar lo que se llama el ajuste o corrección a BCD de forma que el resultado final se corresponda exactamente con resultados decimales.

Dicho ajuste se realiza con ayuda de un segundo circuito sumador encargado de añadir 6 (0110) al resultado obtenido

por el primero. Sumar 6 equivale en realidad a restar 10; 10 (1010) es el complemento a 2 del número 6 (0110). Montar el circuito mostrado en el esquema de la figura 1-8.

Deben alimentarse los cuatro circuitos integrados empleados. U1 y U2 se alimentan desde las patitas 16 +Vcc y 8 GND. U3 y U4 se alimentan desde las patitas 14 + Vcc y 7 GND. El sumador U1 realiza la suma de los operandos A y B de cuatro bits cada uno y que se introducen a través de los interruptores E0-E3 y E4-E7 respectivamente. E9 sirve para introducir un posible acarreo previo de entrada. El resultado binario de este sumador primario se aplica como sumando al segundo sumador U2. Las puertas lógicas contenidas en U3 y U4 detectan si dicho resultado es mayor de 9 o bien si hubo llevada. En estos casos el segundo sumador U2 recibe como sumandos el resultado de la primera suma y el valor binario 0110 (6). El resultado ofrecido ahora es un resultado convenientemente corregido a BCD. Si tras la primera suma se obtiene un resultado igual o menor de 9, el segundo sumador U2 realiza la suma de dicho resultado más 0000 (0). En este caso no hay necesidad de realizar la corrección.

TEMA 3: 1 - 5


U1

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

E1 1 2

E4 1 2

E5 1 2

E0 1 2

E3 1 2

E2 1 2

U2

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

E7 1 2

E9 1 2

E6 1 2

U4B

74H

CT

32

4 56

U3B

74H

CT

0845

6

U4A74HCT32

1

23

U3A

74H

CT

0812

3

S0

.S1

.

S7

.

S3

.

S2

.

A1

A2

A3

A4

B1

B2

B3

B4

Ci

Co

Figura 1-8. Circuito sumador de 4 bits con corrección BCD

Completar la siguiente tabla de la verdad en la que se proponen diferentes valores de 4 bits para los sumandos A y B ENTRADAS SALIDAS

DATO B DATO A SUMA (Ci) E7 E6 E5 E4 E3 E2 E1 E0

(Co) S3 S2 S1 S0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

TEMA 3: 1 - 6

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador 1.4.6 Sumador de 4 bits con corrección BCD y visualización sobre display de 7 segmentos Como último ejemplo práctico, la figura 1-9 muestra el esquema de un circuito sumador con corrección BCD similar al anterior, en el que se ha añadido un display de 7 segmentos para la visualización de los resultados junto con el correspondiente decodificador. Con objeto de simplificar el esquema, no se han representado las resistencias de absorción entre el decodificador BCD y el display. No obstante son imprescindibles y su valor debe ser de unos 330Ω aproximadamente para una alimentación de +5Vcc.

+5Vcc

U3B

74H

CT0

845

6

U4A74HCT32

1

23

U3A

74H

CT0

812

3U1

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

U4B

74H

CT3

2

4 56

U2

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

E3 1 2

E5 1 2

E6 1 2

E2 1 2

E7 1 2

E9 1 2

E0 1 2

E4 1 2

E1 1 2

U5

74LS47

1312111091514

354

7126

abcdefg

LTRBIBI/RB0

ABCD

S7

.

abcdefgdp

AC

SA43-11HWA

11310872

119

14

A1

A2

A3

A4

B1

B2

B3

B4

Ci

Co

TEMA 3: 1 - 7

TEMA 3: Circuitos Aritméticos Práctica 1: El sumador ANOTACIONES PERSONALES

TEMA 3: 1 - 8

TEMA 3: Circuitos Aritméticos Práctica 2: El Restador 2.1 OBJETIVOS

Estudiar el funcionamiento de los circuitos digitales capaces de realizar la resta aritmética entre uno o más bits de entrada 2.2 FUNDAMENTOS TEORICOS El circuito más sencillo es el llamado “Restador Completo”. Es capaz de restar dos bits (A - B) y tener en cuenta posibles llevadas previas procedentes de otros circuitos restadores (Ci). A su salida genera el bit resultante de la resta (Sr) y otro de posible llevada de salida si se diera el caso (Co). El esquema por bloques se muestra en la figura 2-1 y debe responder a la tabla de la verdad que se adjunta.

ENTRADAS SALIDAS A B Ci SR Co 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1

Figura 2-1. El restador completo

Conectando varios restadores completos entre sí, se puede construir circuitos aritméticos capaces de restar dos

valores de varios bits cada uno. En la figura 2-2 se presenta el esquema por bloques de un circuito restador de 4 bits. Las entradas A1-A4 forman los cuatro bits del minuendo, las entradas B1-B4 corresponden a los 4 bits del substraendo. El resultado se obtiene por las salidas S1-S4. Así mismo se dispone de una entrada de llevada previa (Ci) y una salida de llevada en el 4º bit (Co).

Figura 2-2. Restador de 4 bits

2.3 MATERIALES NECESARIOS 1 C.I. 74HCT86 (4 puertas EOR) 1 C.I. 74HCT04 (6 puertas NOT) 1 C.I. 74HCT08 (4 puertas AND) 1 C.I. 74HCT32 (4 puertas OR) 1 C.I 74HCT283 (Sumador de 4 bits) Cables de conexión F.Alimentación de 5Vcc o pila 4.5V Placa protoboard para el montaje sin soldaduras Interruptores (9) y leds (5) Entrenador Universal Trainer o similar (opcional)

TEMA 3: 2 - 1

TEMA 3: Circuitos Aritméticos Práctica 2: El Restador 2.4 DESARROLLO DE LA PRACTICA Se proponen una serie de ejemplo que permiten comprobar el funcionamiento de los circuitos restadores. 2.4.1 Restador completo El esquema de la figura 2-3 presenta un circuito restador completo de dos bits implementado con puertas lógicas. El bit A introducido mediante E0 representa al minuendo. El bit B introducido mediante E1 representa al substraendo. Se insiste en la necesidad de alimentar a los cuatro dispositivos integrados que se emplean en el montaje. Las patillas 7 de cada uno se conectan con GND, las patillas 14 con +5VDC.

U1A

74HCT86

1

23

U1B

74HCT86

4

56

U3A

74HCT08

1

23

U3B

74HCT08

4

56

U4A

74HCT32

1

23

U2A

74HCT04

1 2

U2B

74HCT04

3 4

E0 1 2

E1 1 2

E2 1 2

S1

.

S0

.

A

B

Ci

Co

SR

Figura 2-3. Esquema del restador completo

ENTRADAS SALIDAS

A B Ci SR Co 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1

El led de salida So representa el bit resultante de las resta (SR). El led

de salida S1 representa la llevada de salida si la hubiera (Co). Mediante el interruptor E2 se aplica o no una señal de llevada de entrada (Ci). Se sugiere completar la tabla de la verdad adjunta, en la que debe quedar reflejado el correcto funcionamiento del circuito restador completo objeto de análisis. 2.4.2 Restador de 4 bits Una técnica muy extendida en los circuitos aritméticos digitales es la realización de restas mediante suma de complementos. De esta forma se puede emplear un único circuito sumador y un circuito complementador. Mediante la señal de control CR se realiza la suma de los operandos A y B o bien la suma del operando A más el complemento del operando B, lo que dará lugar a la resta de ambos. Cuando la señal de control CR (E9) vale “0”, la unidad complementaria formada por las puertas EOR de U1, introducen los cuatro bits del dato B al circuito sumador U2. Se realiza la suma de ambos datos. Cuando la señal de control CR (E9) vale “1”, la unidad complementaria introducen al circuito sumador el complemento a uno del dato B más uno de llevada (complemento a dos). Este se suma con los bits del dato A dando lugar a un resultado equivalente a la resta de A menos B. En este tipo de circuitos, en el caso de realizar la operación de restar, tanto la entrada de llevada (Ci) como salida de la misma (Co) se debe interpretar invertida respecto al caso de realizar una suma.

TEMA 3: 2 - 2

TEMA 3: Circuitos Aritméticos Práctica 2: El Restador

Analizar y montar el circuito de la figura 2-4, recordando de alimentar a ambos circuitos empleados.

U1A

74HCT86

1

23

U1B

74HCT86

4

56

U1C

74HCT86

9

108

U1D

74HCT86

12

1311

E3 1 2

E2 1 2

E1 1 2

E0 1 2

E9 1 2

E5 1 2

E7 1 2

E6 1 2

U2

74LS283

53

1412

62

1511

7

411310

9

A1A2A3A4

B1B2B3B4

C0

S1S2S3S4

C4

E4 1 2

S7

.

S3

.

S2

.

S1

.

S0

.

CR

B4

B3

B2

B1

A4

A3

A2

A1

Co

Figura 2-4. Circuito sumador /restador

Completar la siguiente tabla de la verdad en la que se proponen realizar tanto sumas como restas empleando diferentes valores para los operandos A y B.

ENTRADAS SALIDAS DATO A DATO B RESULTADO (CR) E7 E6 E5 E4 E3 E2 E1 E0

(Co) S3 S2 S1 S0

0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1

TEMA 3: 2 - 3

TEMA 3: Circuitos Aritméticos Práctica 2: El Restador En la fotografía de la figura 2-5 se muestra el montaje práctico del circuito restador/sumador realizado sobre el entrenador Universal Trainer.

Figura 2-5. Montaje práctico sumador / restador

Observando con atención la imagen, se puede apreciar que el circuito está en el modo restador (E9=1). El operando A introduce, mediante E7-E4, el valor binario 0110 (6). El valor del operando B, introducido mediante E3-E0, es 0100 (4). Como resultado de salida representado en los leds S3-S0, se puede observar el valor binario 0010 (2). El led S7 representa la llevada que, como ya se explicó anteriormente, en el caso de la resta está invertida. Es decir, cuando está a “1” no hay acarreo.

TEMA 3: 2 - 4

TEMA 3: Circuitos Aritméticos Práctica 3: Comparadores 3.1 OBJETIVOS

Analizar el funcionamiento de estos circuitos capaces de comparar entre sí, dos magnitudes numéricas binarias. 3.2 FUNDAMENTOS TEORICOS Efectivamente, los comparadores son circuitos de tipo combinacional capaces de comparar dos números binarios y determinar si ambos son iguales o cual de los dos es mayor (o menor). La figura 3-1 muestra el esquema por bloques de un comparador elemental de dos bits.

Como resultado de comparar el bit del dato A con el bit del dato B, se pueden generar tres posibles salidas: I = que el bit A y el bit B sean iguales; M = que el bit A sea mayor que el bit B; m = que el bit A sea menor que el bit B. La siguiente tabla de la verdad relaciona los dos bits de entrada con las tres posibles salidas.

ENTRADAS SALIDAS

A B I M M 0 0 1 0 0 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0

Figura 3-1. Circuito comparador de 1 bit con otro

Partiendo de este circuito básico se pueden realizar comparadores que comparen dos números de n bits, como el mostrado en el esquema por bloques de la figura 3-2, que compara dos números de cuatro bits cada uno.

Figura 3-2. Esquema por bloques de un comparador de 4 bits

Se puede apreciar que está compuesto de cuatro comparadores. Cada uno de ellos compara un bit del dato A con el correspondiente bit del dato B. Se obtienen cuatro salidas individuales de igualdad: I3-I0; cuatro que indican que A es mayor que B: M3-M0 y otras cuatro para indicar que A es menor que B: m3-m0. Mediante las ecuaciones lógicas que se muestran a continuación se pueden obtener tres únicas salidas globales que determinen si los cuatro bits del dato A son iguales a los cuatro del dato B (I); si el dato A es mayor que el B (M) o bien si el dato A es menor que el B (m).

3210 IIIII ⋅⋅⋅=

0123123233 MIIIMIIMIMM ⋅⋅⋅+⋅⋅+⋅+=

MIm ⋅= 3.3 MATERIALES NECESARIOS 1 C.I. 74HCT04 (6 puertas NOT) 1 C.I. 74HCT08 (4 puertas AND) 1 C.I. 74HCT32 (4 puertas OR) 1 C.I. 74LS85 (Comparador de 4 bits)

TEMA 3: 3 - 1

TEMA 3: Circuitos Aritméticos Práctica 3: Comparadores Cables de conexión F. Alimentación de 5Vcc o pila de 4,5V Placa protoboard para el montaje sin soldaduras Interruptores (8) y leds (3) Entrenador Universal Trainer o similar (opcional) 3.4 DESARROLLO DE LA PRACTICA Se proponen un par de circuitos que permitan comprobar y analizar el funcionamiento de otros tantos circuitos comaparadores. 3.4.1 Comparador básico de 1 bit con otro El esquema se muestra en la figura 3-3. Alimentar a los tres circuitos integrados que lo componen. Las patillas 7 se conectan con GND y las 14 con +5Vcc.

U2A

74HCT08

1

23

U2B

74HCT08

4

56

U2C

74HCT08

9

108

U2D

74HCT08

12

1311

U11B74HCT04

34

U1A74HCT04

12

E112

E012

U3A

74HCT32

1

23

S0.

S1.

S2.

B

A

I

M

m

Figura 3-3. Circuito comparador de 1 bit con otro

Los interruptores E0 y E1 introducen el bit del dato A y el del dato B respectivamente. Los leds de salida S0, S1 y S2 informan del resultado de la comparación: I (igualdad), M (A mayor que B) y m (A menor que B). Montado el circuito, completar la siguiente tabla de la verdad y comprobar el correcto funcionamiento. ENTRADAS SALIDAS

A B A=B (I) A>B (M) A<B (m) 0 0 0 1 1 0 1 1

TEMA 3: 3 - 2

TEMA 3: Circuitos Aritméticos Práctica 3: Comparadores 3.4.2 Comparador de 4 bits integrado El dispositivo integrado 74LS85 contiene un comparador completo de 2 números de 4 bits. La figura 3-4 muestra la distribución de patillas así como el símbolo del mismo.

Figura 3-4. El dispositivo 74LS85 La siguiente tabla muestra una descripción funcional del patillaje.

Se trata de un comparador de dos datos, A y B, de cuatro bits cada uno. Como resultado de la comparación de los mismos, se generan tres posibles salidas: • A>B: Se activa cuando el valor de los cuatro bits de la dato A es mayor que el valor del dato B • A=B: Se activa cuando los cuatro bits del dato A son iguales a los cuatro bits del dato B • A<B: Se activa cuando el valor de los cuatro bits del dato A es menor que el valor del dato B Por otra parte dispone de tres entradas: A>B, A=B y A<B. Estas proceden de las respectivas salidas de comparadores previos. Se puede así conectar comparadores en cascada que permitan realizar comparaciones con números de tantos bits como sean necesarios. Montar el circuito del esquema de la figura 3-5.

Figura 3-5. Comparador de 4 bits integrado

Pin Nº Nombre Descripción 10, 12, 13, y 15 A0, A1, A2 y A3 Entrada de los cuatro bits correspondientes al dato A 9, 11, 14, 1 B0, B1, B2 y B3 Entrada de los cuatro bits correspondientes al dato B 5 A > B out Salida del comparador A>B 6 A = B out Salida del comparador A=B 7 A < B out Salida del comparador A<B 2 A < B in Entrada desde un comparador previo A<B 3 A = B Entrada desde un comparador previo A=B 4 A > B Entrada desde un comparador previo A>B 6, 16 GND y Vcc Entradas de alimentación a +5Vcc

S2

.

S1

.

S0

.

74LS85

101213159

11141234

765

A0A1A2A3B0B1B2B3A<BiA=BiA>Bi

A<BoA=BoA>Bo

E71 2

E61 2

E41 2

E51 2

E01 2

E11 2

E21 2

E31 2

A0

A1

A2

A3

B0

B1

B2

B3

A<B A=B A>B

TEMA 3: 3 - 3

TEMA 3: Circuitos Aritméticos Práctica 3: Comparadores Para comprobar el correcto funcionamiento del comparador, se sugiere completar la siguiente tabla de la verdad en la que se proponen diferentes valores tanto para el dato A como para el dato B.

ENTRADAS DATO A DATO B

SALIDAS

E7 E6 E5 E4 E3 E2 E1 E0 S2(A<B) S1(A=B) S0(A>B) 1 0 0 1 0 1 0 1 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 1 0 1 1 0 0 1 0 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 1 1 1

La fotografía de la figura 3-6 muestra el montaje práctico del circuito comparador de 4 bits sobre el entrenador Universal Trainer.

Figura 3-6. Montaje práctico del comparador

1 0 0 0 1 1 1 0

TEMA 3: 3 - 4

TEMA 3: Circuitos Aritméticos Práctica 4: Generadores/Detectores de paridad 4.1 OBJETIVOS

Analizar el funcionamiento de estos circuitos capaces de generar y/o detectar la paridad de un dato o palabra binaria de n bits. 4.2 FUNDAMENTOS TEORICOS Este tipo de circuitos permiten calcular el número de bits que valen “1”, dentro de un dato o palabra binaria de n bits. Tal y como se muestra en el símbolo mostrado en la figura 4-1, suelen disponer de dos salidas: Paridad Par y Paridad Impar. La primera se activa cuando el número de bits del dato de entrada que valen nivel “1” es par. La segunda salida, Paridad Impar, se activa cuando el número de bits del dato de entrada que valen “1” es impar. Figura 4-1. Símbolo del

generador/detector de paridad

Los circuitos para detectar o generar la paridad son muy empleados en los sistemas de transferencia de datos para detectar, posibles errores en la comunicación. Efectivamente, si un dispositivo transmite un dato con, por ejemplo, paridad par, el dispositivo receptor debe recibir el mismo dato y con la misma paridad. Si hubiera un error durante la comunicación es muy posible que el dato recibido no coincida con el transmitido. Algún bit ha cambiado de estado. El circuito detector de paridad delatará esta situación. 4.3 MATERIALES NECESARIOS 1 C.I. 74HCT04 (6 puertas NOT) 1 C.I. 74HCT86 (4 puertas EOR) 1 C.I 74HCT280 (generador/detector de paridad de 9 bits) Cables de conexión F. Alimentación de 5Vcc o pila de 4,5V Placa Protoboard para el montaje sin soldaduras Interruptores (9) y leds (2) Entrenador Universal Trainer o similar (opcional) 4.4 DESARROLLO DE LA PRACTICA 4.4.1 Generador / Detector de paridad de 4 bits El esquema mostrado en la figura 4-2 muestra un sencillo circuito generador / detector de paridad de cuatro bits, construido con simples puertas EOR y un inversor.

U1A

74HCT86

1

23

U1B

74HCT86

4

56

U1C

74HCT86

9

108

U2A74HCT04

12

S0

.

S1

.

E0 1 2

E1 1 2

E2 1 2

E3 1 2

PAR

IMPAR

Figura 4-2. Generador /Detector de paridad de 4 bits

TEMA 3: 4 - 1

TEMA 3: Circuitos Aritméticos Práctica 4: Generadores/Detectores de paridad El circuito recibe un dato de 4 bits que se introduce a través de los interruptores E0-E3. Presenta dos salidas. La salida S0 se activa cuando el número de bits del dato de entrada que valen “1” sea impar. La salida S1 se activa cuando sea par. Montar el circuito sin olvidar alimentar a ambos dispositivos integrados. Las patillas 7 se conectan con GND y las 14 con +5Vcc. Completar la siguiente tabla de la verdad. ENTRADAS SALIDAS

E3 E2 E1 E0 S1 (PAR) S0 (IMPAR) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

4.4.2 El dispositivo 74HCT280 Consiste en un generador / Detector de paridad de 9 bits integrado. La figura 4-3 muestra su diagrama de pines así como su símbolo abreviado.

Figura 4-3. El dispositivo 74HCT280 Dispone de 9 entradas (I0-I8) por donde se introduce la palabra binaria de 9 bits. La salida ΣE (patilla 5) se activa cuando el número de bits de entrada que valen “1” es par. La salida ΣO (patilla 6) se activa cuando el número de bits de entrada que valen “1” es impar. La alimentación se aplica por la patilla 7 (GND) y por la patilla 14 (+5Vcc).

TEMA 3: 4 - 2

TEMA 3: Circuitos Aritméticos Práctica 4: Generadores/Detectores de paridad Es esquema de la figura 4-4 muestra el clásico circuito de aplicación del dispositivo 74HCT280. Mediante los interruptores E0-E8 se introduce la palabra de 9 bits de entrada. Las salidas S0 y S1 se activan en función de que los bits de esa palabra que valen “1” sean impar o par respectivamente.

E7 1 2

E6 1 2

E5 1 2

E4 1 2

U9

74HCT280/SO

89

10111213124

5

6ABCDEFGHI

EVEN

ODD

E0 1 2

E1 1 2

E2 1 2

E3 1 2

E8 1 2

S0

.

S1

.PAR IMPAR

Figura 4-4. Ejemplo de aplicación del dispositivo 74HCT280

Se sugiere montar el circuito e introducir diferentes valores binarios de 9 bits, para observar las salidas que produce el circuito. Comprobar que estas salidas están en consonancia con los valores de en entrada. La fotografía de la figura 4-5 muestra el montaje práctico del circuito anterior, montado sobre el entrenador Universal Trainer.

Figura 4-5. Montaje práctico sobre Universal Trainer

Al observar con cuidado la fotografía, se puede apreciar que el valor binario de entrada introducido mediante los interruptores E8-E0 es 100010011. Efectivamente la salida S1 se activa demostrando que el valor binario de entrada tiene un número par de niveles “1”.

TEMA 3: 4 - 3

TEMA 3: Circuitos Aritméticos Práctica 4: Generadores/Detectores de paridad

TEMA 3: 4 - 4

TEMA 4:Circuitos secuenciales, Flip-Flops

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 1: Flip-Flops R-S asíncronos El Flip-Flop R-S asíncrono con puertas NOR El Flip-Flop R-S asíncrono con puertas NAND Práctica 2: Flip-Flops R-S síncronos Empleo de puertas NOR Empleo de puertas NAND Práctica 3: Flip-Flop tipo D Flip-Flop tipo D Práctica 4: Báscula J-K Bascula J-K Tipo D

Práctica 5: Circuitos de entretenimiento Alarma por rotura de conductor Juego “El mas rápido”

TEMA 4

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 1: Flip-Flops R-S asíncronos 1.1 OBJETIVOS

Presentar el funcionamiento de los circuitos secuenciales llamados básculas o “Flip-Flops” (F.F.) capaces de registrar o memorizar un evento de entrada. 1.2 FUNDAMENTOS TEORICOS

El Flip-Flop R-S asíncrono es el circuito secuencial más simple que existe. Las salidas no sólo dependen del estado actual de las entradas si no que también dependen del estado anterior. La figura 1-1 representa un esquema por bloques simplificado del mismo. Figura 1-1. Representción del F.F. asíncrono Dispone de dos entradas, S (Set) y R (Reset). La entrada S, cuando se activa, pone a “1” la salida Q. La entrada R por el contrario, cuando se activa, pone la salida Q a “0”. La salida /Q siempre es lo contrario de Q. Se trata de la célula elemental de memoria. Efectivamente, basta con activar momentáneamente una de los dos entradas, para actuar sobre la salida Q. Si las entradas S o R están desactivas, la salida Q “recuerda” o conserva la última acción llevada a cabo con ella. Se puede dar una situación de indeterminación o “prohibida” cuando ambas entradas S y R están activadas al mismo tiempo. 1.3 MATERIALES NECESARIOS 1 C.I. 74HCT02 (4 puertas NOR) 1 C.I. 74HCT00 (4 puertas NAND) Cables de conexión F. Alimentación de 5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldadura. Interruptores (2) y leds (2) Entrenador Universal Trainer o similar (opcional) 1.4 DESARROLLO DE LA PRACTICA Se proponen dos tipos de Flip-Flops R-S asíncronos. 1.4.1 El Flip-Flop R-S asíncrono con puertas NOR

E01 2

E11 2

S1

.

S0

.

U1A

74HCT02

2

31

U1B

74HCT02

5

64

SET

RESET

/Q

Q

Su esquema es el mostrado en la figura 1-2. El interruptor E0 actúa como entrada de activación Set (S) mientras que E1 actúa como entrada de borrado Reset (R). Al circuito integrado se le alimenta conectando la pata 7 a GND y la 14 a +5VDC. Figura 1-2. Flip-Flop R-S asíncrono con puertas NOR.

TEMA 4: 1 - 1

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 1: Flip-Flops R-S asíncronos

Una vez montado el circuito completar la siguiente tabla de la verdad así como el diagrama de tiempos que se muestra en la figura 1-3. Comprobar que cuando las entradas S y R están en reposo (a “0”), la salida Q conserva el último estado anterior. Por otra parte, cuando las entradas S y R están ambas “1” se produce el estado “prohibido” o de indeterminación. En esta situación, se puede predecir cómo van a quedar las salidas Q y /Q (en este caso ambas a “0”). Lo que es desconocido es cómo quedarán al desaparecer ese estado de indeterminación.

S R Q /Q 0 0 0 1 1 0 1 1

Figura 1-3. Diagrama de tiempos del Flip-Flop R-S asíncrono con puertas NOR

1.4.2 El Flip-Flop R-S asíncrono con puertas NAND Su símbolo se muestra en la figura 1-4. La diferencia fundamental radica en que las entradas Set y Reset están invertidas y por tanto son activas mediante nivel lógico “0”. Figura 1-4. Símbolo del Flip-Flop R-S asíncrono con puertas NAND

E01 2

E11 2

S0

.

S1

.

U1A

74HCT00

1

23

U1B

74HCT00

4

56

SET

RESET

Q

/Q

Su esquema eléctrico se muestra en la figura 1-5. El

interruptor E0 se corresponde con la entrada Set de activación, el interruptor E1 actúa como entrada Reset de borrado. Figura 1-5. Esquema del Flip-Fliop R-S asíncrono con puertas NAND

La única pero notable diferencia respecto a la báscula R-S con puertas NOR, es que en esta ocasión las entradas S (set) y R (Reset) son activas por lógica negada. Para que la salida Q se ponga a “1” es necesario activar S (Set) introduciendo un “0”. Para poner la salida Q a “0”, se activa R (Reset) mediante “0”. En situación de reposo las entradas S y R están a “1”. La salida Q no cambia de estado y conserva el último que tenía. La situación de indeterminación o “prohibida” se produce cuando ambas entradas están a “0”. Tanto las salidas Q como /Q quedan a “1”, pero se desconoce el estado al que retornarán cuando la situación de indeterminación finalice. En resumidas cuentas este circuito se comporta justo al contrario que l anterior.

TEMA 4: 1 - 2

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 1: Flip-Flops R-S asíncronos Montar el circuito y completar la siguiente tabla de la verdad junto con el diagrama de tiempos de la figura 1-6. Comparar los resultados con los obtenidos en el circuito anterior, correspondiente al Flip-Flop R-S asíncrono con puertas NOR.

S R Q /Q 0 0 0 1 1 0 1 1

Figura 1-6. Diagrama de tiempos de Flip-Flop R-S asíncrono con puertas NAND

La fotografía de la figura 1-7 muestra el montaje práctico del Flip-Flop R-S asíncrono con puertas NAND.


TEMA 4: 1 - 3

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 1: Flip-Flops R-S asíncronos

TEMA 4: 1 - 4

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 2: Flip-Flops R-S síncronos 2.1 OBJETIVOS Presentar nuevos tipos de básculas que, además de las señales Set y Reset, precisan de una señal de sincronismo adicional para la activación/desactivación de su salida Q. 2.2 FUNDAMENTOS TEORICOS Las básculas síncronas son circuitos en los que además de las ya conocidas señales de entrada S y R hay una tercera señal llamada “señal de reloj (CK)”. Cuando se quiere poner la salida Q a nivel lógico “1”, no basta con activar la señal de entrada S (Set) sino que además la señal de reloj CK debe estar activada. De igual forma, si se desea poner a “0” la salida Q, hay que activar tanto a la señal R (Reset) de borrado como la señal de reloj CK.

Si no hay señal S (Set) o R (Reset) o tampoco hay señal de reloj CK, el circuito se considera en situación de reposo. La salida Q conserva el último estado. La condición de indeterminación o “prohibido” se produce cuando las tres señales de entrada, S, R y CK están activadas.

La figura 2-1 muestra el esquema por bloques o símbolo de dos flip-flops R-S síncronos. Una de ellas dispone de una señal de reloj activa por nivel “1” y la otra por nivel “0”.

Figura 2-1. Representación de dos Flip-Flops R-S síncronos

2.3 MATERIALES NECESARIOS 1 C.I. 74HCT00 (4 puertas NAND) 1 C.I. 74HCT02 (4 puertas NOR) 1 C.I. 74HCT08 (4 puertas AND) Cables de conexión F. Alimentación de 5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldadura Interruptores (3) y leds (2) Entrenador Universal Trainer o similar (opcional) 2.4 DESARROLLO DE LA PRACTICA 2.4.1 Empleo de puertas NOR

El esquema de la figura 2-2 muestra un Flip-Flop síncrona construido con puertas NOR y un circuito de entrada de reloj activo por nivel “1”.

E01 2

E21 2

S1

.

S0

.

U2A

74HCT02

2

31

U2B

74HCT02

5

64

U1A

74HCT08

1

23

U1B

74HCT08

4

56

E11 2

SET

RESET

/Q

Q

S

CK

R

Figura 2-2. Flip-Flop síncrono con NOR

TEMA 4: 2 - 1

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 2: Flip-Flops R-S síncronos La fotografía de la figura 2-3 muestra el montaje práctico del circuito anterior sobre el entrenador Universal Trainer. Se insiste en la necesidad de3 alimentar a todos y cada uno de los circuitos integrados que se empleen. En este caso la alimentación es GND por la patilla 7 y +5Vcc por la patilla 14, para ambos circuitos empleados.

Figura 2-3. Montaje práctico del Flip-Flop R-S síncrono

Montado el circuito, comprobar su funcionamiento y completar tanto la siguiente tabla de la verdad como el diagrama de tiempos mostrado en la figura 2-4, en el que a partir de las señales de entrada E1, E0 y E2 se debe deducir las señales las señales presentes en Set, Reset, Q y /Q

ENTRADAS SALIDASE0 (S) E1 (CK) E2 (R) Q /Q

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Figura 2-4. Diagrama de tiempos del R-S síncrono

TEMA 4: 2 - 2

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 2: Flip-Flops R-S síncronos 2.4.2 Empleo de puertas NAND El circuito se muestra en la figura 2-5.

E01 2

E21 2

S0

.

U1C

74HCT00

9

108

U1D

74HCT00

12

1311

S1

.

E11 2

U1A

74HCT00

1

23

U1B

74HCT00

4

56

SET

RESET

Q

/Q

S

CK

R

Figura 2-5. Flip-Flop R-S síncrono construido en torno a puertas NAND

A pesar de emplear puertas distintas, a efectos prácticos tanto este circuito como el anterior responden a la misma tabla de la verdad. Comprobarlo al completar la siguiente tabla de la verdad y el correspondiente diagramas de tiempos mostrado en la figura 2-6.

Figura 2-6. Diagrama de tiempos del R-S síncrono

ENTRADAS SALIDASE0 (S) E1 (CK) E2 (R) Q /Q

0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

TEMA 4: 2 - 3

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 2: Flip-Flops R-S síncronos ANOTACIONES PERSONALES

TEMA 4: 2 - 4

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 3: Flip-Flop tipo D 3.1 OBJETIVOS Presentar el funcionamiento del Flip-Flop más sencillo de manejar como es el tipo D. 3.2 FUNDAMENTOS TEORICOS Efectivamente, el tipo D es un flip-flop de tipo síncrono muy fácil de emplear. Tan sólo dispone de una única línea de entrada de datos (D) y la correspondiente señal de reloj CK para el sincronismo. La figura 3-1 presenta el símbolo abreviado de este modelo de slip-flop. El de la izquierda dispone de una señal de reloj activa por nivel “1” y el derecha activa por nivel “0”.

Figura 3-1. Símbolo del Flip-Flop tipo D

La salida Q presenta el estado de la entrada de datos D cuando la señal de reloj CK esté activada. Si D vale “1” y hay reloj, se grava “1”. Si D vale “0” y el reloj está activo, se graba “0”. Se recuerda que, tal y como se muestra en la figura anterior, dicha señal de reloj puede ser activa por “1” o por nivel “0”. Si no hay señal de reloj la salida Q conserva el estado anterior. 3.3 MATERIALES NECESARIOS 1 C.I. 74HCT00 (4 puertas NAND) 1 C.I. 74HCT04 (6 puertas NOT) Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldadura Interruptores (2) y leds (2) Entrenador Universal Trainer o similar (opcional) 3.4 DESARROLLO DE LA PRACTICA La figura 3-2 muestra el esquema de una báscula tipo D con entrada de reloj activa por nivel “1”.

S0

.

S1

.

U1D

74HCT00

12

1311

U1C

74HCT00

9

108

E01 2

E11 2

U1A

74HCT00

1

23

U1B

74HCT00

4

56

U2A74HCT04

12

SET

/Q

RESET

QD

CK

Figura 3-2. Esquema del Flip-Flop tipo D

TEMA 4: 3 - 1

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 3: Flip-Flop tipo D Montar el circuito alimentando debidamente a los C.I. integrados. Ambos se alimentan GND por la patilla 7 y +5Vcc por la patilla 14.

Completar la siguiente tabla de la verdad y el diagrama de tiempos de la figura 3-3, con lo que quedará perfectamente definido el funcionamiento del Flip-Flop tipo D.

ENTRADAS SALIDASE1 (CK) E0 (D) Q /Q

0 0 0 1 1 0 1 1

Figura 3-3. Diagrama correspondiente al Flip-Flop tipo D Del análisis de los resultados obtenidos, se desprende un detalle importante de la báscula tipo D que la diferencia de las anteriores: no existe estado de indeterminación. La señal de reloj puede conectarse al generador lógico del entrenador en lugar de emplear el interruptor E1. Se consigue de esta forma que la salida Q se cargue periódicamente con el estado lógico presente en la entrada de datos D (E0).

TEMA 4: 3 - 2

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 4: Báscula J-K 4.1 OBJETIVOS Presentar el funcionamiento de este tipo de báscula que presenta unas notables características que la diferencia de los circuitos analizados anteriormente. 4.2 FUNDAMENTOS TEORICOS En primer lugar hay que decir que se trata de una báscula síncrona y que las señales de entrada pasan a llamarse J y K en lugar de S y R, pero la finalidad de estas señales sigue siendo la misma. Activando la entrada J, la salida Q pasa a “1”. Activando la entrada K, la salida Q se carga con “0”. La figura 4-1 muestra el símbolo de la báscula J-K, donde además de las señales ya conocidas, puede disponer de otras señales de entrada adicionales.

Figura 4-1. Símbolos de la básculas J-K

Una diferencia a destacar consiste en la señal de reloj. Se dice que es activa por flanco de subida o flanco de bajada en lugar de por nivel como venía siendo hasta ahora. Nótese, en la figura anterior, el símbolo empleado para describir la señal de reloj. La otra diferencia se encuentra en el hecho de que no hay situación de indeterminación. Efectivamente, cuando J y K ambas están a “1” y se aplica un pulso de reloj, la salida Q pasa a valer lo contrario de lo que tenía. Esta situación es conocida como basculado de la salida o “TOGGLE”. Finalmente, es posible encontrar básculas J-K con señales adicionales que permiten una puesta a “1” inicial de Q (PRESET) o una puesta a “0” (CLEAR). Dichas señales reciben el nombre de PR y CL respectivamente y son totalmente asíncronas, no dependen ni de J ni de K ni tampoco del reloj CK. Dichas señales son totalmente opcionales y, según modelos, serán activas por “0” o por “1”. El dispositivo integrado 74LS112 contiene en su interior dos básculas J-K completas y totalmente independientes entre sí. La figura 4-2 muestra el encapsulado de este dispositivo al que acompaña una tabla con la descripción de cada una de sus patillas.

Pin Nº NOMBRE DESCRIPCION 1, 13 1CLK, 2CLK Entradas de reloj activo por flanco descendente para

ambas básculas 4, 10 1PRE, 2PRE Entradas asíncronas de pre activado activas por “0”,

para ambas básculas 15, 14 1CLR, 2CLR Entradas asíncronas de pre borrado activas por “0”,

para ambas básculas 3, 11 1J, 2J Entradas síncronas de activación para ambas básculas 2, 12 1K, 2K Entradas síncronas de borrado para ambas básculas 5, 9 1Q, 2Q Salidas de ambas básculas 6, 7 1/Q, 2/Q Salidas invertidas de ambas básculas

16, 8 Vcc, GND Señales de alimentación a +5VDC

Figura 4-2. Descripción de patillas del dispositvo 74LS112

TEMA 4: 4 - 1

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 4: Báscula J-K 4.3 MATERIALES NECESARIOS 1 C.I. 74LS112 (2 básculas J-K) 1 C.I. 74HCT04 (6 puertas NOT) Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (4), pulsaores (1) y leds (2) Entrenador Universal Trainer o similar (opcional) 4.4 DESARROLLO DE LA PRACTICA Según el esquema de la figura 4-3 se propone experimentar con una de las dos básculas J-K contenidas en el dispositivo 74LS112.

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

E11 (CK)

E0 (J) 1 2

E1 (K) 1 2

E3 (CL) 1 2

E2 (PR) 1 2 S0 (Q).

S1 (/Q)

.

Figura 4-3. Experimentando con la báscula J-K

Las entradas asíncronas PR (E2) y CL (E3) son activas por nivel lógico “0” y permiten forzar a la salida Q a un estado conocido: activada o borrada respectivamente. Si cualquiera de ellas se dejara por descuido a “0” , la salida Q se mantiene forzada a un determinado nivel, y no responderá a las entradas J, K y CK. El estado de reposo de estas señales es por tanto el de nivel “1”

Todo lo expuesto se puede plasmar en la siguiente tabla de la verdad y en el diagrama de tiempos de la figura 4-4, que definen el funcionamiento de este tipo de báscula. ENTRADAS SALIDAS

PR (E2) CL (E3) J (E0) K (E1) CK (E11) Q /Q 0 1 X X X 1 0 X X X 1 1 X X 0 1 1 0 0 ↓ 1 1 0 1 ↓ 1 1 1 0 ↓ 1 1 1 1 ↓

Figura 4-4. Diagrama de tiempos de la báscula J-K

TEMA 4: 4 - 2

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 4: Báscula J-K Una de las características de la bascula J-K es que la señal de reloj actúa por flanco en lugar de por nivel y mas concretamente, en el circuito del ejemplo, por flanco descendente. Esto significa que la señal de reloj debe realizar una transición completa y pasar de nivel “0” a “1” y volver luego a “0”. Es en este preciso momento cuando la salida Q se activa o no según las señales de entrada J y K. Observar el detalle con atención. La otra característica fundamental es la ausencia del estado de indeterminación. Efectivamente cuando J y K están a nivel “1” la salida Q cambia al estado contrario por cada pulso de reloj (flanco descendente). Según el esquema del circuito anterior este detalle puede no verse adecuadamente. Ello es debido al efecto “Rebote” que presentan los mecanismos electro mecánicos como el pulsador E11 empleado como entrada de reloj. Un simple accionamiento por nuestra parte del pulsador E11 puede realmente generar varios pulsos, lo que provocará varios cambios de estado en Q de forma consecutiva y rápida. Para apreciar nítidamente el cambio de estado en Q cuando J y K están a “1”, se sugiere quitar el pulsador E11 y emplear el generador de funciones para generar la señal de reloj. En este caso se apreciará claramente que Q cambia de estado en cada flanco descendente de la señal aplicada. El generador proporciona una señal cuadrada limpia y exenta de rebotes. Prestando al debida atención también se puede apreciar que en la salida Q se obtiene un pulso completo (0-1-0) por cada dos pulsos de la señal de reloj aplicada (0-1-0-1-0). Esto es, la frecuencia de salida es la mitad de la de entrada. La fotografía de la figura 4-5 muestra el montaje práctico empleado para el análisis de la báscula J-K, realizado sobre el entrenador Universal Trainer.

Figura 4-5. Montaje de la báscula J-K

Si a una báscula J-K se unen entre sí las entradas J y K mediante un inversor, se obtiene una báscula tipo D con reloj activado por flanco en lugar de por nivel. El esquema de la figura 4-6 propone la construcción de una báscula tipo D activada por el flanco descendente del reloj CK.

E0 (D) 1 2

E11 (CK)

74LS112

U2 4

3

2

15

6

51

PRJ

K CL /Q

QCK

E2 (PR) 1 2 S1 (/Q)

.

S0 (Q)

.

E3 (CL) 1 2

U1A

74HCT04

1 2

Figura 4-6. Báscula tipo D

TEMA 4: 4 - 3

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 4: Báscula J-K Para comprobar su funcionamiento basta con completar la siguiente tabla de la verdad y el diagrama de tiempos mostrado en la figura 4-7. ENTRADAS SALIDAS

PR (E2) CL (E3) D (E0) CK (E11) Q /Q 0 1 X X 1 0 X X 1 1 X 0 1 1 0 ↓ 1 1 1 ↓

Figura 4-7.

Diagrama de tiempos de la báscula tipo D

TEMA 4: 4 - 4

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 5: Circuitos de entretenimiento 5.1 OBJETIVOS Mostrar algunos circuitos de carácter didáctico y entretenimiento basados en los flip-flops R-S y básculas J-K estudiadas en anteriores prácticas. 5.2 FUNDAMENTOS TEORICOS La idea general de toda báscula o flip-flop, es que actúa como elemento o célula básica de memoria. Es por tanto capaz de registrar un suceso o señal de entrada y memorizarlo a la salida. Aunque posteriormente desaparezca el suceso que originó el estado actual de la salida, el circuito lo sigue recordando, por lo que dicha salida no cambia de estado. 5.3 MATERIALES NECESARIOS 1 C.I. 4011 (4 puertas NANDE CMOS) 1 C.I. 74LS112 (2 básculas J-K) 2 Resistencias de 10KΩ 1 Resistencia de 100KΩ 1 Resistencia de 1MΩ 2 condensadores de 100nF 1 Condensador de 10μF Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (1), Pulsadores (2) y leds (3) Entrenador Universal Trainer o similar (opcional) 5.4 DESARROLLO DE LA PRACTICA 5.4.1 Alarma por rotura de un conductor Se trata de detectar la rotura de un conductor para disparar una señal de alarma. En este ejemplo resulta evidente la necesidad de emplear una báscula. Se produce una señal de entrada que provoca el disparo de la alarma. Esta sigue activada aunque la señal de entrada que originó el disparo desaparezca. Su esquema se muestra en la figura 5-1, y se emplea el dispositivo CMOS 4011. Este puede alimentarse con una tensión de +3VDC a +15VDC. En este ejemplo se alimenta a +5VDC

+5Vcc

+5Vcc

U1A

4011

1

23

U1B

4011

5

64

U1C

4011

8

910

U1D

4011

12

1311

R110K

R2100K

R41M

R3

10K

C2

100n

C1100n

S0 (ALARMA).

SENSOR

12

Figura 5-1. Esquema del circuito de alarma por rotura de conductor

El esquema del circuito se puede dividir en dos partes bien diferencias. Las puertas U1C y U1D conforman un circuito multivibrador capaz de generar una onda cuadrada cuya frecuencia viene determinada por el valor de R4 y C2. Dicha frecuencia se aplica al led de salida S0 que pilota la situación de alarma. El generador se ponen en marcha cuando la patilla 9 de U1C esté a nivel “1”.

TEMA 4: 5 - 1

TEMA 4: Circuitos secuenciales, Flip-Flops Práctica 5: Circuitos de entretenimiento Por otra parte las puertas U1A y U1B forma una báscula R-S asíncrona. Cuando se conecta la alimentación al circuito, la red R-C formada por R2 y C1 garantiza que la salida de la báscula, patilla 3 de U1A, esté desactivada a nivel “0” bloqueando así al multivibrador. Para ello se genera una señal de reset (R) en la patilla 6 de U1B a partir de la conexión de alimentación y durante un tiempo determinado por R2 y C2. En situación normal de reposo, la patilla 1 de U1A está a nivel “1”. Esta patilla se corresponde con la señal Set de activación (S) de la báscula. Cuando se corta el conductor que la lleva a +5VDC, se aplica un nivel “0” gracias a R1. Se genera así la señal de activación S, la pata 3 de U1A que se corresponde con la salida Q de la báscula pasa a “1” y el multivibrador se activa a modo de alarma. Aunque se vuelva a unir el conductor, la alarma sigue activada. Para reponerla es necesario no sólo unir el conductor, sino que también hay que apagar y volver a encender el circuito. 5.4.2 Juego “el mas rápido” El ejemplo propone realizar un circuito que detecte la pulsación más rápida realizada entre dos “concursantes”. Para ello se van a emplear dos básculas J-K conectadas de forma que la salida de una bloquea a la contraria poniéndola a “0”. La salida que prevalece activada corresponderá a aquella báscula que reciba primero un pulso de reloj. Ver el esquema de la figura 5-2.

U2A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

U3B

74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U1A

4011

1

23

U1B

4011

5

64

S4 (JUGADOR 1)

.

S7 (START)

.

S0 (JUGADOR 2)

.

R11M

E0 (INICIO)1 2

C110uF

E10 (JUGADOR 2)E11 (JUGADOR 1)

Figura 5-2. Esquema del juego “el mas rápido”

El circuito se divide en dos partes. Por una lado las puertas NAND CMOS (U1) hacen las veces de temporizador. Cuando el interruptor de INICIO (E0) se pone a “1” la salida (S7) pasa a “1” al de un un tiempo que está determinado determinado por R1 y C1. Mientras tanto se mantiene a “0” que, aplicado a las entradas CLEAR (CL) de las básculas U2A y U2B, hace que las salidas de las mismas permanezcan bloqueadas a “0”. Transcurrida la temporización, la salida S7 se pone a “1” y las básculas se desbloquean. En este momento los jugadores pueden accionar sus respectivos pulsadores (E10) y (E11). Las señales de estos van a parar a las entradas de reloj (CK) de cada báscula. Las entradas J y K de estas se toman desde las salidas /Q y Q de la báscula contraria. De esta forma aquella que primero reciba la señal de reloj se activará poniendo a “1” su salida, al tiempo que la otra queda definitivamente a “0”. Una nueva partida dará comienzo cuando el interruptor START (E0) se ponga a “0”. En este momento las salidas de ambas básculas vuelven a la situación de reposo “0”, el condensador C1 se descarga, la salida S7 se pone también a “0” y el ciclo volverá a repetirse cuando E0 pase nuevamente a “1”.

TEMA 4: 5 - 2

TEMA 5:Circuitos secuenciales, Registros

TEMA 5: Circuitos secuenciales, Registros Práctica 1: Registros Registro de entrada / salida en paralelo de 4 bits Registro de entrada / salida paralelo de 8 bits integrado Práctica 2: Registros de desplazamiento Registro de entrada serie salida paralelo de 4 bits Registro de desplazamiento universal

TEMA 5

TEMA 5: Circuitos secuenciales, Registros Práctica 1: Registros 1.1 OBJETIVOS

Estudiar el funcionamiento de estos circuitos digitales que son capaces de almacenar una información binaria de varios bits. 1.2 FUNDAMENTOS TEORICOS Un registro consiste en un conjunto de básculas tipo D en las que la señal de reloj es común a todas ellas. De esta forma una única señal de reloj hará que cada báscula recoja y memorice el bit presente en sus respectivas entradas. Estamos hablando de un registro de entrada de información en paralelo y salida en paralelo. 1.3 MATERIALES NECESARIOS 1 C.I. 74HCT04 (6 puertas NOT) 2 C.I. 74LS112 (2 básculas J-K) 1 C.I. 74LS373 ( registro de 8 bits) Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (9), pulsador (1) y leds (8) Entrenador Universal Trainer o similar (opcional) 1.4 DESARROLLO DE LA PRACTICA 1.4.1 Registro de entrada/salida paralelo de 4 bits En la figura 1-1 se muestra el esquema electrónico de un registro de 4 bits de entrada/salida paralelo. Está construido a partir de básculas J-K con sus correspondientes inversores que las convierte en básculas tipo D activas al flanco descendente de la señal común de reloj.

U2A74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

U3A74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

U2B74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U3B74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U1A74HCT04

12

U1C74HCT04

56

U1D74HCT04

98

U1B74HCT04

34

S0 (D0)

.

S1 (D1)

.

S2 (D2)

.

S3 (D3)

.

E1 (D1)12

E3 (D3)12

E2 (D2)12

EO (D0)12

E11 (CLOCK)

Figura 1-1. Registro de 4 bits de Entrada/Salida paralelo

En la fotografía de la figura 1-2 se muestra el montaje práctico del circuito anterior, realizado sobre el entrenador Universal Trainer. El integrado U1 recibe tensión de +5Vcc por la patilla 14 y de GND por la 7. Los integrados U2 y U3 reciben +5Vcc por la patilla 16 y GND por la 8.

TEMA 5: 1 - 1

TEMA 5: Circuitos secuenciales, Registros Práctica 1: Registros

Figura 1-2. Montaje práctico de un registro de 4 bits

Mediante los interruptores E3-E0 se introducen los bits D3-D0 del dato que se desea registrar o memorizar. El pulsador E11 actúa como generador de la señal de reloj. La mejor forma de analizar el funcionamiento del circuito es completando el diagrama de tiempos de la figura 1-3. En el se representa unas supuestas combinaciones en los bits de entrada (D0-D3) y, en función de la señal de reloj, se debe determinar cual es la información de los bits de salida (S0-S3).

Figura 1-3. Diagrama de tiempos de un registro de

4 bits

1.4.2 Registro de entrada/salida de 8 bits integrado El dispositivo integrado SN74LS373 contiene en su interior un registro de 8 bits completo con señal de reloj activa por nivel “1” (no por flanco) y con señal para el control tri estado de las salidas. La disposición de patillas se presenta en la figura 1-4, junto con la descripción de las mismas.

Figura 1-4. Distribución de pines del dispositivo 74LS373

Nº PIN NOMBRE DESCRIPCION 3,4,7,8,13,14,17,18 1D ------- 8D Entradas para cada bascula del registro. 2,5,6,9,12,15,16,19 1Q ------- 8Q Salidas de cada una de las básculas del

registro 1 /OE Control de las salidas. Cuando está a “0”

las salidas quedan en alta impedancia. A “1” las salidas muestran el dato actual memorizado.

11 LE Señal de reloj. Cuando está a “1” las entradas quedas registradas en las salidas. A nivel “0” las salidas conservan el estado anterior

10, 20 GND, VCC Entrada de alimentación a +5VDC

TEMA 5: 1 - 2

TEMA 5: Circuitos secuenciales, Registros Práctica 1: Registros

La figura 1-5 muestra un resumen de la arquitectura interna de este dispositivo, representando únicamente uno de los 8 Flip-Flops contenidos en su interior y los circuitos auxiliares que los acompañan. E registro está construido en trono a 8 Flip-Flops tipo D con señal de reloj activa por nivel 1 aplicada por la patilla LE. La señal OE controla sendos sistemas tri estado que permiten desconectar o no las salidas Q de cada Flip-Flop. Figura 1-5. Arquitectura interna del 74LS373

Montar el circuito propuesto en la figura 1-6 para poder comprobar el funcionamiento de este registro de entrada/salida paralelo de 8 bits. A continuación completar el diagrama de tiempos de la figura 1-7 prestando especial atención a la señal de reloj. Existe una diferencia sustancial entre esta señal de reloj y la del circuito de la figura 1-1. Comprobarlo y tomar buena nota de ello.

U4

74LS373

3478

13141718

111

25691215

1916

1D2D3D4D5D6D7D8D

OELE

1Q2Q3Q4Q5Q6Q

8Q7Q

E3 (D3)1 2

E4 (D4)1 2

E5 (D5)1 2

E6 (D6)1 2

E2 (D2)1 2

E1 (D1)1 2

E0 (D0)1 2

E7 (D7)1 2

E9 (CONTROL)1 2 E11 (CK)

S7

.

S6

.

S5

.

S4

.

S3

.

S2

.

S1

.

S0

.

Q0Q1Q2Q3Q4Q5Q6Q7

Figura 1-6. Registro integrado de 8 bits

Figura 1-7. Diagrama de tiempos para el registro de entrada/salida paralelo de 8 bits

TEMA 5: 1 - 3

TEMA 5: Circuitos secuenciales, Registros Práctica 1: Registros ANOTACIONES PERSONALES

TEMA 5: 1 - 4

TEMA 5: Circuitos secuenciales, Registros Práctica 2: Registros de desplazamiento 2.1 OBJETIVOS

Construcción de un registro de desplazamiento de 4 bits y análisis de la evolución del mismo durante la carga de una información. También se experimentará con un dispositivo que integra un registro universal. 2.2 FUNDAMENTOS TEORICOS Un registro de desplazamiento consta de tantas básculas como bits se deseen cargar. La configuración típica consiste en conectar la salida de una báscula con la entrada de la siguiente. La señal de reloj es común a todas las básculas. La entrada de información se aplica secuencialmente por la primera de las básculas bit a bit. Cada bit va acompañado de su correspondiente pulso de reloj. Se obtiene así un registro de entrada serie y salida en paralelo. 2.3 MATERIALES NECESARIOS 1 C.I. 74HCT04 (6 puertas NOT) 2 C.I. 74LS112 (2 básculas J-K9 1 C.I. 74LS194 (registro universal) Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (9), pulsador (1) y leds (4) Entrenador Universal Trainer o similar (opcional) 2.4 DESARROLLO DE LA PRACTICA 2.4.1 Registro de entrada serie salida paralelo de 4 bits Se muestra en la figura 2-1. Consiste en un registro de 4 bits de entrada serie por la primera báscula y salida en paralelo, donde cada bit de salida se obtiene por la salida Q de cada una de las básculas.

U2B

74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U2A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

E0 (DATOS)1 2

E2 (CL)1 2

E1 (PR)1 2

U1A

74HCT04

1 2

U3B

74LS112

1011

12

14

7

913

PRJ

K CL /Q

QCK

U3A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

S0 (D0)

.

S1 (D1)

.

S2 (D2)

.

S3 (D3)

.

E11 (CK)

Figura 2-1. Registro de desplazamiento de 4 bits

A la hora de realizar el montaje se insiste en la necesidad de alimenta a todos los circuitos empleados. U1 recibe +5Vcc por la patilla 14 y GND por la 7. U2 y U3 reciben +5Vcc por la pata 16 y GND por la 7. Al aplicar un pulso de reloj mediante el pulsador E11 el nivel lógico actual presente en la entrada de datos E0, se carga en la 1ª de las básculas (S3). Un segundo pulso de reloj hace que el bit contenido en la 1ª báscula pase a la 2ª (S2) y la 1ª se cargue con el nivel actual de E0 y así sucesivamente. Al final las cuatro básculas que componen el registro quedan cargadas con lo cuatro bits de datos que se han introducido secuencialmente por E0 acompañados de su correspondiente pulso de reloj. Como ya se explicó en prácticas anteriores, el pulsador E11 empleado para generar los pulsos de reloj no está exento de rebotes por lo que es muy posible que se aprecie que un aparente pulso cargue de forma indeseada 2 o mas básculas del

TEMA 5: 2 - 1

TEMA 5: Circuitos secuenciales, Registros Práctica 2: Registros de desplazamiento registro con el mismo nivel lógico de entrada. Si se desea evitar este fenómeno se aconseja emplear el generador lógico del entrenador que proporciona una señal de onda cuadrada limpia de rebotes. Completar el diagrama de tiempos de la figura 2-2

Figura 2-2. Diagrama de tiempos de un registro de entrada serie y salida paralelo de 4 bits

2.4.2 Registro Universal Vamos a presentar el dispositivo integrado 74LS194. Consiste en un registro universal de 4 bits capaz de desplazar a izquierda y a derecha así como cargar información en serie o en paralelo. En la figura 2-3 se aprecia la distribución de patillas así como una tabla con la descripción de las mismas.

Nº de PIN NOMBRE DESCRIPCION 1 CLR Entrada para el borrado total del registro activa

por nivel “0” 2 SR SER Entrada serie de datos con desplazamiento a la

derecha 7 SL SER Entrada serie de datos con desplazamiento a la

izquierda 3,4,5 y 6 A, B, C, D Entradas para el dato de 4 bits en paralelo 9 y 10 S1 y S0 Entradas para la selección del modo de trabajo 11 CLK Entrada de reloj activa por flanco ascendente 15,14,13,12 QA – QD Salidas del registro 16 y 8 VCC y GND Entradas de alimentación

Figura 2-3. Encapsulado del 74LS194

A continuación se muestra la tabla de la verdad que define el funcionamiento de este C. Integrado y en la que se emplean los siguientes abreviaturas: H representa nivel alto (“1”) y L nivel bajo (“0”) X representa nivel irrelevante (puede ser “1” o “0” indistintamente) ↑ Flanco ascendente de la señal de reloj QA0-QD0 representan a las salidas QA-QD cuando el registro está inactivo o reposo QAn-QDn represntan a las salidas QA-QD tras el último pulso de reloj a,b,c,d representan el nivel lógico que adquieren las salidas QA-QD a partir de las entradas A-D

TEMA 5: 2 - 2

TEMA 5: Circuitos secuenciales, Registros Práctica 2: Registros de desplazamiento

ENTRADAS SALIDAS MODO ENT. SERIE ENT. PARALELO CLR

S1 S0 CLK

SL SR A B C D QA QB QC QD

L X X X X X X X X X L L L L H X X L X X X X X X QA0 QB0 QC0 QD0 H H H ↑ X X a b c d a b c d H L H ↑ X H X X X X H QAn QBn QCn H L H ↑ X L X X X X L QAn QBn QCn H H L ↑ H X X X X X QBn QCn QDn H H H L ↑ L X X X X X QBn QCn QDn L H L L X X X X X X X QA0 QB0 QC0 QD0

El esquema de la figura 2-4 es un circuito que nos permitirá experimentar y analizar las diferentes funciones que realiza el integrado. Montarlo y realizar las diferentes operaciones que se proponen a continuación.

S0(QA)

.

S1(QB)

.

S2(QC)

.

S3(QD)

.

E11 (CK)

U1

74LS194

1279

10

11

3456

15141312

CLRSRSLS0S1

CK

ABCD

QAQBQCQD

E2 (C)1 2

E3 (D)1 2

E8 (S1)1 2

E7 (S0)1 2

E4 (CLR)1 2

E5 (SR)1 2

E6 (SL)1 2

E0 (A)1 2

E1 (B)1 2

Figura 2-4. Circuito experimental para el 74LS194 Borrado del registro

Basta con poner a “0” la entrada E4 (CLR). Todas las salidas del registro se ponen a “0”. Posteriormente se recomienda dejar esta entrada a “1” como nivel de reposo ya que sino el registro permanece borrado permanentemente. Carga en paralelo El registro se carga con los cuatro bits introducidos por las entradas E0-E3 (A-D). Las entradas de selección de modo E7 y E8 (S0 y S1) deben estar a nivel “1”. La carga se realiza cuando haya un flanco ascendente de la señal de reloj introducida mediante el pulsados E11 (CK). Carga en serie por la derecha Las entradas de selección de modo E7 y E8 (S0 y S1) deben valer “1” y “0” respectivamente. Los bits a cargar se van introduciendo por la entrada E5 (SR) de forma secuencial y al ritmo marcado por la señal de reloj que se aplica mediante el pulsador E11 (CK). Carga en serie por la izquierda Las entradas de selección de modo E7 y E8 (S0 y S1) deben valer “0” y “1” respectivamente. Los bits a cargar se van introduciendo por la entrada E6 (SL) de forma secuencial y al ritmo marcado por la señal de reloj que se aplica mediante el pulsador E11 (CK).

TEMA 5: 2 - 3

TEMA 5: Circuitos secuenciales, Registros Práctica 2: Registros de desplazamiento Reposo En este estado el registro no puede ser cargado ni en serie ni en paralelo, sus salidas conservan el último valor registrado. Esto se consigue bien poniendo a “0” la señal de reloj o bien poniendo a “0” las señales de modo E7 y E8 (S0 y S1). Se recuerda que debido al efecto rebote que puede presentar el pulsador E11 (CK) es posible que en las cargas serie del registro se aprecie que un mismo bit de entrada se repite en dos o mas de las salidas. Se recomienda emplear un generador lógico que proporcione una señal de onda cuadrada limpia. La fotografía de la figura 2-5 muestra el montaje práctico de este circuito realizado sobre el entrenador Universal Trainer.

Figura 2-5. Montaje sobre el Universal Trainer

ANOTACIONES PERSONALES

TEMA 5: 2 - 4

TEMA 6:Circuitos secuenciales, contadores

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios Contador ascendente de 4 bits Contador descendente de 4 bits Contador Up/Down con precarga Práctica 2: La década Contador BCD Contador BCD con visualización Contador decimal Práctica 3: Circuitos de entretenimiento Quiniela electrónica Dado electrónico

TEMA 6

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios 1.1 OBJETIVOS

Presentar y analizar el funcionamiento de estos circuitos digitales capaces de llevar la cuenta binaria del número de pulsos de entrada que reciben a su entrada. 1.2 FUNDAMENTOS TEORICOS Un contador es un circuito construido a base de básculas. Es capaz de contar, en binario, el número de pulsos de reloj que se le aplican. Dichos pulsos pueden proceder de diversas fuentes: sensores, finales de carrera, pulsadores, etc. La máxima cuenta que puede llevar un circuito contador recibe el nombre de “módulo”. El módulo de un contador binario puro se determina por 2n. Donde n representa el número de básculas de que consta el circuito. Así un contador de 4 bits (4 básculas) puede contar hasta 16 pulsos para luego volver a empezar desde 0. En ocasiones el módulo de un contador puede modificarse añadiendo circuitería adicional de modo que, cuando el contador alcance el valor deseado, se produzca un borrado del mismo y se reanude nuevamente la cuenta. Según se construya el circuito, el contador puede ser ascendente (UP) o descendente (DOWN), en cuyo caso se descuenta una unidad por cada pulso de entrada recibido. 1.3 MATERIALES NECESARIOS 2 C.I. 74LS112 (2 básculas J-K) 1 C.I. 74LS169 (1 contador UP/DOWN con precarga) Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (7), pulsador (1) y leds (5) Entrenador Universal Trainer o similar (opcional) 1.4 DESARROLLO DE LA PRACTICA 1.4.1 Contador ascendente de 4 bits Se corresponde con el esquema de la figura 1-1 y consiste en un contador ascendente de 4 bits y con un módulo de 16.

U2B

74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U2A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

U1B

74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U1A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

S3 (D3)

.

S2 (D2)

.

S1 (D1)

.

S0 (D0)

.

E11 (CK)

E1 (CL)

1 2

E0 (PR)1 2

Figura 1-1. Contador ascendente de 4 bits

Se recuerda alimentar a ambos dispositivos 74LS112 empleados en el esquema. Reciben +5Vcc por la pata 16 y GND por la pata 7. El montaje práctico realizado sobre el entrenador Universal Trainer, se muestra en la fotografía de la figura 1-2

TEMA 6: 1 - 1

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios

Figura 1-2. Montaje práctico del contador ascendente

Al conectar la alimentación las salidas de las básculas adquieren un estado aleatorio por lo que el valor inicial del contador es desconocido. Se puede actuar sobre las señales de PR (E0) o CL (E1) para hacer que el contador se ponga a 1111 o a 0000 respectivamente. Estas señales son activas por nivel “0” por lo que en reposo deben mantenerse a nivel “1”. Mediante el pulsador E11 (CK) se aplican los pulsos a contar. Como ya se ha comentado en anteriores ocasiones los pulsadores electromecánicos generan rebotes. Esto significa que un simple accionamiento de dicho pulsador puede provocar realmente dos o mas pulsos eléctricos. Se aprecia claramente que el contador evoluciona a “saltos”. Para evitarlo se puede emplear un generador lógico que suministre una señal limpia de onda cuadrada como entrada de los pulsos a contar. En caso de emplear el entrenador Universal Trainer disponemos de un generador que suministra onda cuadrada de 1Hz, 10Hz, 100Hz y 1 KHz.

Completar el diagrama de tiempos de la figura 1-3. A la vista del mismo se puede comprobar que, efectivamente, el módulo del contador es de 16. Igualmente se puede comprobar que la frecuencia en la salida Q de cualquier báscula, es la mitad de la frecuencia de reloj que le entra a la misma por CK. Así, en S0 se tiene la mitad de frecuencia del reloj de entrada, en S1 la mitad de S0, en S2 la mitad de S1 y, finalmente, en S3 la mitad de S2.

Figura 1-3. Diagrama de tiempos de un contador ascendente de 4 bits

TEMA 6: 1 - 2

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios 1.4.2 Contador descendente de 4 bits Su esquema se corresponde con el mostrado en la figura 1-4.

U1A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

E0 (PR)1 2

U2B

74LS112

10

11

12

14

7

913

PRJ

K CL /Q

QCK

U2A

74LS112

4

3

2

15

6

51

PRJ

K CL /Q

QCK

U1B

74LS112

10

11

1214

7

913

PRJ

K CL /Q

QCK

S1 (D1)

.

S0 (D0)

.

E11 (CK)

E1 (CL)

1 2

S3 (D3)

.

S2 (D2)

.

Figura 1-4. Contador descendente de 4 bits

Se puede apreciar que la diferencia básica entre un contador ascendente (UP) y otro descendente (DOWN) consiste en que, en el primer caso, la entrada de reloj de una báscula se toma desde la salida Q de la que la precede y en el segundo caso desde la salida /Q. Al igual que el anterior, la cuenta se lleva a cabo en binario y se puede comprobar que el efecto divisor de frecuencia es similar al del contador ascendente. Completar el diagrama de tiempos de la figura 1-5.

Figura 1-5. Diagrama de tiempos para un contador descendente de 4 bits

TEMA 6: 1 - 3

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios 1.4.3 Contador UP/DOWN con precarga Un contador además de ser ascendente o descendente (UP/DOWN) también puede tener precarga. Esto es, tener la posibilidad de cargar un valor inicial con el que comenzar la cuenta. El dispositivo 74LS169 consiste en un contador UP/DOWN de 4 bits con precarga. La figura 1-6 presenta la distribución de patillas así como una descripción de las mismas.

Pin Nº NOMBRE DESCRIPCION 1 U/D Entrada de control UP/DOWN. Cuando está a

“1” se cuenta en ascendente, a “0” en descendente.

2 CLK Entrada de pulsos a contar. Estos son activos por flanco ascendente.

3, 4, 5, 6 A, B, C, D Entradas de precarga. A través de ellas se introduce el valor inicial de la cuenta.

7, 10 /ENP, /ENT Entradas de habilitación. Deben estar ambas a “0”, en caso contrario la cuenta queda detenida.

9 /LOAD Entrada activa por “0”. Cada vez que se genera, y se produce una señal de reloj, el contador queda cargado con el valor binario presente en las entradas A,B,C y D.

14, 13, 12, 11 QA, QB, QC, QD Salidas binarias del contador 15 /RCO Salida de desbordamiento. Genera un pulso

con una duración similar a la de los pulsos a contar, cada vez que haya un sobrepasamiento en la cuenta

8, 16 GND, VCC Entradas de alimentación a +5VDC

Figura 1-6. Encapsulado del

dispositivo 74LS169 La figura 1-7 muestra el esquema típico para experimentar con el dispositivo 74LS169.

E9 (ENABLE)1 2

E8 (U/D)1 2

E7 (LOAD)1 2

EO (A)1 2

E1 (B)1 2

E2 (C)1 2

E3 (D)1 2

U1

74LS169

3456

291

107

1413121115

ABCD

CLKLOADU/DENTENP

QAQBQCQD

RCO

E11 (CK)

S0 (QA).

S1 (QB)

.

S2 (QC)

.

S3 (QD)

.

S7 (RC0)

.

Figura 1-7. Circuito experimental para el 74LS169

El pulsador E11 genera los pulsos a contar. Se debe tener en cuenta el efecto “rebote” del mismo que puede provocar una cuenta incorrecta. Si se desea se puede emplear el generador lógico para suministrar unos pulsos limpios. El resultado de la cuenta se obtiene por las salidas QA-QD que se representan en los leds S0-S3. Lasalida RC0 reflejada en S7 indica sobrepasamiento de la cuenta (“overflow”). Los interruptores E0-E3 introducen por las entradas A-D el valor inicial de la cuenta cada vez que la entrada LOAD (E7) vale “0” y se recibe un pulso de reloj. Mediante la entrada U/D (E8) se selecciona entre una cuanta ascendente (E8=”1”) o descendente (E8=”0”). Finalmente las entradas ENT y ENP (E9) permiten inhibir al contador cuando se ponen a “1”.

TEMA 6: 1 - 4

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios La forma idónea para determinar el funcionamiento de este contador, es completar debidamente el diagrama de tiempos de la figura 1-8 y analizarlo con cuidado. Para ello, se supone que se hace una carga inicial con el valor binario de entrada 1101 (13) que se introduce mediante los interruptores: E3=1, E2=1, E1=0 y E0=1.

Figura 1-8. Diagrama de tiempos del dispositivo 74LS169

TEMA 6: 1 - 5

TEMA 6: Circuitos secuenciales, contadores Práctica 1: Contadores binarios ANOTACIONES PERSONALES

TEMA 6: 1 - 6

TEMA 6: Circuitos secuenciales, contadores Práctica 2: La década 2.1 OBJETIVOS Analizar el funcionamiento de dos dispositivos contadores diseñados específicamente para contar hasta 10 (décadas). 2.2 FUNDAMENTOS TEORICOS El 74LS90 consiste en un dispositivo integrado compuesto básicamente de 4 básculas y que es capaz de contar, en BCD, desde el 0 hasta 9. La figura 2-1 muestra la disposición de patillas y la tabla que la acompaña proporciona una descripción de las mismas.

Pin Nº NOMBRE DESCRIPCION 1 CKB Entrada B de reloj 14 CKA Entrada A de reloj 2, 3 R01, R02 Puesta a 0 6, 7 R91, R92 Puesta a 9 12, 9, 8, 11 QA, QA, QC, QD Salidas del contador 5, 10 VCC, GND Entradas de alimentación a +5VDC

Figura 2-1. Encapsulado del dispositivo 74LS90

2.3 MATERIALES NECESARIOS 1 C.I. 74LS90 (Década BCD) 1 C.I. 74LS47 (Decodificador BCD) 1 C.I. 4017 (Década decimal) 1 Display SA43-11HWA de ánodo común Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Interruptores (2), pulsadores (1) y leds (8) Entrenador Universal Trainer o similar (opcional) 2.4 DESARROLLO DE LA PRACTICA 2.4.1 Contador BCD Se emplea la década contenida en el dispositivo anteriormente explicado. El esquema del circuito se muestra en la figura 2-2.

U1

74LS90

141

2367

129811

CKACKB

R0(1)R0(2)R9(1)R9(2)

QAQBQCQD

E11 (CK)

E0 (R0)1 2

E1 (R9)1 2

S2 (QC)

.

S3 (QD)

.

S0 (QA)

.

S1 (QB)

.

Figura 2-2. La década 74LS90

La alimentación de este dispositivo integrado se realiza a través de las patillas 5 (+5VDC) y 10 (GND). Los interruptores E0 y E1 van a parar a las señales de entrada de puesta a 0 y puesta a 9 del contador. Son activas por nivel “1”. Los pulsos a contar se introducen a través del pulsador E11 del que ya es conocido el problema de los rebotes. Estos pulsos también se puede introducir mediante el generador lógico de onda cuadrada.

TEMA 6: 2 - 1

TEMA 6: Circuitos secuenciales, contadores Práctica 2: La década Montado el circuito se completa el diagrama de tiempos de la figura 2-3. Un análisis detallado del mismo permitirá comprobar el funcionamiento de la década.

Figura 2-3. Diagrama de tiempos de la década BCD

A la vista del diagrama anterior, se puede comprobar que la salida QD (S3) es la única que genera un pulso completo por cada 10 pulsos de reloj en CL (E11). Es decir, la frecuencia en la salida QD es la décima parte de la frecuencia de entrada (se divide la frecuencia entre 10). Esta salida QD puede utilizarse como entrada de reloj para una segunda década que contaría decenas. La salida QD de esta puede ir a parar a la entrada de reloj de una tercera década que contaría centenas y así sucesivamente. Mediante las señales E0 (R0) y E1 (R9) es posible cargar la década con el valor 0 o con el valor 9 como valor inicial. 2.4.2 Contador BCD con visualización Empleando algunos de los dispositivos estudiados hasta el momento, se puede conseguir visualizar sobre un display de 7 segmentos el número de pulsos que se aplican a un circuito contador. La figura 2-4 muestra el esquema de un contador BCD con visualización mediante display de 7 segmentos.

+5VCC+5VCC

1 162 153 144 135 126 117 108 9

abcdefgdp

AC

U3

SA43-11HWA

11310

872

119

14

U1

74LS90

141

2367

129811

CKACKB

R0(1)R0(2)R9(1)R9(2)

QAQBQCQD

U2

74LS47

1312111091514

354

7126

abcdefg

LTRBIBI/RB0

ABCD

E11 (CK)

E1 (R9)1 2

E0 (R0)1 2

Figura 2-4. Contador BCD con visualización

Se recuerda la necesidad de alimentar a todos dispositivos empleados. U1 recibe +5Vcc por la patilla 5 y GND por la patilla 10. U2 recibe +5Vcc por la patilla 16 y GND por la 8.

TEMA 6: 2 - 2

TEMA 6: Circuitos secuenciales, contadores Práctica 2: La década La entrada de pulsos procedente de E11 o del generador lógico del entrenador va a parar a la década contadora SN74LS90. Esta realiza una cuenta en BCD que se obtiene por las salidas QA, QB, QC y QD. Estas salidas van a su vez a las entradas del decodificador BCD a 7 segmentos modelo SN74LS47. El decodificador recibe el código BCD procedente de la década y genera a sus salidas las señales necesarias para activar los segmentos encargados de visualizar el número de pulsos aplicados. Las entradas E0 y E1 permite hacer la puesta a 0 o a 9 respectivamente, de la década. En situación de reposo estas entradas deben estar a nivel “0”, de lo contrario la década está permanente forzada a uno de esos dos valores, con lo que la entrada de impulsos a contar queda inhibida.

Una vez montado el circuito comprobar su correcto funcionamiento. Se puede conectar la entrada de pulsos con la salida del generador lógico. Para ello hay que desconectar el pulsador E11. Empezando con una baja frecuencia del generador, ir aumentándola paulatinamente. La fotografía de la figura 2-5 muestra el montaje práctico del contador con visualización, realizado sobre el entrenador Universal Trainer.

Figura 2-5. Montaje práctico sobre el entrenador Universal Trainer

2.4.3 Contador decimal El dispositivo 4017 consiste en una década contadora cuyas salidas están decodificadas en decimal. Dispone de 10 salidas que se van activando, de una en una, según el número de pulsos recibidos. Así, si se reciben tres pulsos, se activa la tercera salida. Cuando se reciben los 10 pulsos, se activa la primera de las salidas y el proceso de cuenta se repite nuevamente. Su diagrama de pines se muestra en la figura 2-6 junto con una tabla de descripción de los mismos.

Figura 2-6. Encapsulado del 4017 El contador recibe pulsos procedentes del pulsador E11 (atención a los posibles rebotes). Las salidas del contador son 10, desde Q0 hasta Q9. Sin embargo, en el circuito mostrado en la figura 2-7 sólo se han empleado las ocho salidas de menos peso Q0-Q7 que se representan sobre los leds S0-S7. Dichas salidas reflejan la cuenta de los ocho primeros pulsos de entrada. Cuando llega el 9º pulso a contar se activa la salida Q8 que va a parar a la entrada MR. El contador entonces se pone a 0, se activa la salida Q0 (S0) y el ciclo se repite.

Pin Nº NOMBRE DESCRIPCION 3, 2, 4, 7, 10, 1, 5, 6, 9, 11

Q0,Q1,...Q9 Salidas. Se activan secuencialmente según el número de pulsos recibidos

12 /Q Genera un pulso completo cada vez que llegan 10 pulsos de reloj. Se emplea como salida de sobre pasamiento

13 /Cp1 Entrada de habilitación de la señal de reloj activa por nivel “0”.

14 Cp0 Entrada de pulsos a contar sensible al flanco ascendente

15 MR Reset del contador. Se activa la salida Q0 cada vez que esta entrada se pone a “1”

8, 16 GND, VCC Entradas de alimentación

TEMA 6: 2 - 3

TEMA 6: Circuitos secuenciales, contadores Práctica 2: La década

Figura 2-7. Circuito práctico con el 4017

S7(Q7)

.

S6(Q6)

.

S5(Q5)

.

S4(Q4)

.

S3(Q3)

.

S2(Q2)

.

S1(Q1)

.

S0(Q0)

.

E11 (CK) U1

4017

324710156911

12

15

1314

Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9

/Q

MR

ENCP0

Completar el diagrama de tiempos de la figura 2-8. Con él debe quedar completamente claro el funcionamiento de la década decodificada.

Figura 2-8. Diagrama de tiempos del dispositivo 4017

La entrada de pulsos se puede conectar al generador de funciones del entrenador en lugar de al pulsador E11. Según la frecuencia elegida se puede apreciar un vistoso juego de luces en las que estas se van desplazando de derecha a izquierda. A la vista de los resultados se pueden intuir las múltiples aplicaciones de este circuito como divisor de frecuencias.

TEMA 6: 2 - 4

TEMA 6: Circuitos secuenciales, contadores Práctica 3: Circuitos de entretenimiento 3.1 OBJETIVOS Presenta un par de circuitos de aplicación de carácter didáctico en los que se emplean algunos de los contadores vistos en este tema. 3.2 FUNDAMENTOS TEORICOS Una de las formas de generar números aleatorios es emplear contadores que cuenten un número determinado de pulsos externos a una muy rápida frecuencia. Precisamente esta rápida velocidad es la que hace muy difícil predecir el número de pulsos aplicados y por tanto contados. 3.3 MATERIALES NECESARIOS 1 C.I. 4017 (Década decimal) 1 C.I 74HCT00 (4 puertas NAND) 1 C.I. 74LS169 (Contador UP/DOWN con precarga) 1 C.I. 74LS47 (Decodificador BCD a 7 segmentos) 1 Display SA43-11HWA de ánodo común Cables de conexión F. Alimentación de +5Vcc o pila de 4.5V Placa Protoboard para el montaje sin soldaduras Pulsador (1) y leds (3) 3.4 DESARROLLO DE LA PRACTICA 3..4.1 La quiniela electrónica La figura 3-1 muestra el esquema electrónico que emula a este popular juego.

GENERADOR LOGICO

U1

4017

324710156911

12

15

1314

Q0Q1Q2Q3Q4Q5Q6Q7Q8Q9

/Q

MR

ENCP0

S7(1)

.

S6(X)

.

S5(2)

.

E0 (STOP)1 2

Figura 3-1. Esquema de la quiniela electrónica

Se trata de un circuito muy simple cuyo montaje se muestra en la fotografía de la figura 3-2. Se emplea un único

integrado, el 4017 (U1), cuya alimentación se aplica entre las patillas 8 y 16 (GND y +5VDC respectivamente. Básicamente consiste en la ya conocida década decodificada . Se emplean las tres salidas de menos peso (Q0-Q2) que, conectadas a sendos diodos leds, simulan uno de los tres posibles resultados de una quiniela: S7(1), S6 (X) y S5 (2). Como ya es sabido, el dispositivo 4017 tiene la particularidad de activar una única de sus 10 salidas (Q0-Q9) en función del número de pulsos que se le aplica. Cuando llega el décimo pulso, se activa la primera salida (Q0) y el ciclo se repite nuevamente. En la práctica propuesta sólo se emplean las salidas Q0, Q1 y Q2 (S7, S6 y S5 respectivamente). Cada una de ellas se va activando secuencialmente al ritmo de los pulsos de reloj de entrada. Cuando llega el cuarto de estos pulsos se activa la salida Q3 que provoca un auto borrado del contador al activarse la entrada MR. Se vuelve por tanto a activar la salida Q0 y el ciclo se repite.

TEMA 6: 3 - 1

TEMA 6: Circuitos secuenciales, contadores Práctica 3: Circuitos de entretenimiento El interruptor E0 hace las veces de señal de parada. Efectivamente, cuando está a nivel “0” por la patilla EN. El contador está habilitado y la cuenta se mantiene constantemente. Al poberlo a nivel “1” la entrada de reloj se inhabilita y la cuenta se detiene, mostrándose en los leds de salida el valor actual. La entrada de reloj la debe proporcionar un generador lógico de onda cuadrada capaz de suministrar diferentes frecuencias (p.e. el que dispone el entrenador Universal Trainer) . Según la frecuencia seleccionada, la salida será más o menos impredecible. Se recomienda empezar con una baja frecuencia (p.e. 1Hz) para ir aumentándola paulatinamente.

Figura 3-2. Montaje práctico de la “quiniela electrónica”

3.4.2 El dado electrónico Una de las formas de generar números aleatorios es emplear contadores que cuentes un número determinado de pulsos externos a una muy elevada frecuencia. Precisamente es esta velocidad la que hace muy difícil predecir el número de pulsos aplicados. En esta ocasión es necesario, además, que el contador cuente dentro del rango comprendido entre 1 y 6, según las caras de un dado clásico. Ver el esquema de la figura 3-3.

+5VCC+5VCC

+5VCC

GENERADOR LOGICO

+5VCCU3

74LS47

1312111091514

354

7126

abcdefg

LTRBIBI/RB0

ABCD

abcdefgdp

AC

U4

SA43-11HWA

11310

872

119

14

E0 (R0)

12

U2

74LS169

3456

291

107

1413121115

ABCD

CLKLOADU/DENTENP

QAQBQCQD

RCO

U1B

74HCT00

456

U1A

74HCT00

1

23

Figura 3-3. Esquema del dado electrónico

TEMA 6: 3 - 2

TEMA 6: Circuitos secuenciales, contadores Práctica 3: Circuitos de entretenimiento El montaje práctico se muestra en la fotografía de la figura 3-4. Se emplean 3 circuitos integrados diferentes que deben ser alimentados correctamente. U1 recibe tensión de +5VDC por la patilla 14 y GND por la pata 7. U2 y U3 se alimentan de +5VDC por las patillas 16 y GND por las patillas 8.

Figura 3-4. Montaje práctico del dado electrónico

El “corazón” del circuito lo forma el contador con pre carga 74LS169 (U2) ya estudiado anteriormente y configurado en modo ascendente. Los pulsos de reloj se reciben desde el generador lógico del entrenador a través de la puerta NAND U1A. Cuando el interruptor E0 está a “0” (en reposo), el contador esta detenido pues no le entran pulsos a contar. Cuando se pasa a nivel “1” la cuenta se reanuda a una velocidad determinada por la frecuencia del generador. Cuanto más elevada más impredecible será dicha cuenta. Las entradas de pre carga A, B, C y D están conectadas de tal forma que, cada vez que se genera la señal de carga LOAD, el contador adquiere el valor binario del 9 (1001). Como sólo se emplean las 3 salidas de menos peso del contador (QC, QB y QA) el valor de salida que se aplica al decodificador SN7447 (U3) será 001. Se visualiza por tanto el dígito 1. La señal LOAD se produce, gracias a la puerta NAND U1B, cuando las salidas QC, QB y QA valgan 110 (6) y haya un nuevo pulso de reloj. En otras palabras, el contador sólo evoluciona contando en binario desde 1001 hasta 1110, pero como solo se emplean sus tres salidas de menos peso QC, QB y QA, estas evolucionan desde 001 (1) hasta 110 (6), las caras de un dado. Finalmente, el decodificador BCD a 7 segmentos recibe en su entrada las salidas del contador. La entrada 8 correspondiente a QD está permanentemente a “0”. El display visualiza por tanto cualquier número comprendido entre 1 y 6.

TEMA 6: 3 - 3

TEMA 6: Circuitos secuenciales, contadores Práctica 3: Circuitos de entretenimiento ANOTACIONES PERSONALES

TEMA 6: 3 - 4

Modulo 1 - Universal trainer. Electronica analógica

Documents

Transcript of Modulo 1 - Universal trainer. Electronica analógica