Menta Mentha arvensis L.) micro and macropropagation Micro ...
Micro Arquitectura
27
Luis Piña Microarquitectura del Procesador
description
arquitectura del computador
Transcript of Micro Arquitectura
Diapositiva 1Luis Piña
Es un diagrama de distribución de impulsos eléctricos, anterior a la arquitectura del hardware y su posterior administración vía programación.
Define una serie de infra – relaciones que soportaran un haran viables las relaciones entre distintos tipos de partes, así muchos equipos podran diferir en su configuración de hardware pero tener la misma microarquitectura
Microarquitectura
Luis Piña
Microarquitectura es una descripción del circuito eléctrico de una computadora o de la unidad central de proceso, que permite describir completamente el funcionamiento del hardware.
Muestra las partes constituyentes del sistema y cómo se interconectan e interoperan, para así implementar la especificación de arquitectura.
Diferentes máquinas podrían tener una misma arquitectura de conjunto de instrucciones, y así ser capaces de ejecutar los mismos programas, sin embargo pueden tener diferentes microarquitecturas.
Microarquitectura core
core duo, core 2 duo, quad core, core 2 quad
i3,i5, i7
Luis Piña
Micro-arquitectura Haswell
*
Luis Piña
*
Luis Piña
La microarquitectura de una máquina, generalmente es representada empleando un diagrama de bloques que describe las interconexiones entre registros, buses y bloques funcionales de la máquina. Esta descripción incluye el número de unidades de ejecución, el tipo de las unidades de ejecución (como punto flotante, entero, SIMD, etc.), la naturaleza del pipelining, el diseño de la memoria caché y el soporte de periféricos.
Microarquitectura core
Luis Piña
La Microarquitectura Core permite la ejecución de seis partes independientes de unidades prefetch de datos. Dos unidades de prefetch de datos de la memoria en la caché L2 compartida, otros dos unidades de trabajo en la caché L1 de cada uno de los núcleos de CPU. Tratamos de cargar los datos en la memoria caché del procesador,incluso antes de la correspondiente solicitud.
Microarquitectura core
*
Microarquitectura
Se refiere al conjunto de instrucciones, registros y estructuras de datos residentes en la memoria que son públicos al programador
Mantiene la compatibilidad del conjunto de instrucciones, de este modo, los procesadores ejecutarán códigos escritos paras todas las generaciones de procesadores.
*
• Intel® Wide Dynamic Execution
• Intel® Intelligent Power Capability
• Intel® Advanced Smart Cache
• Intel® Smart Memory Access
*
Luis Piña
Microarquitectura core
Intel® Wide Dynamic Execution: que significa rutas 33 por ciento más anchas y mayor eficiencia.
La ejecución dinámica es una combinación de técnicas (análisis de flujos de datos, ejecución especulativa, ejecución fuera de orden y superescalar).
Esta permite la distribución de más informaciones por ciclo de reloj para mejorar el tiempo de ejecución y aumentar la economía de energía.
Cada núcleo de ejecución es mayor, permitiendo que cada uno de ellos traiga, despache, ejecute y devuelva hasta cuatro instrucciones completas simultáneamente.
*
Luis Piña
Microarquitectura core
Intel® Wide Dynamic Execution: que significa rutas 33 por ciento más anchas y mayor eficiencia.
Un recurso para la reducción del tiempo de ejecución es la fusión de macros. En las generaciones anteriores de procesadores, cada instrucción que llegaba era codificada y ejecutada individualmente.
*
Luis Piña
Intel® Intelligent Power Capability: significa mejoras en el manejo de energía para un desempeño más eficiente
Microarquitectura core
Conjunto de capacidades creadas para reducir el consumo de energía y las requisiciones de diseño de los dispositivos.
Este recurso administra el consumo de energía del tiempo de ejecución de todos los núcleos de ejecución del procesador.
Incluye una capacidad avanzada de compuertas para energía que permite un control de la lógica refinado que se transforma en subsistemas lógicos del procesador sólo si y cuando ellas son necesarias.
*
Luis Piña
Intel® Advanced Smart Cache: Cada núcleo puede acceder a los dos módulos de memoria caché disponibles. En la versión anterior, cada núcleo accedía a uno solo de los módulos de cache.
Microarquitectura core
…/…
*
Microarquitectura core
*
Intel® Smart Memory Access
Se destina a mejorar la eficiencia de algoritmos para leer y escribir los datos en la memoria.
Mejora el desempeño del sistema, maximizando el uso del ancho de banda de los datos disponibles en el subsistema de la memoria y escondiendo la latencia de los accesos a la memoria.
…/…
*
Intel® Smart Memory Access
…/…
*
Intel® Advanced Digital Media Boost: mejora el desempeño de aplicaciones multimedia.
Es un recurso que mejora significativamente el desempeño cuando ejecuta instrucciones SSE.
Tanto las operaciones de punto de fluctuación con doble precisión de SIMD (datos múltiples de instrucciones individuales) en 128-bits como las operaciones aritméticas de enteros SIMD en 128-bits reducen el número total de instrucciones necesarias para ejecutar una determinada tarea del programa, y como resultado puede contribuir a un aumento total del desempeño.
*
La llegada de esta Microarquitectura supone muchos cambios
*
Luis Piña
Controlador de memoria integrado en el procesador. se decidió eliminar el controlador de memoria del chipset e instalarlo en el propio procesador, eliminando el paso extra que penalizaba el rendimiento de sus procesadores.
Quad Core nativo. A diferencia de los Core2 Quad, el Core i7 es un núcleo Quad Core hierático, es decir, los cuatro núcleos se pueden comunicar entre sí sin tener que depender de un canal externo de comunicación (en la actualidad, los Core2 Quad dependen del FSB para comunicar los núcleos entre sí).
Disminución de las cachés. Aunque la caché L1 nivel permanece intacta, la L2 desciende hasta los 256 kB aunque para intentar compensar, se la hace más rápida. El mayor aporte es la aparición de una caché L3 de 8 MB más rápida que las actuales cachés L2 de la gama Core2.
Microarquitectura
Nehalen
Luis Piña
Hyperthreadding. El Hyperthreadding, consistente en la implementación de unidades extra de ejecución en un núcleo de manera que sea capaz de utilizar dos hilos de manera simultánea el mísmo núcleo.
Nuevo zócalo para el procesador. La inclusión del controlador de memoria en el procesador hace necesaria la inclusión de bastantes más contactos, de manera que el zócalo se expande desde los actuales 775 pines a 1366 pines.
Microarquitectura
Nehalen
Luis Piña
Zócalo LGA 1150 soportando procesadores Intel Core de 4ta. Generación, basados en la microarquitectura Haswell. Alrededor del zócalo, tenemos 12 fases de poder cuyo calor se elimina mediante los disipadores en forma de dragón
Microarquitectura
Nehalen
Es un diagrama de distribución de impulsos eléctricos, anterior a la arquitectura del hardware y su posterior administración vía programación.
Define una serie de infra – relaciones que soportaran un haran viables las relaciones entre distintos tipos de partes, así muchos equipos podran diferir en su configuración de hardware pero tener la misma microarquitectura
Microarquitectura
Luis Piña
Microarquitectura es una descripción del circuito eléctrico de una computadora o de la unidad central de proceso, que permite describir completamente el funcionamiento del hardware.
Muestra las partes constituyentes del sistema y cómo se interconectan e interoperan, para así implementar la especificación de arquitectura.
Diferentes máquinas podrían tener una misma arquitectura de conjunto de instrucciones, y así ser capaces de ejecutar los mismos programas, sin embargo pueden tener diferentes microarquitecturas.
Microarquitectura core
core duo, core 2 duo, quad core, core 2 quad
i3,i5, i7
Luis Piña
Micro-arquitectura Haswell
*
Luis Piña
*
Luis Piña
La microarquitectura de una máquina, generalmente es representada empleando un diagrama de bloques que describe las interconexiones entre registros, buses y bloques funcionales de la máquina. Esta descripción incluye el número de unidades de ejecución, el tipo de las unidades de ejecución (como punto flotante, entero, SIMD, etc.), la naturaleza del pipelining, el diseño de la memoria caché y el soporte de periféricos.
Microarquitectura core
Luis Piña
La Microarquitectura Core permite la ejecución de seis partes independientes de unidades prefetch de datos. Dos unidades de prefetch de datos de la memoria en la caché L2 compartida, otros dos unidades de trabajo en la caché L1 de cada uno de los núcleos de CPU. Tratamos de cargar los datos en la memoria caché del procesador,incluso antes de la correspondiente solicitud.
Microarquitectura core
*
Microarquitectura
Se refiere al conjunto de instrucciones, registros y estructuras de datos residentes en la memoria que son públicos al programador
Mantiene la compatibilidad del conjunto de instrucciones, de este modo, los procesadores ejecutarán códigos escritos paras todas las generaciones de procesadores.
*
• Intel® Wide Dynamic Execution
• Intel® Intelligent Power Capability
• Intel® Advanced Smart Cache
• Intel® Smart Memory Access
*
Luis Piña
Microarquitectura core
Intel® Wide Dynamic Execution: que significa rutas 33 por ciento más anchas y mayor eficiencia.
La ejecución dinámica es una combinación de técnicas (análisis de flujos de datos, ejecución especulativa, ejecución fuera de orden y superescalar).
Esta permite la distribución de más informaciones por ciclo de reloj para mejorar el tiempo de ejecución y aumentar la economía de energía.
Cada núcleo de ejecución es mayor, permitiendo que cada uno de ellos traiga, despache, ejecute y devuelva hasta cuatro instrucciones completas simultáneamente.
*
Luis Piña
Microarquitectura core
Intel® Wide Dynamic Execution: que significa rutas 33 por ciento más anchas y mayor eficiencia.
Un recurso para la reducción del tiempo de ejecución es la fusión de macros. En las generaciones anteriores de procesadores, cada instrucción que llegaba era codificada y ejecutada individualmente.
*
Luis Piña
Intel® Intelligent Power Capability: significa mejoras en el manejo de energía para un desempeño más eficiente
Microarquitectura core
Conjunto de capacidades creadas para reducir el consumo de energía y las requisiciones de diseño de los dispositivos.
Este recurso administra el consumo de energía del tiempo de ejecución de todos los núcleos de ejecución del procesador.
Incluye una capacidad avanzada de compuertas para energía que permite un control de la lógica refinado que se transforma en subsistemas lógicos del procesador sólo si y cuando ellas son necesarias.
*
Luis Piña
Intel® Advanced Smart Cache: Cada núcleo puede acceder a los dos módulos de memoria caché disponibles. En la versión anterior, cada núcleo accedía a uno solo de los módulos de cache.
Microarquitectura core
…/…
*
Microarquitectura core
*
Intel® Smart Memory Access
Se destina a mejorar la eficiencia de algoritmos para leer y escribir los datos en la memoria.
Mejora el desempeño del sistema, maximizando el uso del ancho de banda de los datos disponibles en el subsistema de la memoria y escondiendo la latencia de los accesos a la memoria.
…/…
*
Intel® Smart Memory Access
…/…
*
Intel® Advanced Digital Media Boost: mejora el desempeño de aplicaciones multimedia.
Es un recurso que mejora significativamente el desempeño cuando ejecuta instrucciones SSE.
Tanto las operaciones de punto de fluctuación con doble precisión de SIMD (datos múltiples de instrucciones individuales) en 128-bits como las operaciones aritméticas de enteros SIMD en 128-bits reducen el número total de instrucciones necesarias para ejecutar una determinada tarea del programa, y como resultado puede contribuir a un aumento total del desempeño.
*
La llegada de esta Microarquitectura supone muchos cambios
*
Luis Piña
Controlador de memoria integrado en el procesador. se decidió eliminar el controlador de memoria del chipset e instalarlo en el propio procesador, eliminando el paso extra que penalizaba el rendimiento de sus procesadores.
Quad Core nativo. A diferencia de los Core2 Quad, el Core i7 es un núcleo Quad Core hierático, es decir, los cuatro núcleos se pueden comunicar entre sí sin tener que depender de un canal externo de comunicación (en la actualidad, los Core2 Quad dependen del FSB para comunicar los núcleos entre sí).
Disminución de las cachés. Aunque la caché L1 nivel permanece intacta, la L2 desciende hasta los 256 kB aunque para intentar compensar, se la hace más rápida. El mayor aporte es la aparición de una caché L3 de 8 MB más rápida que las actuales cachés L2 de la gama Core2.
Microarquitectura
Nehalen
Luis Piña
Hyperthreadding. El Hyperthreadding, consistente en la implementación de unidades extra de ejecución en un núcleo de manera que sea capaz de utilizar dos hilos de manera simultánea el mísmo núcleo.
Nuevo zócalo para el procesador. La inclusión del controlador de memoria en el procesador hace necesaria la inclusión de bastantes más contactos, de manera que el zócalo se expande desde los actuales 775 pines a 1366 pines.
Microarquitectura
Nehalen
Luis Piña
Zócalo LGA 1150 soportando procesadores Intel Core de 4ta. Generación, basados en la microarquitectura Haswell. Alrededor del zócalo, tenemos 12 fases de poder cuyo calor se elimina mediante los disipadores en forma de dragón
Microarquitectura
Nehalen
