ELC-115

RESUMEN

En la siguiente prctica de laboratorio se observa el funcionamiento de los MOSFET de enriquecimiento los cuales estn contenidos en el circuito integrado 4007 del cual se anexa la respectiva hoja de datos en el apartado final.

Se construyeron distintos circuitos para as demostrar las caractersticas beneficiosas del 4007, aunque este chip no es muy utilizado en el mundo real para aplicaciones tiles es bueno para efectos de prctica ya que es perfecto para este mbito.

Algunas desventajas del chip 4007 que es demasiado frgil elctricamente se debe tener un cuidado extremo al aplicar la tensin que se nos piden en cada tarea de este laboratorio.

En el recorrido de este laboratorio nos daremos cuenta que el MOSFET tiene diferentes funciones y que no solamente es un transistor sino que puede llegar a usarse como un diodo o un inversor.

LISTA DE EQUIPO Y MATERIALES

1- Circuito Integrado 40072- resistencias 5.5k, 2.2k,1k; entre otras.2- Multi-metros1- Circuito integrado LM3411- Potencimetro de 10kFuente variable de tensin

INTRODUCCIN

MOSFET son las siglas de Metal Oxide Semiconductor Field Effect Transistor. Consiste en un transistor de efecto de campo basado en la estructura MOS. Es el transistor ms utilizado en la industria microelectrnica. Prcticamente la totalidad de los procesadores comerciales estn basados en transistores MOSFET.

Un transistor MOSFET consiste en un sustrato de material semiconductor dopado en el que, mediante tcnicas de difusin de dopantes, se crean dos islas de tipo opuesto separadas por un rea sobre la cual se hace crecer una capa de dielctrico culminada por una capa de conductor. Los transistores MOSFET se dividen en dos tipos fundamentales dependiendo de cmo se haya realizado el dopaje:

Tipo nMOS: Sustrato de tipo p y difusiones de tipo n. Tipo pMOS: Sustrato de tipo n y difusiones de tipo p.

Los MOSFET no tienen los problemas de los fenmenos de ruptura secundaria que tienen los BJT, pero tienen problemas de descargas electrostticas, por lo que su manejo requiere de cuidados especiales. Adems es muy difcil protegerlos bajo condiciones de falla por corto circuito.

El transistor MOSFET tiene tres estados de funcionamiento: Estado de corte Conduccin lineal Saturacin

DESCRIPCION DE LOS CIRCUITOS

Tarea 1Subtarea 1a Tensin de umbral y parmetros de proceso de dispositivo NMOS. (Figura 1)Figura 1El circuito de la figura 1 es un MOSFET conectado como un diodo ya que la compuerta est unida al drenaje. La resistencia R ser cambiante ya que para esta prctica se debe variar y as ver el comportamiento del circuito NMOS.

Subtarea 1b Tensin de umbral y parmetro de proceso de PMOS (Figura 2)

En la figura 2 se muestra el circuito PMOS que al igual que el circuito NMOS est conectado como un diodo y tambin la resistencia ser variable no quiere decir que sea un potencimetro, sino que pondremos resistencias de diferentes valores.

Figura 2Tarea 2 Compuerta Inversora CMOS (Figura 3)Figura 3

En el circuito de la figura 3 nos podemos dar cuenta que como lo mencionamos en el resumen el MOSFET tambin puede funcionar como una compuerta lgica en este caso una compuerta inversora.

Tarea 3Caractersticas de retardo ideales de compuerta inversora (Figura 4)

Figura 4

En el circuito de la figura 4 se muestra un arreglo de transistores MOS los cuales funcionan como una compuerta NOT, sabemos que cuando Vin es 5V entonces Vout ser una salida de tensin bajo y viceversa, cuando Vin es 0V entonces Vout ser una salida de tensin alto. El funcionamiento es igual que el del circuito de la figura 3 con la diferencia que este es un comportamiento ideal.

RESULTADOS DE LAS MEDICIONES

Tarea 1Subtarea 1a tensin de umbral y parmetros de proceso de dispositivo NMOS.

VDS (V)Id (V)

61.27E-02

5.459.93E-03

5.39.08E-03

4.97.53E-03

4.556.48E-03

4.255.30E-03

44.12E-03

3.63.22E-03

3.412.62E-03

2.651.05E-03

Al extrapolar los valores de VDS e Id obtenemos el valor de Vt cuando Id = 0.En nuestro caso es aproximadamente Vt = 1.9 V

La constante K se puede encontrar de la siguiente ecuacin

Tomaremos el primer valor experimental Id = 12.7mA y VDS = 6V K(W/L) = 755.5 x 10-6 A/VSubtarea 1b Tensin de umbral y parmetro de proceso de PMOS

VDS [V]Id [mA]

1018.2

9.315.25

8.212.34

7.129.62

6.47.25

5.024.6

4.32.75

31.28

20.26

1.10.02

En este caso el valor de Vt lo obtendremos de simultanear dos ecuaciones con los valores de prueba de la tabla anterior. Ecuacin 1 Ecuacin 2. Simultaneando obtenemos Vt = 0.239V y K(W/L) = 191 x 10-6 A/VTarea 2 Compuerta Inversora CMOS

ViVoId

010.810.00E+00

0.49210.690.00E+00

1.0110.745.80E-06

1.5310.73.20E-05

2.0710.42.40E-04

2.5539.78.23E-04

3.0538.391.77E-03

3.4926.182.84E-03

4.060.6042.78E-03

4.530.3942.48E-03

5.090.2672.12E-03

5.510.2061.86E-03

6.020.151.55E-03

6.560.1061.23E-03

7.080.07399.30E-04

7.520.05076.87E-04

8.050.02834.15E-04

8.50.0132.05E-04

9.050.00173.06E-05

9.5100.00E+00

1000.00E+00

10.5300.00E+00

11.0800.00E+00

11.50-2.16E-05

12.10-1.13E-04

12.20-1.32E-04

En la siguiente figura se muestran las zonas de inters

QN en corte.Comprendida del origen al punto A y el voltaje de salida se mantiene constante en VDD esto se distingue en la grfica hasta los primeros 2V.QN en saturacin y QP en la regin trodo.sta es la zona comprendida entre el punto A y B.QN y QP en saturacin.sta es la zona comprendida entre el punto B y C.QN en la regin trodo y QP en saturacin.sta es la zona comprendida entre el punto C y D.QP en corte.Por ltimo la zona cuando PMOS est en corte, sta es la zona comprendida entre el punto D y VDD. La tensin de salida se mantiene casi constante en V= 0V. Se distingue en la grfica entre Vin= 8V y Vin =10V.

Para determinar los mrgenes de ruido del inversor con un VDD=10V se tiene que los valores de la tensin altos y bajos nominales segn el experimento son:

La tensin de entrada mnima que el inversor aceptara como un uno lgico se calcula de la siguiente manera:

La tensin mxima que se acepta como cero lgico ser:

Ahora pueden determinarse los mrgenes de ruido de la manera siguiente:

Simulacin de Tarea 3 (Figura 5)Caractersticas de retardo ideales de compuerta inversora

(Figura 5)

El resultado obtenido es el siguiente (figura 6)(Figura 6)Simulacin de Tarea 4 (Figura 9)Caractersticas de retardo en cascada de la compuerta inversora

Inversores en cascada, cada uno con una capacitancia de salida de 10pF, aplicamos un pulso con 20ns de tiempo de subida y tiempo de cada y un periodo de 100ns.Figura 9

Figura 10 grafico azul es el V1, verde tensin en nodo 3 y rojo tensin en nodo 5(Vout).Tarea 5 (Figura 12)Prueba de caractersticas de retardo en cascada de la compuerta inversora

Figura 12tdHL = 50nstdLH = 50ns

CONCLUSIONES

El circuito integrado 4007 es de mucha ayuda para fines didcticos pero solamente para eso ya que el mundo real no lo ocupa demasiado y es por eso que no tiene demanda de ah la problemtica que se nos present al momento de comprar dichos chip en nuestro pas ya son pocos los que traen a la venta y fue complicado encontrarlos.

El inversor CMOS es un dispositivo del circuito importante que proporciona tiempo de transicin rpida, altos mrgenes de amortiguamiento, y baja disipacin de potencia: los tres de estas cualidades son deseables en la mayora de inversores para el diseo de circuitos. Es bastante claro por qu este inversor se ha vuelto tan popular como lo es. La principal aplicacin de los MOSFET est en los circuitos integrados, p-mos, n-mos y c-mos, debido a varias ventajas sobre los transistores bipolares: Consumo en modo esttico muy bajo. Tamao muy inferior al transistor bipolar (actualmente del orden de media micra). Gran capacidad de integracin debido a su reducido tamao. Funcionamiento por tensin, son controlados por voltaje por lo que tienen una impedancia de entrada muy alta. La intensidad que circula por la puerta es del orden de los nA. Los circuitos digitales realizados con MOSFET no necesitan resistencias, con el ahorro de superficie que conlleva. La velocidad de conmutacin es muy alta, siendo del orden de los ns.

BIBLIOGRAFIA

1- Sedra. Circuitos Microelectrnicos, Quinta edicin. McGraw-Hill Interamericana, 2006.

2- Jos Ramos. Notas de Clase de Electrnica I. Universidad de El Salvador, 2012

3- http://ocw.ehu.es/ensenanzas-tecnicas/electronica-general/teoria/tema-7-teoria