Lab+-+06

UNIVERSIDAD NACIONAL DE SAN CRISTÓBAL DE HUAMANGA

ESCUELA DE FORMACIÓN PROFESIONAL DE INGENIERÍA DE SISTEMAS Sistema Digitales y Arquitectura de Computadoras (IS-341)

Prof. Christian Lezama Cuellar Semestre 2013 - I Página 1 de 8

LABORATORIO NRO. 06 NOTA TEMA: PROCESADOR ARITMÉTICO Y LÓGICO

ALUMNO: CODIGO:

GRUPO: Lunes: 2:00 pm – 3:00 pm Martes: 2:00 pm – 5:00 pm

1 OBJETIVO Complementar el estudio de los circuitos aritméticos.

Estudio en implementación de un circuito multiplicador binario.

Estudio, implementación y comprobación de las características operativas de la unidad aritmética y

lógica ALU 74LS181.

2 MATERIALES Y SOFTWARE DE SIMULACIÓN REQUERIDOS Proteus Isis v.7.5 SP3

Simulador de circuitos digitales

3 INFORMACIÓN TEÓRICA

3.1 INTRODUCCIÓN

La unidad aritmética lógica (UAL o ALU) es el órgano operativo del microprocesador puede realizar

operaciones tanto aritméticas como lógicas entre un par de operandos de N bits, se compone en dos

módulos: la unidad aritmética y la unidad lógica. Para seleccionar la operación que se quiere realizar

normalmente estos dispositivos poseen unas entradas de selección.

En la arquitectura de un microprocesador, la unidad aritmética y lógica opera con datos de N bits el cual

posee dos vías par el acceso de datos:




Acceso directo desde el bus interno del microprocesador.

Acceso al acumulador con el cual trabaja habitualmente.

Además tiene una comunicación con los diferentes bits de registro de estados.

3.2 LA UNIDAD ARITMÉTICA LÓGICA: ALU (ARITHMETIC LOGIC UNIT)

En esta sección de la CPU se realizan las operaciones aritméticas, lógicas, de desplazamiento, de rotación

de incremento. Uno de los operandos que intervienen en la operación a efectuar por la ALU, procede de

un registro llamado Acumulador. El otro operando llega desde cualquier parte del sistema y se carga en un

registro auxiliar. En el común de los microprocesadores, el resultado de la operación de la ALU se deposita

en el Acumulador, que, por este motivo, se emplea doblemente. Un registro especial, denominado

Registro de Estado, dispone de una serie de bits que actúan como señalizadores de alguna característica

especiales que se haya producido en la última operación efectuada por la ALU.

La ALU necesita recibir 4 señales que seleccionan la operación, más otra (M) que determina si es de tipo

lógico o aritmético. Las señales que seleccionan la operación proceden del código OP de la instrucción que

entra desde el bus externo de datos e instrucciones.




3.3 RESUMEN DE LAS CARACTERÍSTICAS DE OPERACIÓN DEL C.I. 74LS181

Programando adecuadamente las líneas de selección (S3 S2 S1 S0) y la de modo (M) junto con la de

acarreo previo (Cn), la ALU puede ejecutar 16 operaciones lógicas y 32 operaciones aritméticas diferentes

con los datos A=A3 A2 A1 A0 B=B3 B2 B1 B0. Estas operaciones, con sus respectivos códigos de selección,

se relacionan en la siguiente tabla. Se consideran tanto las entradas como las salidas son activas en alto.

Para programar el dispositivo como generador de funciones lógicas, la entrada se lectora de modo (M)

debe estar a nivel alto. La operación lógica deseada se programa mediante un código de 4 bits de la forma

S3 S2 S1 S0 aplicado a las entradas selectoras de función. El estado de Cn es indiferente.

Por ejemplo, para realizar la operación lógica A XOR B, si A= 1011 y B = 0001, la línea M debe estar en 1

lógico y las líneas S3 S2 S1 S0 deben tener el código 0110.

Cada bit de la palabra de salida F = F3F2F1F0 es el resultado de la operación XOR de cada bit de la palabra

A con el correspondiente bit de la palabra B. Es decir, F3 =A3 XOR B3, F2 = A2 XOR B2 y así sucesivamente.

Por tanto, F = 1010.

Para programar la ALU como generadora de funciones aritméticas, la línea M debe llevarse a nivel bajo

con el fin de habilitar los acarreos internos. La suma de A y B, por ejemplo, se realiza cuando el código de

las entradas de selección de función es 1001. La entrada de acarreo Cn es activa en bajo.

Si la suma produce un acarreo de salida (Cn+4) igual a 1, esté también será activo en bajo. La ALU utiliza

un sistema interno de generación de acarreos conocido como carry look ahead (acarreo anticipado), que

no requiere que la suma sea calculada en su totalidad antes de establecer la naturaleza del acarreo

resultante.

A continuación se presenta la tabla de operaciones de este integrado.

Operación de ALU 74LS181 en Lógica positiva

Selectores de función

S3 S2 S1 S0

Datos activos con nivel alto

Funciones Lógicas

M = 1

Operaciones Aritméticas: M = 0

CN = 1 (sin acarreo) CN = 0 (con acarreo)

0 0 0 0 F = A’ F = A F = A plus 1

0 0 0 1 F = (A + B)’ F = A + B F = (A + B) plus 1

0 0 1 0 F = A’.B F = A + B’ F = (A + B’) plus 1

0 0 1 1 F = 0 F = -1 (Co2) F = 0

0 1 0 0 F = (A.B)’ F = A plus A.B’ F = A plus A.B’ plus 1

0 1 0 1 F = B’ F = (A + B) plus A.B’ F = (A + B) plus A.B’ plus 1

0 1 1 0 F = A B F = A – B - 1 F = A – B

0 1 1 1 F = A.B’ F = A.B’ - 1 F = A.B’

1 0 0 0 F = A’ + B F = A plus A.B F = A plus A.B plus 1

1 0 0 1 F = (A B)’ F = A plus B F = A plus B plus 1

1 0 1 0 F = B F = (A + B’) plus A.B F = (A + B’) plus A.B plus 1

1 0 1 1 F = A.B F = A.B - 1 F = A.B

1 1 0 0 F = 1 F = A plus A F = A plus A plus 1

1 1 0 1 F = A + B’ F = (A + B) plus A F = (A + B) plus A plus 1

1 1 1 0 F = A + B F = (A + B’) plus A F = (A + B’) plus A plus 1

1 1 1 1 F = A F = A - 1 F = A




La función de cada uno de los pines de este C.I. se describe a continuación:

A3:A2:A1:A0 Entradas del primer operando, B3:B2:B1:B0 Entradas del segundo operando, S3:S2:S1:S0 Selectores de función: mediante éstas se selecciona la función que ha de realizar el

circuito. F3:F2:F1:F0 Salidas de la ALU, donde se tendrán los resultados. M: Selector de Modo: sirve para determinar la operación a realizar, Si M=1 realiza

operaciones lógicas y realiza operaciones aritméticas si M=0. Cn: Entrada de acarreo activa en nivel bajo. A=B: Es una salida de colector abierto e indica cuándo las cuatro salidas están a nivel ALTO. Si

se selecciona la operación aritmética de la resta, esta salida se activará cuando ambos operandos son iguales.

G: Acarreo de generación. En operación aritmética de la suma, esta salida indica que la salida F es mayor o igual a 16, y en la resta F es menor que cero.

P: Acarreo de propagación. En la operación aritmética de la suma, esta salida indica que F es mayor o igual a 15 y en la resta que F es menor que cero. G y P se utilizan par acoplar varios circuitos integrados del tipo 74181 en cascada empleando el método de propagación en paralelo.

Cn+4 Es el acarreo de salida.

4 DESARROLLO DE LA PRÁCTICA

4.1 ALU 74LS181 COMO PROCESADOR ARITMÉTICO

Implemente en Proteus Isis, el circuito de la figura siguiente. Considere como alternativa el uso de

LED’s, para observar la función respuesta.

Para operar como procesador aritmético, establezca la línea de control de modo en nivel bajo (M=0).

Durante la simulación, para cada caso, establecer los valores de los operandos (A y B) y del acarreo de

entrada (Cn); observe el comportamiento de las salidas y anote el resultado en la tabla siguiente:




Caso Selección:

S3 S2 S1 S0

Operando A

A3 A2 A1 A0

Operando B

B3 B2 B1 B0

Rpta si Cn=1

F3 F2 F1 F0

Rpta si Cn=0

F3 F2 F1 F0

0 0 0 0 0 0 1 0 1

1 0 0 0 1 1 0 0 1 0 1 0 1

2 0 0 1 0 0 1 0 0 0 1 1 0

3 0 0 1 1

4 0 1 0 0 0 0 1 0 1 1 0 1

5 0 1 0 1 0 1 1 1 1 0 0 0

6 0 1 1 0 1 0 1 0 1 0 1 0

7 0 1 1 1 0 0 1 1 0 0 1 1

8 1 0 0 0 1 0 0 0 0 0 0 1

9 1 0 0 1 0 0 0 1 0 1 0 0

10 1 0 1 0 1 1 0 0 0 0 1 1

11 1 0 1 1 0 1 1 0 1 0 0 1

12 1 1 0 0 0 1 0 1

13 1 1 0 1 1 1 1 0 1 1 0 0

14 1 1 1 0 0 0 0 0 1 1 1 1

15 1 1 1 1 1 1 0 1

Sustente en cada caso las respuestas obtenidas (verifique la operación):

Caso 0 (Cn=1):

Caso 0 (Cn=0):

Caso 1 (Cn=1):

Caso 1 (Cn=0):

Caso 2 (Cn=1):

Caso 2 (Cn=0):

Caso 3 (Cn=1):

Caso 3 (Cn=0):

Caso 4 (Cn=1):

Caso 4 (Cn=0):

Caso 5 (Cn=1):

Caso 5 (Cn=0):

Caso 6 (Cn=1):

Caso 6 (Cn=0):

Caso 7 (Cn=1):

Caso 7 (Cn=0):

Caso 8 (Cn=1):

Caso 8 (Cn=0):

Caso 9 (Cn=1):




Caso 9 (Cn=0):

Caso 10 (Cn=1):

Caso 10 (Cn=0):

Caso 11 (Cn=1):

Caso 11 (Cn=0):

Caso 12 (Cn=1):

Caso 12 (Cn=0):

Caso 13 (Cn=1):

Caso 13 (Cn=0):

Caso 14 (Cn=1):

Caso 14 (Cn=0):

Caso 15 (Cn=1):

Caso 15 (Cn=0):

Anote sus observaciones:

4.2 ALU 74LS181 COMO PROCESADOR LÓGICO

Se trabajara con el mismo circuito implementado en el caso anterior.

Para operar como procesador lógico, establezca la línea de control de modo en nivel alto (M=1).

Durante la simulación, para cada caso, establecer los valores de los operandos (A y B), nótese que es

irrelevante el valor del acarreo de entrada (Cn); observe el comportamiento de las salidas y anote el

resultado en la tabla siguiente:

Caso Selección:

S3 S2 S1 S0

Operando A

A3 A2 A1 A0

Operando B

B3 B2 B1 B0

Rpta si Cn=0

F3 F2 F1 F0

0 0 0 0 0 0 1 0 1

1 0 0 0 1 0 0 0 1 1 0 0 1

2 0 0 1 0 0 1 1 0 1 1 0 1

3 0 0 1 1

4 0 1 0 0 1 0 1 0 0 0 1 0

5 0 1 0 1 0 0 0 0

6 0 1 1 0 1 1 1 0 0 1 1 0

7 0 1 1 1 0 1 1 1 0 0 0 1




Caso Selección:

S3 S2 S1 S0

Operando A

A3 A2 A1 A0

Operando B

B3 B2 B1 B0

Rpta si Cn=0

F3 F2 F1 F0

8 1 0 0 0 0 0 1 1 1 1 0 0

9 1 0 0 1 1 0 0 0 0 1 0 0

10 1 0 1 0 0 1 0 1

11 1 0 1 1 1 1 0 0 0 0 0 1

12 1 1 0 0

13 1 1 0 1 0 1 0 0 1 1 1 1

14 1 1 1 0 1 0 1 1 0 0 1 1

15 1 1 1 1 1 0 0 1

Sustente en cada caso la respuesta obtenidas (verifique la operación):

Caso 0:

Caso 1:

Caso 2:

Caso 3:

Caso 4:

Caso 5:

Caso 6:

Caso 7:

Caso 8:

Caso 9:

Caso 10:

Caso 11:

Caso 12:

Caso 13:

Caso 14:

Caso 15:

Anote sus observaciones:




5 CONCLUSIONES

Lab+-+06

Documents

Transcript of Lab+-+06