LA UNIDAD ARITMÉTICA Y LÓGICA

29
Departamento de Informática. Curso 2 005-2006 1 LA UNIDAD ARITMÉTICA Y LÓGICA LECCIÓN 5. CIRCUITOS ARITMÉTICOS DE MULTIPLICACIÓN DE ENTEROS

description

LECCIÓN 5. CIRCUITOS ARITMÉTICOS DE MULTIPLICACIÓN DE ENTEROS. LA UNIDAD ARITMÉTICA Y LÓGICA. MULTIPLICACION DE NÚMEROS NATURALES. CIRCUITOS NMM. CÉLULA ELEMENTAL DEL MULTIPLICADOR. MATRIZ SUMADORA. MULTIPLICADORES DE 8 BITS. MULTIPLICADORES DE 8 BITS. - PowerPoint PPT Presentation

Transcript of LA UNIDAD ARITMÉTICA Y LÓGICA

Page 1: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 1

LA UNIDAD ARITMÉTICA Y LÓGICA

LECCIÓN 5. CIRCUITOS ARITMÉTICOS DE MULTIPLICACIÓN DE ENTEROS

Page 2: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 2

MULTIPLICACION DE NÚMEROS NATURALES

Page 3: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 3

CIRCUITOS NMM

Page 4: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 4

CÉLULA ELEMENTAL DEL MULTIPLICADOR

Page 5: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 5

MATRIZ SUMADORA

Page 6: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 6

MULTIPLICADORES DE 8 BITS

Page 7: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 7

MULTIPLICADORES DE 8 BITS

Page 8: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 8

HARDWARE PARA ALGORITMOS DE MULTIPLICACIÓN

Page 9: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 9

MULTIPLICACIÓN POR SUMA Y DESPLAZAMIENTO

Sea la operación 13x11

Page 10: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 10

ALGORITMO DE MULTIPLICACIÓN POR SUMA Y DESPLAZAMIENTO

1. Inicialización: 0 A ; Multiplicando B ;

Multiplicador MQ ; N I2. Analizar bit MQ0

1. Si MQ0 = 0 Ir a 32. Si MQ0 = 1 (A) + (B) (A) e ir a 3

3. Desplazar C-A-MQ un bit a la derecha4. Decrementar I5. Comprobar I

1. Si I = 0 Terminar2. Si I 0 Ir a 2

Page 11: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 11

EJEMPLO

Page 12: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 12

ALGORITMO DE ROBERTSON

Sirve para multiplicar un número positivo y un número negativo

Page 13: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 13

ALGORITMO DE ROBERTSON

Sólo sirve para el caso de multiplicando positivo y multiplicador negativo.

Para los n-1 primeros bits del multiplicador se utiliza el algoritmo anterior.

Para el bit de signo del multiplicador se pone el complemento a dos del multiplicando

El resultado es un número negativo

Page 14: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 14

JUSTIFICACIÓN DEL ALGORITMO DE ROBERTSON

Page 15: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 15

REGLA DE LA CADENA

Page 16: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 16

MULTIPLICADORES BINARIOS RECODIFICADOS

Recodificar el multiplicador para evitar las cadenas de “1”

Efectuar la multiplicación tradicional donde el sumando correspondiente es 0, Mcando ó-Mcando en función de que el bit correspondiente del multiplicador sea 0, 1, -1.

Tenemos presente siempre la necesidad de extender el signo en los sumandos.

Page 17: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 17

ALGORITMO DE BOOTH

Page 18: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 18

DIAGRAMA DE FLUJO

Page 19: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 19

CASOS ESPECIALES

Caso de “1” aislado 00100 01-100 00100 Solución: No codificar

Caso de “0” aislado 11011 0-1100 00-100 Solución : Cambiar el 0 por –1

Page 20: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 20

OTRA RECODIFICACIÓN DEL MULTIPLICADOR

Page 21: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 21

ALGORITMO DE SOLAPAMIENTO DE TERNAS

1. Inicialización ( Similar a casos anteriores salvo que ahora N/2 I)

2. Analizar el valor numérico de MQ1 – MQ0 – MQ-1 y actuar como en la tabla precedente

3. Desplazamiento aritmético de A-MQ de 2 bits a la derecha.

4. Decrementar I5. Si I0 ir a 2, en otro caso Fin.

Page 22: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 22

DIAGRAMA DE FLUJO

Page 23: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 23

CIRCUITOS MULTIPLICADORES EN COMPLEMENTO A DOS

Page 24: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 24

MULTIPLICACION DE NUMEROS ENTEROS CON SIGNO

Page 25: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 25

PLANTEAMIENTO DEL PROBLEMA

Page 26: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 26

POSIBLE SOLUCIÓN

Page 27: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 27

MULTIPLICADOR DE PEZARIS

Page 28: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 28

ALGORITMO DE BAUGH-WOOLEY

Page 29: LA UNIDAD ARITMÉTICA Y LÓGICA

Departamento de Informática. Curso 2005-2006 29

MULTIPLICADOR DE BAUGH-WOOLEY