ANA KAREN SUAREZ NIETO

DISPOSITIVOS LGICOS PROGRAMABLESLgica programada es un tipo de diseo implementado en chips que permite laReconfiguracin de los circuitos con el simple cambio del software que incorpora,Es lo contrario de la lgica cableada.La lgica programada se basa en dispositivos lgicos programables (PLD), losCuales tienen una funcin no establecida, al contrario que las puertas lgicas quetienen una funcin fija en el momento de su fabricacin. Antes de poder utilizar elPLD en un circuito, este debe ser programado.TIPOSPALMMI introdujo un dispositivo revolucionario en 1978, la Programable ArrayLogic (Matriz lgica programable). La arquitectura era ms sencilla que la FPLADe Signetics porque omita la matriz OR programable. Esto hizo los dispositivosMs rpidos, ms pequeos y ms baratos. Estaban disponibles en encapsuladosDe 20 pines y DIP de 300 milsimas de pulgada, mientras que las FPLAs venanEn encapsulados de 28 pines y DIP de 600 milsimas de pulgada. Ciertaspublicaciones sobre PALs desmitificaban el proceso de diseo. El software dediseo PALASM (PAL Assembler, ensamblador PAL) converta las ecuacionesBooleanas de los ingenieros en el patrn de fusibles requerido para programar eldispositivo. Los PAL de MMI pronto fueron distribuidos por NationalSemiconductor, Texas Instruments y AMD.GALsUna innovacin del PAL fue la matriz lgica genrica(Generic array logic) o GAL.Ambas fueron desarrolladas por Lattice Semiconductor en 1985. Este dispositivo tiene las mismas propiedades lgicas que el PAL, pero puede ser borrado yreprogramado. La GAL es muy til en la fase de prototipado de un diseo, cuandoun fallo en la lgica puede ser corregido por reprogramacin. Las GALs seprograman y reprograman utilizando un programador OPAL, o utilizando la tcnicade programacin circuital en chips secundarios.FPGAsMientras el desarrollo de las PALs se enfocaba hacia las GALs y CPLDs (versecciones superiores), apareci una corriente de desarrollo distinta. Esta corrientede desarrollo desemboc en un dispositivo basado en la tecnologa de matriz depuertas y se le denomin field-programmable gate array (FPGA). Algunosejemplos de las primeras FPGAs son la matriz 82s100 y el secuenciador 82S105de Signetics, presentados a finales de los 70. El 82S100 era una matriz detrminos AND, y tambin tena funciones de biestable.Las FPGAs utilizan una rejilla de puertas lgicas, similar a la de una matriz depuertas ordinarias, pero la programacin en este caso la realiza el cliente, no elfabricante. El trmino field-programmable(literamente programable en el campo)se refiere a que la matriz se define fuera de la fbrica, o "en el campo".Las FPGAs se programan normalmente tras ser soldadas en la placa, en unaforma similar a los CPLDs grandes. En las FPGAs ms grandes, la configuracines voltil y debe ser reescrita cada vez que se enciende o se necesita unafuncionalidad diferente. La configuracin se guarda normalmente enuna PROM o EEPROM. Las versiones EEPROM pueden ser programadasmediante tcnicas como el uso de cables JTAG.CARACTERSTICASTipo | Caractersticas |ASIC | *Son dispositivos definidos por el usuario.*Pueden contener funciones analgicas, digitales y combinacionales. |PROM | *Son memorias programables de solo lectura.*Son lgicos.*Son usadas para codificar las combinaciones de entrada en funciones de salida. |PAL | *Son dispositivos de matriz programables.*Son los dispositivos programables por usuario mas empleados. |GAL | *Las gal son dispositivos de matrices lgica genrica.*Son electrnicamente borrables. |PLA | *Son matrices lgicas programables.*Tienen mayor flexibilidad que otros dispositivos. |FPGA | *Son campos de matrices de puertas programables.*Contienen mltiples niveles de lgica. | FABRICANTES Algunos fabricantes de PLDs son:Actel (www.actel.com): Es un fabricante de FPGAs y soluciones lgica programables.

Altera Corp. (www.altera.com): Es un fabricante lder de dispositivos lgicos programables.

AtmelCorp. (www.atmel.com): Es un fabricante de semiconductores.

Chip Express (www.chipexress.com)

Cypress Sem. (www.cypress.com): Es una empresa dedicada al diseo de semiconductor.

Lattice Sem. (www.latticesemi.com)Quicklogic Corp. (www.quicklogic.com): Son proveedores de matrices de puertas programables de campo, con dispositivos soloprogramables una vez.

Xilinx Inc. (www.xilinx.com): Proveedor de dispositivos de lgica programable.

PASOS PARA EL DISEO CON PLDSSon IC's estndar de la familia de ASICs que estn disponibles enconfiguraciones estndar desde catlogos de partes y se venden en grandesvolmenes a muchos consumidores. Sin embargo, los PLD's pueden configurarseo programarse para crear partes configurables para una aplicacin especfica, losPLD's utilizan diferentes tecnologas para permitir la programacin del dispositivo.Entre las principales caractersticas de los PLD's se puede destacar: No poseen mascaras o capas ni celdas lgicas configurables. Rpido diseo. Un solo gran bloque de interconexiones programables. Poseen una matriz de macroceldas lgicas que usualmente consiste de unarreglo programable lgico seguido por un flip-flop o latch

PROGRAMACIN DE CIRCUITOS SECUENCIALES CON HDL

En la lgica combi nacional los circuitos producen una respuesta instantnea, es decir, las salidas se pueden calcular a partir de la combinacin de los valores de las entradas en el mismo instante. La lgica combi nacional no sirve para construir circuitos que con capacidad de memoria, es decir, funciones lgicas cuya salida en el instante presente depende de entradas en el pasado. Es entonces, cuando los circuitos secuenciales aparecen y cobran relevancia conceptos que no eran tan trascendentes para los circuitos combi nacional, algunos de estos conceptos son: instante presente, instante siguiente, estado, retroalimentacin, tiempo de propagacin, sincronizacin, memoria, secuencia, conteo, etc. Obsrvese que el principal concepto involucrado en todos los anteriores es el tiempo.

Los circuitos considerados hasta aqu, tienen la caracterstica de que su salida depende solamente de la combinacin presente de valores de las entradas, es decir, a una misma combinacin de entrada responden siempre con la misma salida. Debido a esto, estos circuitos se denominan combi nacional. Los circuitos combi nacionales tienen muchas limitantes debido a que no son capaces de reconocer el orden en que se van presentando las combinaciones de entradas con respecto al tiempo, es decir, no pueden reconocer una secuencia de combinaciones, ya que no poseen una manera de almacenar informacin pasada, es decir no poseen memoria. 2 Un circuito cuya salida depende no solo de la combinacin de entrada, sino tambin de la historia de las entradas anteriores se denomina Circuito Secuencial. La historia de las entradas anteriores en un momento dado se encuentra resumida en el estado del circuito, el cual se expresa en un conjunto de variables de estado.

El circuito secuencial debe ser capaz de mantener su estado durante algn tiempo, para ello se hace necesario el uso de dispositivos de memoria. Los dispositivos de memoria utilizados en circuitos secuenciales pueden ser tan sencillos como un simple retardador (inclusive, se puede usar el retardo natural asociado a las compuertas lgicas) o tan complejos como un circuito completo de memoria denominado multivibrador biestable o Flip Flop.

Como puede verse entonces, en los circuitos secuenciales entra un factor que no se haba considerado en los combi nacionales, dicho factor es el tiempo. De hecho, los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en circuitos secuenciales sncronos y circuitos secuenciales asncronos. 2 En un circuito secuencial asncrono, los cambios de estado ocurren al ritmo natural marcado por los retardos asociados a las compuertas lgicas utilizadas en su implementacin, es decir, estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios (tiempos de propagacin) de las compuertas lgicas usados en ellos. Esta manera de operar puede ocasionar algunos problemas de funcionamiento, ya que estos retardos naturales no estn bajo el control del diseador y adems no son idnticos en cada compuerta lgica. 2 Los circuitos secuenciales sncronos, slo permiten un cambio de estado en los intantes marcados por una seal de sincronismo de tipo oscilatorio denominada reloj. Con sto se pueden evitar los problemas que tienen los circuitos asncronos originados por cambios de estado no uniformes en todo el circuito.

Introduccin a los Circuitos Secuenciales

Un circuito secuencial puede entenderse simplemente como un circuito combinacional en el cual las salidas dependen tanto de las entradas como de las salidas en instantes anteriores, esto implica una retroalimentacin de las salidas como se muestra en diagrama de la siguiente figura

Modelo de Moore.- Un modelo ms completo de lo que puede ser un circuito secuencial es el

Denominado Modelo de Moore, cuya estructura se presenta en la siguiente figura.

El modelo de Moore consiste en dos bloques (circuitos) de lgica combi nacional ms un bloque de memoria

La lgica de estado siguiente que define la manera de generar las variables de estado a partir

La Lgica de salida que define la manera en que se obtienen las salidas del circuito a partir de

Este modelo tiene la particularidad de que las salidas slo son funcin de las variables de estado, es decir, del estado presente. Por ello, cuando en un circuito, las salidas solo dependen de las variables de estado, se les llama Salidas tipo Moore.

Modelo de Mealy.- En un modelo ms completo, las salidas en instantes anteriores estn expresadas por un conjunto de variables de estado, de manera que las salidas actuales dependen tanto de las entradas como de las variables de estado las cuales son guardadas en dispositivos de memoria. Este es el modelo ms completo de un circuito secuencial y se denomina Modelo de Mealy.

como puede verse, en el modelo de Mealy las salidas en el instante presente pueden depender tanto de las variables de estado (y por lo tanto del estado presente) como de las entradas. A este tipo de salidas se les llama Salidas tipo Mealy. En general, un circuito secuencial puede ser una combinacin de los tres modelos presentados arriba, es decir, puede poseer salidas tanto tipo Mealy como Tipo Moore, o slo tipo Moore, o puede inclusive no tener dispositivos de memoria y funcionar solamente con la memoria asociada a los retardos naturales de las compuertas lgicas.

POR CAPTURA ESQUEMTICA

Por Captura Esquemtica se entiende el proceso de descripcin, mediante un dibujo, de un circuito elctrico, en el se que representan a los diferentes componentes del circuito y solo se efectan interconexiones entre ellos.

Existen varios programas con la aplicacin de Captura Esquemtica como el Schematic del IspStarter de Lattice Semiconductor o Fundation de XILINX entre otros.

Esta tcnica permite simular en la computadora el circuito virtualmente y verificar su funcionamiento antes de su fabricacin o implementacin en un PLD, reduciendo as el ciclo de diseo y el tiempo de obtencin de un producto.

Programa de Captura Esquemtica.Los cuatro componentes bsicos de la captura esquemtica son: Smbolos, Conectores, Etiquetas y Puertos de Entrada y/o Salida.

Utilizando el programa IspStarter de Lattice Semiconductor, el primer paso en el proceso de obtener el circuito es precisamente la captura esquemtica en donde se genera un archivo de extensin .SCH, posteriormente se pasa al proceso de enlace (link) en donde se valida si los componentes son permitidos en el dispositivo seleccionado, adems si el dispositivo tiene la capacidad de integrar los elementos requeridos (FitDesign). Tambin es posible efectuar la simulacin antes de obtener el circuito final con la intencin de asegurar que este cumpla con los requerimientos solicitados.

En el proceso de enlace se genera un archivo reporte con extensin .REP que nos indica, entre otras cosas, laasignacin de terminales (Pin Out) y el archivo JEDEC con el cual efectuaremos la programacin del circuito a travs de un programador.

Diagrama del proceso de diseo digital por medio de captura esquemtica.

La desventaja de la captura esquemtica es que en eldiseo de circuitos grandes no es posible comprenderlosdebido a que hay demasiados componentes einterconexiones en la pantalla, para esos casos esrecomendable el uso de lenguajes de descripcin dehardware.

POR TABLA DE VERDADPara aclarar el proceso es necesario un ejemplo especfico, la tabla de verdad especifica un circuito combinacional con dos entradas y dos salidas. Las funciones de BOOLE pueden expresarse en suma de trminos mnimos.

||

El diseo de circuitos combinacionales parte la especificacin del problema y culmina en un diagrama lgico de circuitos o un conjunto de funciones booleanas a partir de las cuales se puede obtener el diagrama lgico. El procedimiento implica los pasos siguientes:De la especificacin del circuito, deduzca el nmero requerido de entradas y salidas; asigne un smbolo a cada una.Deduzca la tabla de verdad que define la relacin requerida entre las entradas y las salidas.Obtenga las funciones booleanas simplificadas para cada salida en funcin de variables de entrada.Dibuje el diagrama lgico y verifique que el diseo sea correcto | | | | | | | | | | | | | | | | | | | | | | | | | | | | |

| | | | | | | | | | | | | | | | | | | | || | | | | | | | | | | |

POR ECUACIONES BOOLEANASSi se requiere reducir la funcin que realiza el circuito. Este proceso parte del diagrama lgico dado y culmina en un conjunto de funciones BOOLEANAS, una tabla de vedad o una posible explicacin del funcionamiento del circuito. Si el diagrama lgico analizar va acompaado de un nombre de funcin o de una explicacin de lo que se supone que hace, el problema de anlisis se reduce a una verificacin de la funcin planeada. El anlisis se efecta manual mente encontrando las funciones BOOLEANAS o la TABLA DE VERDAD, o bien utilizando un programa de simulacin de computadora.El primer paso del anlisis consiste en asegurarse del que el circuito dado sea combinacional y no secuencial. El diagrama del circuito combinacional tiene compuertas lgicas sin trayectoria de retroalimentacin ni elementos de memoria. Una trayectoria de retroalimentacin es una conexin de salida de una compuerta a la entrada de una segunda

compuerta que forma parte de la entrada a la primera compuerta.El anlisis del circuito combinacional dela figura ilustra, es un circuito que tiene tres entradas binarias A,B y C y dos salidas binarias F1 y F2. Las salidas de diversas compuertas que son funcin nicamente de variables de entrada son T1 y T2. La salida F2 se deduce fcilmente de las variables de entrada. Las funciones BOOLEANAS de esta salida son:

F2= AB+AC+BCF1= A+B+CT2= ABC

POR DESCRIPCIN DE COMPORTAMIENTO

Lenguaje de Descripcin de Hardware de alta escala de integracin (VHDL)

VHDL es el acrnimo que representa la combinacin de VHSIC y HDL, donde VHSIC es el acrnimode Very High SpeedIntegratedCircuit y HDL es a su vez el acrnimo de Hardware DescriptionLanguage.

Es un lenguaje definido por el IEEE (Institute of Electrical and ElectronicsEngineers) (ANSI/IEEE 1076-1993) usado por ingenieros para describir circuitos digitales. Otros mtodos para disear circuitos son la captura de esquemas (con herramientas CAD) y los diagramas debloques, pero stos no son prcticos en diseos complejos. Otros lenguajes para el mismo propsito son Verilog y ABEL.

Aunque puede ser usado de forma general para describir cualquier circuito se usa principalmentepara programar PLD (Programable LogicDevice - Dispositivo Lgico Programable),FPGA (Field ProgrammableGateArray), ASIC y similares

Dentro del VHDL hay varias formas con las que podemos disear el mismo circuito y es tarea deldiseador elegir la ms apropiada.

* Funcional: Describimos la forma en que se comporta el circuito. Esta es la forma que msse parece a los lenguajes de software ya que la descripcin es secuencial.Estas sentencias secuenciales se encuentran dentro de los llamados procesosen VHDL. Los procesos son ejecutados en paralelo entre s, y en paralelo conasignaciones concurrentes de seales y con las instancias a otros componentes.

* Flujo de datos: describe asignaciones concurrentes (en paralelo) de seales.

* Estructural: se describe el circuito con instancias de componentes. Estas instancias forman un diseo de jerarqua superior, al conectar los puertos de estasinstancias con las seales internas del circuito, o con puertos del circuitode jerarqua superior.

* Mixta: combinacin de todas o algunas de las anteriores.

En VHDL tambin existen formas metdicas para el diseo de mquinas de estados, filtros digitales, bancos de pruebas etc.POR TABLA DE ESTADO

Un circuito cuya salida depende no solo de la combinacin de entrada, sino tambin de la historia de las entradas anteriores se denomina Circuito Secuencial. La historia de las entradas anteriores en un momento dado se encuentra resumida en el estado del circuito, el cual se expresa en un conjunto de variables de estado.El circuito secuencial debe ser capaz de mantener su estado durante algn tiempo, para ello se hace necesario el uso de dispositivos de memoria. Los dispositivos de memoria utilizados en circuitos secuenciales pueden ser tan sencillos como un simple retardador (inclusive, se puede usar el retardo natural asociado a las compuertas lgicas) o tan complejos como un circuito completo de memoria denominado multivibrador biestable o Flip Flop.Como puede verse entonces, en los circuitos secuenciales entra un factor que no se haba considerado en los combinacionales, dicho factor es el tiempo. De hecho, los circuitos secuenciales se clasifican de acuerdo a la manera como manejan el tiempo en circuitos secuenciales sncronos y circuitos secuenciales asncronos.En un circuito secuencial asncrono, los cambios de estado ocurren al ritmo natural marcado por los retardos asociados a las compuertas lgicas utilizadas en su implementacin, es decir, estos circuitos no usan elementos especiales de memoria, pues se sirven de los retardos propios (tiempos de propagacin) de las compuertas lgicas usados en ellos. Esta manera de operar puede ocasionar algunos problemas de funcionamiento, ya que estos retardos naturales no estn bajo el control del diseador y adems no son idnticos en cada compuerta lgica.Los circuitos secuenciales sncronos, slo permiten un cambio de estado en los intantes marcados por una seal de sincronismo de tipo oscilatorio denominada reloj.Con sto se pueden evitar los problemas que tienen los circuitos asncronos originados por cambios de estado no uniformes en todo el circuito.

POR DIAGRAMA DE TRANSICINDibujar el diagrama de transicin de estados y produccin de salidas, las tablas de transicin y la expresin lgica de las funciones f y g para el circuito secuencial de la figura. Obsrvese que ahora hay realimentacin desde la salida y por consiguiente a la entrada se calculan funciones de x(t) y Q(t) pero Q(t) procede de los valores de D en (t-t). Si el biestable D se dispara a subidas dibujar la evolucin temporal de la seal en Q cuando en la entrada x(t) y en el reloj Ck

BIBLIOGRAFIAhttp://fcqi.tij.uabc.mx/usuarios/tcarrillo/files/circDig/unidad3/disSisDig.pdfhttp://www.mailxmail.com/curso-sistemas-digitales/configuracion-logica-combinacionalhttp://www.todopic.com.ar/foros/index.php?topic=34107.0http://gemini.udistrital.edu.co/comunidad/profesores/jruiz/jairocd/texto/cirdig/vhdl/man3.pdfhttp://iindustrial.obolog.com/dispositivos-logicos-programables-parte-1-209085http://aristotelesanato.blogspot.com/2008_01_01_archive.htmlhttp://electronicaintegrada.blogspot.com/2008/02/cpld-verilog.htmlhttp://es.wikipedia.org/wiki/Dispositivo_l%C3%B3gico_programablehttp://html.rincondelvago.com/dispositivos-logicos-programables_2.htmlhttp://torio.unileon.es/~dierar/ti/pdf/pld.PDFhttp://www.latticesemi.com/lit/docs/datasheets/pal_gal/16lv8.pdfhttp://electronicaintegradaunexpo.blogspot.mx/2008/02/gal-y-vhdl.html