CIRCUITOS DIGITALES I

CRONÓMETRO 60 SEGUNDOS EN QUARTUS

PRESENTADO POR:

DIEGO FERNANDO BURBANO SANTACRUZ 06082046MARÍA ALEJANDRA REVELO ILLERA 06082017

ANDRÉS FELIPE GIRON SALAZAR 060820SANTIAGO GUERRERO NARVÁEZ 06082032

PRESENTADO A:

Ing. DIEGO FABIÁN DURÁN

UNIVERSIDAD DEL CAUCAFACULTAD DE INGENIERIA ELECTRÓNICA Y TELECOMUNICACIONES

POPAYÁN

2010.

INTRODUCCIÓN

Los cronómetros son uno de los circuitos digitales de mayor aplicación en la construcción de sistemas lógicos electrónicos. Estos pueden ser síncronos o asíncronos

Los contadores síncronos constituyen un caso particular de circuito secuencial síncrono en donde los pulsos de entrante que se van controlar se inyectan a la entrada de reloj o de los pulsos de todos los biestables que componen el contador, obligando a los biestables a cambiar de estado de formas simultanea con la sola diferencia en los tiempos de operación de los biestables individuales. El camino de estado de cada uno de los biestables será función de los valores lógicos presentes en las entradas de excitación de cada uno de los biestables

A diferencia de los contadores síncronos, en los contadores asíncronos los pulsos de cuanta se inyectan a todas las entradas de reloj del biestable de forma simultánea causando una mayor simplicidad en el circuito del contador, pero una mayor lentitud en su operación.

La presente practica tiene como objetivo familiarizar al estudiante en la operación de los circuitos de contadores con el diseño de un circuito practico como es el caso del cronometro digital.

PLANTEAMIENTO DEL PROBLEMA

Diseñar el circuito de un cronometro digital, con las señales de contar, borrar, reloj y la salida a los display de 7 segmentos

Por tanto el cronometro tendrá dos dígitos decimales, el digito de las unidades y el digito de las decenas, los cuales deberán ser llevados al display de 7 segmentos para poder visualizar el numero de segmentos transcurridos desde que se arranca a contar al cronometro hasta que se detiene.

Los pulsos de reloj deben ser obtenidos de generador de frecuencias y divisor de frecuencias con la frecuencia apropiada.

La señal contar será obtenida de un tecladocuando borrar = 1, el contador de repone a 0 segundoscuando contar es 1, el circuito arranca, y cuando contar se regresa a 0 se detiene el cronometro.

MARCO TEÓRICO

Para entender mejor la simulación, es necesario partir del principio básico de funcionamiento, empecemos con los flip flops:

BIESTABLES JK (Jump Keep)

Dispositivo de almacenamiento temporal de dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

La ecuación característica del biestable JK que describe su comportamiento es:

Biestable JK activo por flanco

Símbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajada

Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misión es la de permitir el cambio de estado del biestable cuando se produce un flanco de

subida o de bajada, según sea su diseño. De acuerdo con la tabla de verdad, cuando las entradas J y K están a nivel lógico 1, a cada flanco activo en la entrada de reloj, la salida

del biestable cambia de estado. A este modo de funcionamiento se le denomina modo de basculación.

Biestable JK Maestro-Esclavo

Aunque aún puede encontrarse en algunos equipos, este tipo de biestable, denominado en inglés J-K Flip-Flop Master-Slave, ha quedado obsoleto ya que ha sido reemplazado por el tipo anterior.

Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y en el flanco de bajada (o de subida) se refleja en la salida.Existen dos entradas adicionales en el biestable JK muy importantes: La entrada PRESET (poner), que sirve para poner directamente en el biestable un "1" en la salida Q y la entrada CLEAR (borrar), que sirve para poner en quot;0" en la salida Q.

Estas entradas son asincrónicas, lo que significa que tendrán efecto sin importar el estado del reloj y/o las entradas J y K.

Es importante no activar simultáneamente estas dos entradas.

VISUALIZADOR SIETE SEGMENTOS (Para nuestro caso)

En un visualizador de 7 segmentos se representan los dígitos 0 a 9 iluminando los segmentos adecuados. También suelen contener el punto o la coma decimal. A veces se representan también algunos caracteres como la "E" (Error), "b" o "L" (Low Battery), etc. Los visualizadores de segmentos se fabrican en diversas ecnologías: Incandescencia, de cátodo frío, LED, cristal líquido, fluorescente, etc.

VISUALIZADORES DE MATRIZ

La matriz de 5x7 permite representar letras mayúsculas y minúsculas, signos de puntuación y caracteres especiales con un grado de legibilidad excelente. No es nueva y ya en los años 1940 se podía ver mostrando leyendas publicitarias. Estaban fabricadas con lámparas de incandescencia. Actualmente se fabrican con LED y LCD.

VISUALIZADORES DE PROYECCIÓN

Consisten en una matriz de lámparas, de las que se ilumina sólo una cada vez. La luz se dirige a un condensador que la proyecta sobre una película que contiene los símbolos que se quiere representar. Después otro grupo de lentes enfoca la imagen sobre una pantalla translúcida, que se hacen visibles en su cara posterior. Como norma general el número de imágenes está limitado a doce y no se pueden cambiar, salvo que se desmonte la unidad y se cambie la película.

VISUALIZADORES FLUORESCENTES DE VACIO (VFD)

Consisten en una ampolla de vidrio que contiene uno o varios filamentos que actúan de cátodo, varios ánodos recubiertos de fósforo y una rejilla por carácter. Al polarizar positivamente los ánodos y las rejillas, los electrones emitidos por cátodo alcanzan un ánodo, que se ilumina. Dependiendo del modelo, funcionan con tensiones de alimentación de rejillas y ánodos a partir de 12V.

CONVERSOR BCD A 7 SEGMENTOS

Muchas presentaciones numéricas en dispositivos de visualización utilizan una configuración de siete segmentos para formar los caracteres decimales de 0 a 9 y algunas veces los caracteres hexadecimales de A a F. Cada segmento este hecho de un material que emite luz cuando se pasa corriente a través de él. Los materiales que se utilizan más comúnmente incluyen diodos emisores de luz (LED, por sus siglas en inglés) y filamentos incandescentes.

Se utiliza un decodificador de BCD a siete segmentos para tomar una entrada BCD de cuatro bits y dar salidas que pasarán corriente a través de los segmentos indicados para presentar el dígito decimal. Cada salida es activada para más de una combinación de entradas.

Cada segmento (de a - g ) contiene un LED. Como la corriente típica de un LED es de 20 mA, se colocan resistores de 150Ώ con el fin de limitar dicha corriente. Sin este resistor, el LED podría quemarse debido a que un LED puede soportar solo 1.7V a través de sus terminales.

IMPLEMENTACIÓN EN QUARTUS

DISEÑO DEL CONVERSOR BCD A SIETE SEGMENTOS

W X Y Z A B C D E F G 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 0 0 1 0 1 0 0 0 1 1 0 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 1 0 X X X X X X X 1 0 1 1 X X X X X X X 1 1 0 0 X X X X X X X 1 1 0 1 X X X X X X X 1 1 1 0 X X X X X X X 1 1 1 1 X X X X X X X

Fig 1. Tabla de verdad para diseño conversor BCD a siete segmentos.

La anterior tabla de verdad representa los leds activos en alto que siguen la configuración según el número que se requiera, por ejemplo, para el primer valor los LEDs de A hasta B están encendidos excepto el G. Veamos el siguiente diagrama para entender mejor:

Fig 2. Disposición de LEDs para configuración ánodo común.

A diferencia del activo en bajo (Cátodo común, cuyos valores de cierre del circuito se hacen por tierra) vemos que hay una entrada común a todos los LEDs activa en alto 5v esto es un display de ánodo común. Por ejemplo para hacer el número uno debe estar cerrado b y c.

Según nuestro diseño analizaremos como ejercicio la primera salida al LED A, por ende nos situamos en la primera columna de nuestra tabla de verdad y desarrollamos la expresión Booleana y su respectivo mapa K.

Primera columna para la salida A.

El mapa K correspondiente es:

La expresión Booleana obtenida es:

A= (~S2*~S0)+( S2*S0)+(S3)+(S1)

A= ~ (S2S0) + S3 + S1

Mapa K para A

Obtenemos también el circuito para la salida A.

Fig 4. Circuito equivalente de la expresión A= ~ (S2S0) + S3 + S1

Así mismo se obtienen los circuitos para las demás salidas, veamos:

SALIDA B:

Fig 5. Circuito equivalente de la expresión B= (S1S0)+(~S2)

SALIDA C:

Fig 6. Circuito equivalente para la salida C=(~S1)+S0+S2.

SALIDA D:

Fig 7. Circuito equivalente para la salida D= (~S2*~S0)+(S1*~S0)+(S2*~S1*S0)+(~S2*S1).

SALIDA E:

Fig 8. Circuito equivalente para la salida E= (~S2*~S0)+(S1*~S0).

SALIDA F:

Fig 9. Circuito equivalente para la salida F= (~S1*~S0)+(S2*~S0)+(S2*~S1)+(S3)

SALIDA G:

Fig 10. Circuito equivalente para la salida G= (S2*~S1)+(~S2*S1)+(S3)+(S2*~S0).

Estos circuitos harán parte de un encapsulado en QUARTUS que llamaremos BCD_7seg.

Fig 11. Encapsulado y entradas del BCD_7seg.

DISEÑO CRONÓMETRO 60 SEGUNDOS CON DESPLIEGUE A 7 SEGMENTOS

El circuito consta de 2 codificadores que realizaran la conversión binaria a BCD, es decir solo se verán los números del 0 al 9, el resto no se mostrarán por el despliegue, de un contador MOD 6 y un Contador MOD 10, cada uno tiene 3 entradas (Pause, Reset y CLk).

MOD 10.

Para el diseño del mod 10 se usaron 4 flip flops JK con TPN, conectados asíncronamente donde la salida Q0 pasa a ser la señal del reloj del segundo flip flop y así sucesivamente; como es un contador mod 10 agregamos una compuerta nand de 2 entradas a la cuales conectamos Q3 y Q1; para que reinicie el conteo; además una compuerta and de 2 entradas las cuales una es la salida de la nand usada anteriormente para realizar el reinicio de los FF y en la otra entrada conectamos una compuerta not cuya entrada es una señal de control que nos servirá para reiniciar completamente el cronometro.

Fig 12. Circuito contador mod 10

MOD 6.

Para el mod 6 usamos 3 flip flop JK con TPN, conectados asíncronamente donde la salida Q0 pasa a ser la señal del reloj del segundo flip flop y así sucesivamente; como es un contador mod 10 agregamos una compuerta nand de 2 entradas a la cuales conectamos Q1 y Q2; para que reinicie el conteo; además una compuerta and de 2 entradas las cuales una es la salida de la nand usada anteriormente para realizar el reinicio de los FF y en la otra entrada conectamos una compuerta not cuya entrada es una señal de control que nos servirá para reiniciar completamente el cronometro.

Fig 13. Circuito contador mod 6

ESQUEMA FINAL.

Fig 14. Esquema final.

FUNCIONAMIENTO

Cuando el contador mod 10 complete un ciclo (10 segundos), le enviara una señal al contador mod 6 para que pueda cambiar de estado de 0000 a 0001, asi cada 10 segundos el mod 6 cambiara de estado.

Las entradas J y K de todos los FF se conectaron a una señal de control llamada Pausa, la cual permitirá que el cronometro se detenga cuando esta señal sea cero (baja) y continúe su conteo cuando la señal sea alta.

A la entrada CLK del contador mod 10 tenemos conectada una compuerta AND de 2 entradas, donde una entrada es una señal de reloj de 1Hz y la otra entrada es de control (inicio) para permitir el paso o no de esta señal del reloj, cuando inicio sea baja la señal de 1 Hz no pasara y cuando inicio sea alta la señal pasara.

La señal reset es una señal de control que reiniciara totalmente el cronometro, el cronometro funcionara normalmente mientras la señal reset sea baja, cual la señal reset sea baja se reiniciara totalmente el conteo.

FORMAS DE ONDA.

Fig 15. Formas de onda del cronómetro.

Es muy claro el conteo ascendente del cronómetro, aquí analizamos los estados críticos donde debe haber cambio tanto en unidades como en decenas.

El respectivo análisis salta a la vista del lector.

CONCLUSIONES

- Sobre las experiencias, se aprendió y se logro captar un mayor conocimiento obtener mayor habilidad con el programador de circuitos digitales.

- Se logro comprender el matiz de los visualizadores, y la utilidad de estos para lograr pasar información binaria a decimal, y sus diferentes utilidades en el campo digital.

- La utilidad de los circuitos digitales biestables para hacer un fácil manejo de las señales binarias.

- La utilidad de la programación para la facilidad de resolución aritmética de los problemas.

- Reconocimos distintas formas de solución del problema, para hacer más eficiente y menos costoso un circuito, como la reducción algebraica, de tal forma que queden cuartetas de los mismos dispositivos, o que se correlacionen con algún chip comercial.

- Aprendimos la lógica de funcionamiento secuencial de un visualizador 7 segmentos.

Bibliografía:

1. Victor P. Nelson, H. Troy Nagle, Bill D Carroll y J. David Irwin, “análisis y diseño de circuitos lógicos digitales”, Prentice-hall hispanoamericanes S.A., 1996

2. System techinck “DIGB BOADRS descripción técnica”