Informe completo (2).pdf

UNIVERSIDAD DE TARAPACÁ ESCUELA UNIVERSITARIA DE INGENIERÍA ELÉCTRICA - ELECTRÓNICA IQUIQUE - CHILE

LABORATORIO I:

MODULO DE SISTEMAS DIGITALES

“CIRCUITOS COMBINACIONALES”

Integrantes: Fernando Guzman T.

Nicolás Muñoz V.

Rodolfo Savareses M.

Asignatura: Laboratorio I

Profesor: Señor Carlos Oyarce M.

Fecha de Realización: 19 de agosto de 2015

Índice I

Laboratorio I, módulo de sistemas digitales: “Circuitos combinacionales”.

Índice

Contenido Página

1. Introducción ....................................................................................................................... 1

2. Marco teórico ..................................................................................................................... 2

2.1. Trabajo previo ....................................................................................................... 2

3. Desarrollo ......................................................................................................................... 11

3.1. Materiales, instrumentos y dispositivos empleados ............................................ 11

3.2. Montaje N°1: Circuitos combinacionales mediante compuertas lógicas ............ 11

3.3. Montaje N°2: Uso de display de 7 segmentos con circuitos combinacionales ... 13

3.4. Montaje N°3: Módulos combinacionales ............................................................. 14

4. Conclusiones y Observaciones ........................................................................................ 16

5. Referencias Bibliográficas ................................................................................................ 18

Introducción 1

”. Laboratorio I, módulo de sistemas digitales: “Circuitos combinacionales

1. Introducción.

En la actualidad nos hemos visto rodeados de diversos aparatos electrónicos, los cuales buscan

facilitar el trabajo o simplemente brindar comodidad al usuario. Es por esto que con el pasar de los

años, las características de estos aparatos se han ido modificando según la necesidad de la

sociedad, como por ejemplo, se ha modificado la velocidad de respuesta, su capacidad de

almacenamiento, etc. Estos circuitos electrónicos que componen a los aparatos se pueden dividir en

dos amplias categorías conocidas como sistemas analógicos y digitales.

Se dice que un sistema es analógico cuando las magnitudes de la señal se representan

mediante variables continuas. Se llama sistema analógico a todo tipo de dispositivo que es creado

con el fin de manipular cantidades físicas y representarlas de forma análoga. En este tipo de

sistemas la salida depende de la entrada actual y de las entradas anteriores, por esto mismo, se

hacen necesarios sistemas de memoria las cuales tienen por “misión” el recoger las “historias

pasadas” del sistema. La celda de memoria es un circuito electrónico que recuerda un valor de

entrada después de que el valor de éste ha desaparecido. Algunos ejemplos de este sistema son el

tiempo, la presión, la distancia y el sonido.

Por otra parte, un sistema digital es aquel sistema que utiliza magnitudes con valores discretos. Se

llama sistema digital a todo tipo de dispositivo que es creado con el fin de generar, transmitir,

procesar o almacenar señales digitales. Los sistemas digitales cumplen un rol fundamental en

nuestra vida cotidiana, de tal forma que se encuentran presentes en gran parte de la tecnología que

utilizamos constantemente. Ejemplos de esta son electrodomésticos como computadoras,

televisores, relojes, calculadoras, cámaras digitales, etc.

Los sistemas digitales se dividen en 2 grandes áreas: circuitos combinacionales y circuitos

secuenciales. Un circuito combinacional es todo circuito lógico en el que el estado presente de sus

salidas depende exclusivamente del estado de sus entradas , es decir , que no existe un proceso de

almacenamiento de información asociada. Este tipo de circuitos aceptan datos de entrada en forma

binaria y los utilizan para realizar operaciones diversas como, sumar comparar, codificar, multiplexar,

demultiplexar. Mientras que un circuito secuencial es aquel circuito lógico en el que el estado

presente de sus salidas depende no solamente del estado presente de sus entradas sino que

también depende del estado pasado de estas.

El presente informe consta de 3 montajes, en donde se requirió estudiar previamente las hojas de

datos de cada circuito integrado a utilizar, y de esta manera conocer los valores mínimos/máximos

nominales de trabajo permisibles para cada componente, y además de esta forma poder verificar el

correcto funcionamiento de cada compuerta lógica de los circuitos integrados.

Marco teórico. 2


2. Marco teórico.

2.1. Trabajo previo:

2.1.1. Realice el diseño de un conversor BCD a exceso 2 mediante compuertas lógicas.

2.1.1.1. Tabla de verdad en que las entradas son DCBA y las salidas WXYZ.

Tabla 2.1 Tabla de verdad de un conversor BCD en exceso 2.

2.1.1.2. Forma canónica de suma de productos para cada salida de la tabla.

(, , , ) = ∑(6,7,8,9) + ∑(10,11,12,13,14,15)

(, , , ) = + + + + + + + +

+

(, , , ) = ∑(2,3,4,5) + ∑(10,11,12,13)

(, , , ) = + + + + + + +

(, , , ) = ∑(0,1,4,5,8,9) + ∑(12,13)

(, , , ) = + + + + + + +

(, , , ) = ∑(1,3,5,7,9) + ∑(11,13,15)

(, , , ) = + + + + + + +

Marco teórico. 3


2.1.1.3. Se obtiene la forma más simplificada para las distintas salidas.

2.1.1.3.1. Para la salida W

Mediante método tabular de Quine-McCluskey. Debido a que es el desarrollo del método

tabular no se enumerarán las tablas.

Se obtiene como la función minimizada

= +

Mediante mapas de Karnaugh.

Marco teórico. 4


2.1.1.3.2. Para la salida X.

Mediante método tabular Quine-McCluskey.

= +

Método de Karnaugh.

Marco teórico. 5


2.1.1.3.3. Para la salida Y.

Mediante método tabular de Quine-McCluskey.

=

Mapa de karnaugh.

Decimal N° unos D C B A Y

0 1 2 3

0 1 1 2

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1

1 1 0 0

4 5 6 7

1 2 2 3

0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

1 1 0 0

8 9

10 11

1 2 2 3

1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1

1 1 X X

12 13 14 15

2 3 3 4

1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

X X X X

Marco teórico. 6


2.1.1.3.4. Para la salida Z.

=

Mapa de Karnaugh

Decimal N° unos D C B A Z

0 1 2 3

0 1 1 2

0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1

0 1 0 1

4 5 6 7

1 2 2 3

0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1

0 1 0 1

8 9

10 11

1 2 2 3

1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1

0 1 X X

12 13 14 15

2 3 3 4

1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

X X X X

Lista 1 Lista 2 Lista 3 Lista 4 Primos

0 0 0 1 0 0 -1 0 - 01 - 0 0 1

0 - - 1 - 0 - 1 - - 0 1

- - - 1 1 – 1 – 1 1 - - - - - 1

0 0 1 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 0 0

0 – 1 1 - 0 1 1 0 1 - 1 - 1 0 1 1 – 0 1 1 0 1 - 1 – 1 0 1 1 0 – 1 1 – 0

- - 1 1 - 1 - 1 1 - - 1

1 – 1 - 1 1 - -

0 1 1 1 1 0 1 1 1 1 0 1 1 1 1 0

- 1 1 1 1 – 1 1 1 1 - 1 1 1 1-

Marco teórico. 7


2.1.1.4. Se implementó con compuertas lógicas AND, OR y NOT la función ya minimizada

para cada salida.

Fig. 2.1. Implementación de compuertas AND, OR y NOT para la expresión

minimizada

2.1.2. Para la mejor comprensión de los CI, se necesitan los esquemas e información de los

mismos.

2.1.2.1. SN74LS04 (6 compuertas NOT).

(a) (b)

Figura 2.2. (a) Diagrama esquemático que muestra la disposición de las compuertas NOT en el CI 7404 con

entradas “A” y salida “Y”. (b) Circuito real que simula el funcionamiento de cada compuerta NOT en el CI 7404.

Marco teórico. 8


Características de operación del circuito integrado

Parámetros Rango de valores

Voltaje de alimentación 5 ± 0.25 []

Voltaje de entrada alto 2 [].

Voltaje de entrada bajo 0.8 [].

Voltaje de salida alto 2.7 [] .

Voltaje de salida bajo 0.35 − 0.5 [

Tabla 2.2. Parámetros de operación de un CI 7404.

Tabla de funciones

Entrada Salida

A Y

H L

L H

Tabla 2.3. Tabla de funciones del CI 7404.

2.1.2.2. SN74LS08 (4 compuertas AND) y SN74LS32 (4 compuertas OR)

(a) (b)

Figura 2.3. (a)Diagrama esquemático que muestra la disposición de las compuertas AND en el CI

SN74LS08. (b) Diagrama esquemático del CI SN74LS32.

Marco teórico. 9


Tabla de función.

Tabla 2.4. Tabla de funciones de los CI 7408 y 7432.

Parámetros Rango de valores

Voltaje de alimentación 5 ± 0.25 []

Voltaje de entrada alto 2 [].

Voltaje de entrada bajo 0.8 [].

Voltaje de salida alto 2.7 [] .

Voltaje de salida bajo 0.35 − 0.5 [

Tabla 2.5. Parámetros de operación de un CI 7408 y 7432.

2.1.2.3. Decodificador BCD 7 segmentos 7447.

(a) (b)

Figura 2.4. (a) Diagrama decodificador BCD de 7 segmentos 7447. (b) Tabla que describe algunos

pines importantes del decodificador.

Los parámetros del decodificador son los mismos que los de los CI anteriores, ver

Tabla 2.5.

Entradas Salidas

1 2 3

4 5 6

9 10 8

12 13 11

Pines Descripción

Entrada de alimentación

Tierra

− Salidas

− Entradas BCD

Marco teórico. 10


2.1.2.3.1. Display 7 segmentos

(a) (b)

Figura 2.5. (a) Diagrama de display cátodo común. (b) Diagrama de ánodo común.

Tomando en cuenta un display ánodo común y su hoja de datos se puede

saber que segmentos de este se encenderán para ciertas entradas, entonces

para el ejemplo, entradas 1000 y 1001 se tiene

Numero

Decimal

entradas Salidas

8 H L L L H H H H H H H

9 H L L L H H H L L H H

Tabla 2.6. Tabla de verdad del decodificador.

Utilizando la Figura 2.5. Se podrá facilitar el trabajo para ver que número

forman los segmentos encendidos. En este caso para las entradas 1000 y

1001 las salidas son un 8 y un 9.

En el caso de que la entrada sea la vista anteriormente, BCD exceso 2, se

obtendría para 1000 y 1001 las salidas de 1010 y 1011, que en el displey

serían valores don’t care, no son números.

Marco teórico. 11


2.1.2.4. Multiplexor 74LS151

Figura 2.6. Diagrama Multiplexor 74151.

Tabla 2.7. Descripción del Multiplexor.

Pines Descripción

Entrada de alimentación.

Tierra.

− Entradas de selección.

− Entradas multiplexor.

Salida.

Desarrollo del laboratorio 11


3. Desarrollo del laboratorio.

3.1 Materiales, Instrumentos y dispositivos empleados

Para la correcta realización del laboratorio fue necesaria la utilización de una serie de instrumentos

enumerados en la tabla 3.1 además de algunos dispositivos utilizados ubicados en la tabla 3.2 con

sus respectivos valores teóricos y reales, que dictan una diferencia dependiendo de su respectiva

tolerancia.

Instrumento Marca Modelo

Fuente D.C. GW-INSTEK GPS-3303

Multímetro digital GW-INSTEK GDM-396

Protoboard K&h Gl-24

Tabla 3.1. Instrumentos utilizados en laboratorio.

Dispositivo electrónico Valores

Teórico Real

Resistor “a” [Ω],

[] 220 218,7

Resistor “b” [Ω],

[] 220 216,6

Resistor “c” [Ω],

[] 220 218,5

Resistor “d” [Ω],

[] 220 218,2

Resistor “e” [Ω],

[] 220 219,2

Resistor “f” [Ω],

[] 220 218,5

Resistor “g” [Ω],

[] 220 219,7

Circuito integrado 7404 (NOT)

Circuito integrado 7408 (AND)

Circuito integrado 7432 (OR)

Decodificador BCD/7 segmentos 7447

Display ánodo común

Circuito integrado 74151 (MUX)

Tabla 3.2. Dispositivos electrónicos utilizados en laboratorio.

3.2 Montaje n°1. Circuitos combinacionales mediante compuertas lógicas.

Primeramente fue solicitada la revisión de los circuitos integrados (IC, “integrated circuit”) 7404, 7408 y

7432; Para revisar el correcto funcionamiento para cada uno de los pines de los circuitos integrados,

fue necesaria previa alimentación de los IC mediante los pines y GND (5[] nominal). Luego

mediante la información entregada en la hoja de datos para cada CI, se procedió a buscar los pines de

entrada y los de salida, además observando que la tensión mínima para un uno lógico es de 2[] y la

tensión máxima para un cero lógico es de 0,8[].

Para el IC 7404, simula el funcionamiento de 6 compuertas NOT, con 6 pines de entrada y en

consecuencia otros 6 pines de salida, alimentando cada pin de entrada con una tensión suficiente



para un uno lógico y observando en la respectiva salida una tensión alrededor de los 100[] (cero

lógico) y viceversa, encontrando el IC 7404 en buenas condiciones de funcionamiento.

Para los siguientes IC 7408 (4 compuertas AND) y 7432 (4 compuertas OR) se repitió el mismo

procedimiento de prueba, verificando el correcto funcionamiento de cada par de entradas con su

respectiva salida y concluyendo que los CI se encuentran en buen estado.

Luego se procedió a implementar el circuito combinacional de exceso dos observado en la Tabla 2.1

mediante los circuitos integrados, verificando la correcta salida de exceso dos en comparación de su

respectiva entrada.

Preguntas post montaje n°1.

i. ¿Qué rango de valores de voltajes son admisibles para un “1” lógico y para un “0” lógico en la

entrada de cada compuerta en los ICs anteriores?

En la Tabla 2.2 se ilustran los rangos de valores para “1” lógico y para un “0” lógico en la

entrada de cada compuerta.

ii. ¿Qué rango de valores de voltajes son admisibles para un “1” lógico y para un “0” lógico en la

salida de cada compuerta en los ICs anteriores?

En la Tabla 2.2 se ilustran los rangos de valores para “1” lógico y para un “0” lógico en la

salida de cada compuerta.

iii. ¿Qué se entiende por FAN IN y FAN OUT en una compuerta lógica? Explique con un ejemplo.

El FAN IN hace referencia a la capacidad de una compuerta de permitir o recibir corriente de

otras compuertas (cantidad de entradas admisibles) y el FAN OUT hace referencia a la

capacidad de entregar corriente por la compuerta (cantidad de conexiones permisibles a la

salida); Generalmente estos valores vienen dados por el fabricante, si estos datos no son

respetados seguramente la compuerta se puede quemar.

iv. ¿Qué es el retardo de propagación de una compuerta lógica?

El retardo de propagación de una compuerta lógica indica la cantidad de tiempo que

transcurre desde la llegada de la señal de entrada hasta obtener la respectiva señal de salida.

Este retardo es muy importante ya que este define la frecuencia máxima con la cual es posible

trabajar.

v. ¿Cómo consideran los ICs 74XX a una entrada “flotante”?

Las entradas no conectadas (flotantes) en los ICs 74XX tienden a flotar en un nivel “1” lógico.

Aunque lo recomendable es no confiar en que el integrado proporcione el nivel de señal

deseado por una entrada flotante, debido a que la entrada flotante es sumamente susceptible

a la captación de señales de ruido, lo cual probablemente afectará en forma negativa la

operación del circuito.



3.3 Montaje n°2. Uso de display de 7 segmentos con circuitos combinacionales.

Se solicito el montaje del circuito observado en la Figura 3.1, utilizando el circuito combinacional

exceso 2 implementado en el montaje anterior, siendo las resistencias entre IC 7447 y el display de

un valor teórico de 220[Ω] y de

[].

Figura 3.1. Circuito combinacional con display de 7 segmentos para visualización de salida en

exceso dos.

Se procedió a la visualización mediante el display de los números en base decimal desde el dos

hasta el nueve, no pudiendo visualizar los números cero y uno por el exceso dos en el previo circuito

combinacional.

Luego se procedió a la variación de los valores lógicos en /, y .

Al variar solamente de una valor “1” lógico a un “0” lógico, se encendieron todos los segmentos

de salida.

Al variar solamente de una valor “1” lógico a un “0” lógico, no se observó ningún cambio.

Al variar solamente / de una valor “1” lógico a un “0” lógico, se apagó completamente el

display.

Preguntas post montaje n°2.

i. Si el valor resistivo de las resistencias empleadas entre el IC 7447 y el display varía ¿qué

sucede en el display? En general ¿cuál es la función de las resistencias? Explique

claramente (apóyese del análisis del circuito para su explicación).

La función de la resistencia entre el IC7447 y el display es limitar la corriente que fluya por el

LED (diodo emisor de luz), siendo necesarios aproximadamente unos 15[] para una

intensidad de luz aceptable; Al variar el valor resistivo de la resistencia, varía la corriente que

fluye por el LED, a menor valor resistivo mayor es la corriente, corriendo el riesgo de quemar

el LED, por contraparte al aumentar la resistencia disminuye la corriente produciendo un

intensidad de luz poco apreciable.



ii. ¿Para qué sirven los pines /, y del IC 7447? Describa su función

detalladamente.

a. El pin (“lamp test”), lámpara de prueba, como su nombre lo indica es un pin cuya

función es verificar que todos los LEDs de cada segmento se encuentren en correcto

funcionamiento. Es así como a nivel de un “0” lógico en el pin todos los segmentos

de salida se encienden, siempre que esté a nivel alto (“1” lógico).

b. El pin (“ripple blanking input”), entrada de propagación de borrado, en donde activa

a nivel de un “0” lógico apagando el display, siempre y cuando esté a nivel de un “1”

lógico y todas las entradas A, B, C y D estén a nivel de un “0” lógico. Además, pone la

salida / a nivel de un “0” lógico para que se pueda propagar el borrado.

c. El pin / (“blanking input / ripple blanking output”), es el borrado prioritario que

activa a nivel de un “0” lógico, apagando completamente el display, independientemente

de las demás entradas. Actúa también como salida indicadora de apagado del display

.

3.4 Montaje n°3. Módulos combinacionales.

Se solicito implementar la Tabla 3.3 mediante el multiplexor IC 74151 de tres entradas de selección

para 8 entradas de datos.

Decimal Entradas Salida

0 0 0 0 0 1

1 0 0 0 1 0

2 0 0 1 0 1

3 0 0 1 1 0

4 0 1 0 0 1

5 0 1 0 1 0

6 0 1 1 0 0

7 0 1 1 1 1

8 1 0 0 0 0

9 1 0 0 1 1

10 1 0 1 0 1

11 1 0 1 1 1

12 1 1 0 0 0

13 1 1 0 1 0

14 1 1 1 0 0

15 1 1 1 1 1

Tabla 3.3. Tabla de verdad a implementar en Multiplexor IC 74151.



El multiplexor IC 74151, permite ocho entradas de datos, cuya selección se hace mediante tres

entradas, pero la tabla de verdad cuenta con 16 datos de entradas, por lo cual se ah dividido la tabla

en 8 secciones de datos en donde los parámetros de , y no varían dentro de cada sección, en

consecuencia seleccionamos las entradas , y como las tres entradas de selección conectadas

al multiplexor y en donde las entradas de datos para lograr la salida de cada sección es en función

de para secciones en donde la salida varia, en secciones donde es constante la entrada de

datos es el valor de . Es así como en la Tabla 3.4 se ilustra la entrada de selección y su respectiva

entrada de datos que es dirigida hacia la salida .

Tabla 3.4. Datos de entrada en multiplexor para cada respectiva selección de datos, con el fin de

cumplir la tabla de verdad anterior (Tabla 3.3).

Una vez implementado el circuito combinacional, se procedió a medir mediante el multímetro digital

los valores de tensión de salida para un “1” lógico y un “0” lógico. Obteniendo para un uno lógico una

tensión mínima de 2,4[]y para un cero lógico un valor máximo de tensión de 0,4[].

El multiplexor IC 74151 cuenta con un pin llamado “enable” (habilitar), en donde mientras la entrada

sea un uno lógico el multiplexor está habilitado para su normal funcionamiento, pero al cambiar la

entrada de dicho pin a un cero lógico se obtiene una salida de cero lógico, en otras palabras el pin

“enable” es un habilitador del funcionamiento del multiplexor; Además el mux. cuenta con una

segunda salida, la cual es la complementada de la otra salida.

Entrada de selección de datos Dato de entrada

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1 1

1 1 0 0

1 1 1

Conclusiones y observaciones 16

Laboratorio I, módulo de sistemas digitales: “Circuitos combinacionales”

4. Conclusiones y observaciones.

4.1 Montaje n°1. Circuitos combinacionales mediante compuertas lógicas.

i. Previamente al uso de circuitos integrados, es necesario manejar y saber interpretar la

información de cada circuito integrado, de tal manera de identificar la función de cada pin,

además de no superar las tensiones máximas de un “1” lógico para no dañar el dispositivo.

ii. Mediante el FAN IN se define el número máximo de entradas digitales que una sola puerta

lógica puede aceptar. Una compuerta lógica típica posee un FAN IN de uno o dos.

iii. Mediante el FAN OUT se define el número máximo de entradas digitales que la salida de una

sola puerta lógica puede alimentar. Una compuerta lógica típica posee un FAN OUT de diez. iv. En circuitos combinacionales el retardo de propagación causado por las compuertas lógicas,

provoca una limitación de la frecuencia, obteniendo una frecuencia máxima en la señal de

entrada, para el correcto funcionamiento del circuito combinacional.

v. Las entradas no conectadas (flotantes) en los ICs 74XX tienden a flotar en un nivel “1” lógico.

Aunque lo recomendable es no confiar en que el integrado proporcione el nivel de señal

deseado por una entrada flotante, debido a que la entrada flotante es sumamente susceptible a

la captación de señales de ruido, lo cual probablemente afectará en forma negativa la operación

del circuito.

vi. Con el fin de evitar posteriores problemas en los montajes con circuitos integrados, es

sumamente recomendable revisar cada una de las entradas y salidas, verificando su buen

funcionamiento.

4.2 Montaje n°2. Uso de display de siete segmentos con circuitos combinacionales.

i. Un display de siete segmentos de ánodo común, quiere decir que todos los ánodos de los LEDs

están conectados entre sí y al terminal de alimentación, de tal manera de encender un LED al

excitar su cátodo con una tensión de un “0” lógico, provocando así la polarización en directa del

LED y en consecuencia su iluminación.

ii. Para un display de cátodo común, todos los cátodos de los LEDs están conectados entre sí y al

terminal de tierra, logrando encender un LED aplicando una tensión de un “1” lógico en su

ánodo, provocando su polarización en directa y con esto su iluminación.

iii. La función de la resistencia entre el decodificador y el display es limitar la intensidad de

corriente que fluirá por el LED, siendo para nuestro display necesaria una corriente de 15[]

para una aceptable intensidad de luminosidad.

iv. Mediante el pin del decodificador 7447, es posible determinar si algún LEDs esta quemado.

4.3 Montaje n°3. Módulos combinacionales.

i. Un multiplexor es un conmutador electrónico de varias entradas y una única salida.

ii. Una entrada de cuatro variables resulta en dieciséis distintas combinaciones, por lo tanto

también dieciséis salidas distintas. Para poder implementar una tabla de verdad de cuatro

entradas (D(MSB), C, B y A(LSB)), es decir dieciséis salidas distintas en un multiplexor de 8:1 con

tres entradas de selección es necesario dividir la tabla de dieciséis salidas en ocho secciones

de datos, en donde D, C y B sean constante dentro de cada sección, siendo estas tres entradas

las indicadas para cablear hacia las tres entradas de selección del multiplexor, dejando las ocho

entradas de datos en función de A, según sean las salidas para cada sección.

iii. Mediante el pin llamado “enable”, es posible habilitar el funcionamiento del multiplexor cuando a

dicho pin entra un “1” lógico o de deshabilitar el funcionamiento del multiplexor cuando a

mencionado pin entra un “0” lógico, ocasionando una salida de un “0” lógico, sin importar la

entradas de selección de datos.

Conclusiones y observaciones 17

Laboratorio I, módulo de sistemas digitales: “Circuitos combinacionales”

iv. Una de las principales aplicaciones de los multiplexores es que permite implementar

ecuaciones correspondientes al funcionamiento de una función lógica, reemplazando con un

solo chip gran cantidad de cableado y de circuitos integrados.

4.4 Observaciones.

i. En el montaje n°2 al hacer variar el valor lógico de un “1” lógico a un “0” lógico en el pin , no

ocurrió ningún cambio, siendo cierto que dicho pin se activa ante un “0” lógico, pero además es

necesario que el pin esté a un nivel de “1” lógico y todas las entradas A, B, C y D estén a

nivel de un “0” lógico, siendo esta última condición errónea al momento de hacer variar el valor

lógico del pin en el laboratorio.

Referencias bibliográficas 18


5. Referencias Bibliográficas:

[1] Thomas L. Floyd. “Fundamentos de sistemas digitales”. 9ª edición, 2006, Pearson Educación.

[2] M. Morris Mano, Michael D. Ciletti. “Diseño digital”, 5ª edición, 2013, Pearson Educación.

[3] Tocci, Widmer. “Sistemas digitales, Principios y aplicaciones”, 8ª edición, Prentice Hail.

[4] Charles H. Roth, Jr. Larry L. Kinney. “Fundamentos de diseño lógico”, 7ª edición, 2014, Cengage

Learning.

Informe completo (2).pdf

Documents

Transcript of Informe completo (2).pdf