UNIVERSIDAD NACIONAL DE SAN ANTONIO ABAD DEL CUSCO

FACULTAD DE INGENIERÍA ELÉCTRICA, ELECTRÓNICA, MECÁNICA Y MINAS

CARRERA PROFESIONAL INGENIERÍA ELECTRÓNICA

Laboratorio de circuitos digitales II

DOCENTE: ING. ROGER JESUS COAQUIRA CASTILLO

ALUMNOS:

Jhon Josef Gallegos Castillo 090833

Eber Santa Cruz Berrios 051709

INFORME PREVIO 01

Fundamento teorico:

Un biestable (flip-flop en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles durante un tiempo indefinido en ausencia de perturbaciones. Esta característica es ampliamente utilizada en electrónica digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de dichas entradas los biestables se dividen en:

Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.

Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj.

Si las entradas de control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general, las entradas de control asíncronas prevalecen sobre las síncronas.

La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.

Los biestables síncronos activos por flanco (flip-flop) se crearon para eliminar las deficiencias de los latches (biestables asíncronos o sincronizados por nivel).

Biestable JK

Es versátil y es uno de los tipos de flip-flop más usados. Su funcionamiento es idéntico al del flip-flop S-R en las condiciones SET, RESET y de permanencia de estado. La diferencia está en que el flip-flop J-K no tiene condiciones no válidas como ocurre en el S-R.

Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales, J y K, a las que debe el nombre, permiten al ser activadas:

J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.

K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el estado contrario al que tenía.

La ecuación característica del biestable JK que describe su comportamiento es:

Y su tabla de verdad es:

J K Q Qsiguiente

0 0 0 0

0 0 1 1

0 1 X 0

1 0 X 1

1 1 0 1

1 1 1 0

X=no importa

Una forma más compacta de la tabla de verdad es (Q representa el estado siguiente de la salida en el próximo flanco de reloj y q el estado actual):

J K Q

0 0 q

0 1 0

1 0 1

1 1

El biestable se denomina así por Jack Kilby, el inventor de los circuitos integrados en 1958, por lo cual se le concedió el Premio Nobel en física de 2000.

Biestable RS

.

Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser activadas:

R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.

S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida

Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa (Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está construido con puertas NAND. El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas , la activación de ambas entradas se contempla como caso no deseado (N. D.).

Biestable RS (Set Reset)

Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR, según se muestra en la siguiente figura:

Biestables RS con puertas NOR (a), NAND (c) y sus símbolos normalizados respectivos (b) y (d).

Tabla de verdad biestable RS

R S Q (NOR) Q (NAND)

0 0 q N. D.

0 1 1 0

1 0 0 1

1 1 N. D. q

N. D.= Estado no deseado q= Estado de memoria

Biestable RS (Set Reset)

Circuito Biestable RS síncrono a) y esquema normalizado b).

Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto con su esquema normalizado:

Su tabla de verdad es la siguiente:

Tabla de verdad biestable RS

C R S Q (NOR)

0 X X q

1 0 0 q

1 0 1 1

1 1 0 0

1 1 1 N. D.

X=no importa

I.-Parte I

Un circuito secuencial tiene dos Flip Flop (A Y B)

Dos entradas (X Y) y una salida (z) las funciones de entrada de Flip Flop y la función de salida del circuito son las siguientes

Dadas las ecuaciones de estado:

At+1= XB+XA+AB

Bt+1= XA+XB+AB

Y=XAB

Desarrollando la definición de los flip flop JK

Tenemos la siguiente tabla de estados:

Entrada siguiente XY SALIDAEstado presente 00 01 10 11 00 01 10 11

AB AB AB AB AB Z Z Z Z00 10 00 11 01 0 0 0 001 01 01 10 11 1 0 0 010 10 10 00 10 0 0 0 111 10 10 10 10 1 0 0 1

J K Q QSiguiente

0 0 0 00 0 1 10 1 X 01 0 X 11 1 0 11 1 1 0X=no importa

J K Q0 0 q0 1 01 0 11 1

II:- Parte II

Dada la forma de la ecuación característica:

At+1=A(X+B )+XB

Bt+1=B(A+X)+

Implementar:

Sa=XB Ra=X+B=XB Sb=XA Rb=X+A= AX

Tabla de verdad de RS

X Y A B A(t+1) B(T+1) Y0 0 0 0 0 0 00 0 0 1 1 1 00 0 1 0 1 0 00 0 1 1 1 0 00 1 0 0 0 0 00 1 0 1 1 1 00 1 1 0 1 0 00 1 1 1 1 0 01 0 0 0 0 0 01 0 0 1 0 1 01 0 1 0 0 0 o1 0 1 1 1 0 11 1 0 0 0 0 01 1 0 1 0 1 01 1 1 0 0 0 01 1 1 1 1 0 1

*color amarillo diagramas de estado

Diagramas Pictoricos:

11

1001

00

Simulación Parte 1

Simulación Parte 2